JP3363832B2 - 薄膜構造体およびその製造方法 - Google Patents

薄膜構造体およびその製造方法

Info

Publication number
JP3363832B2
JP3363832B2 JP13260299A JP13260299A JP3363832B2 JP 3363832 B2 JP3363832 B2 JP 3363832B2 JP 13260299 A JP13260299 A JP 13260299A JP 13260299 A JP13260299 A JP 13260299A JP 3363832 B2 JP3363832 B2 JP 3363832B2
Authority
JP
Japan
Prior art keywords
layer
bump
thin film
film structure
flat surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13260299A
Other languages
English (en)
Other versions
JP2000322708A (ja
Inventor
清 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP13260299A priority Critical patent/JP3363832B2/ja
Priority to US09/569,155 priority patent/US6476485B1/en
Publication of JP2000322708A publication Critical patent/JP2000322708A/ja
Priority to US09/919,107 priority patent/US6694611B2/en
Application granted granted Critical
Publication of JP3363832B2 publication Critical patent/JP3363832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3103—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3103—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing
    • G11B5/3106—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing where the integrated or assembled structure comprises means for conditioning against physical detrimental influence, e.g. wear, contamination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Magnetic Heads (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、導電層の上に絶縁
層が積層され、前記導電層の表面に形成されたバンプが
前記絶縁層表面に露出し、且つ前記バンプ表面と前記絶
縁層表面とが平坦面とされた薄膜構造体に係り、特に前
記絶縁層表面に露出したバンプに形成された酸化層を確
実に除去できる薄膜構造体に関する。
【０００２】
【従来の技術】図９は、従来の薄膜構造体を示す断面図
である。この薄膜構造体では、例えば、インダクティブ
磁気ヘッドのコイル層から延びるリード層と接続されて
いるＣｕ層などからなる持ち上げ層などの導電層２の上
に、Ａｌ2Ｏ3やＳｉＯ2からなる絶縁層３が積層され、
導電層２の表面に、バンプ１が形成されている。バンプ
１は、絶縁層３の表面に露出しており、かつバンプ１の
表面と絶縁層３の表面とが平坦面とされている。
【０００３】従来の薄膜構造体を構成するバンプ１は、
ＣｕまたはＣｕを含む導電性材料が等方メッキによって
形成された単層構造体である。また、バンプ１の平坦面
１ａの上には、バンプ１と導通する電極層４が形成され
ている。電極層４は、Ａｕによって形成されている。
【０００４】インダクティブ磁気ヘッドなどの薄膜素子
は、薄膜構造体の電極層４において信号を伝達する配線
材（図示せず）と接続される。電極層４を通じて入力さ
れた記録信号は、バンプ１および導電層２を通じて伝達
される。この薄膜構造体は、図１０および図１１に示さ
れるＭＲ／インダクティブ複合型ヘッドのインダクティ
ブヘッドを構成するために用いることができる。
【０００５】図１０は、読み込み用のＭＲ型薄膜磁気ヘ
ッドＨ１の上に、書き込み用のインダクティブヘッドＨ
２を積層したいわゆるＭＲ／インダクティブ複合型ヘッ
ドを示す平面図である。また、図１１は、図１０のＡ−
Ａ線の断面図である。
【０００６】図１１に示されるように、このＭＲ／イン
ダクティブ複合型ヘッドの書き込み用のインダクティブ
ヘッドＨ２は、下部コア層５上に、ギャップ層６、コイ
ル層７、絶縁層８、上部コア層９、リード層１０、およ
びＡｌ2Ｏ3からなる絶縁層３が積層されて形成されてい
る。
【０００７】コイル層７は、下部コア層５および上部コ
ア層９に記録磁界を誘導する。なお、図１０では、図示
の都合上、コイル層７を螺旋ではなく同心の長円輪とし
て記載している。
【０００８】コイル層７は、中心端７ａでリード層１０
と導通接続されており、リード層１０は、コイル層７の
中心端７ａと接続している端部とは反対側の端部で、コ
イル層７と同じ材料によって、コイル層７の形成と同時
にメッキ形成された持ち上げ層である導電層２を介し
て、バンプ１につながっている。
【０００９】図９に示された従来の薄膜構造体は、導電
層２の表面に形成されたバンプ１が絶縁層３の表面に露
出し、バンプ１上に電極層４が導通接続された形態であ
る薄膜磁気ヘッドの外部電極として用いられている。
【００１０】
【発明が解決しようとする課題】図１０から図１２は、
図９の薄膜構造体の製造方法を示す断面図である。ま
ず、導電層２上に、バンプ形成用のレジスト５を積層
し、バンプ１が形成される部分に開口部を形成する。こ
の開口部に、ＣｕまたはＣｕを含む導電性材料の等方メ
ッキによって、図１０に示されるような単層構造のバン
プ１を形成する。バンプ１の高さｈ１は、例えば、４０
μｍである。バンプ１を形成した後、バンプ形成用のレ
ジスト５を除去する。バンプ１を形成した後、図１１に
示されるように、導電層２およびバンプ１上にＡｌ2Ｏ3
やＳｉＯ2などからなる絶縁層３を積層する。
【００１１】次に、バンプ１が表面に露出するまで、例
えば、図１３のＡ−Ａ線まで、絶縁層３を研磨する。バ
ンプ１の露出面は、図１４のように、絶縁層３の表面３
ａとの平坦面１ａとなる。最後に、バンプ１の平坦面１
ａ上に、電極層４を積層すると、図９に示された薄膜構
造体の形成が終了する。
【００１２】しかし、図１４の段階で、バンプ１の平坦
面１ａが空気に曝されて、酸化することがある。特に、
絶縁層３の表面３ａを平坦化させるための研磨工程の後
の、洗浄・乾燥工程などにおいて熱が加えられるときに
は、バンプ１の平坦面１ａが、強制的に酸化されやす
い。
【００１３】バンプ１の平坦面１ａが酸化されると、平
坦面１ａの表面に、酸化層が形成される。平坦面１ａに
酸化層が形成された状態で、電極層４を積層すると、バ
ンプ１と電極層４との密着性および導通性が低下し、接
続不良が起こりやすくなったり、薄膜素子の直流抵抗値
が不安定になり、記録再生特性が低下する。
【００１４】バンプ１の平坦面１ａに酸化層が形成され
た場合、イオンミーリングや逆スパッタ法などのドライ
エッチング法を用いて酸化層を除去するという方法が考
えられる。しかし、バンプ１が、ＣｕまたはＣｕを含む
導電性材料からなる単層構造であると、空気に曝される
ことによって形成された酸化層の厚さが酸化層形成時の
条件によって異なるので、バンプ１の平坦面１ａに形成
される酸化層の厚さを、あらかじめ予測することができ
ない。
【００１５】したがって、バンプ１の平坦面１ａに形成
された酸化層を、一定の除去厚で削り取るように、イオ
ンミーリングの設定を行った場合、除去厚が薄いために
前記酸化層を確実に削り取ることができなかったり、逆
に、バンプの酸化されていない領域まで削り取られてし
まったりと、製品ごとに薄膜構造体の特性がばらついて
しまうという問題が生じていた。
【００１６】本発明は、上記従来の課題を解決するため
のものであり、薄膜素子の薄膜構造体を構成するバンプ
に形成された酸化層を確実に除去でき、バンプと電極層
との密着性や導通性を向上させることにより、接続不良
を低減できる薄膜構造体と、その製造方法を提供するこ
とを目的とする。
【００１７】
【課題を解決するための手段】本発明の薄膜構造体は、
導電層の上に絶縁層が積層され、前記導電層の表面に形
成されたバンプが前記絶縁層表面に露出し、且つ前記バ
ンプ表面と前記絶縁層表面とが平坦面とされた薄膜構造
体において、前記バンプは、Ｃｕで形成された導電性材
料層と、前記導電性材料層の表面を覆い且つ前記導電性
材料層よりも酸化しにくいＮｉで形成された導電性の保
護層とからなり、前記保護層が、バンプの前記平坦面に
現れていることを特徴とするものである。
【００１８】本発明の薄膜構造体を形成する過程におい
て、前記バンプが、Ａｌ2Ｏ3やＳｉＯ2などからなる絶
縁層に覆われた後、この絶縁層および前記バンプが研磨
されて、前記バンプが、前記絶縁層の表面に露出する。
このバンプの露出面は、前記薄膜素子の絶縁層の表面と
の平坦面となる。
【００１９】本発明における前記バンプは、Ｃｕ層で形
成された導電性材料層と、前記導電性材料層の表面を覆
い且つ前記導電性材料層よりも酸化しにくいＮｉ層で形
成された導電性の保護層とからなり、前記保護層が、バ
ンプの前記平坦面に現れている。
【００２０】従って、バンプの前記平坦面が、常温また
は加熱雰囲気中で、空気に曝されても、バンプの前記平
坦面に酸化層が形成されることを、従来よりも抑えるこ
とができる。
【００２１】なお、前記絶縁層および前記バンプが研磨
されて、前記バンプが、前記絶縁層の表面に露出し、前
記バンプ表面と前記絶縁層表面とが平坦面とされると
き、前記バンプの保護層の厚さが薄いと、バンプの前記
平坦面に前記導電性材料層が現れてしまうことがある。
【００２２】従って、前記保護層は、ある一定の厚さ以
上であることが好ましい。本発明の薄膜構造体を、薄膜
磁気ヘッドや、薄膜トランスなどの薄膜素子を形成する
ために用いる場合には、前記保護層は、前記バンプの前
記平坦面とされていない部分での厚みが、例えば０．５
〜５μｍの範囲内であることが好ましい。
【００２３】前記バンプの導電性材料層が、抵抗値が低
く導電性に優れた材質であるＣｕを用いて形成された層
であると、薄膜構造体の導通性が良好になり、薄膜素子
の高周波特性も高くなる。
【００２４】また、Ｎｉ層が、常温または加熱雰囲気中
で、空気に曝されて酸化層が形成されても、その酸化層
は、一定の厚さより厚くなることはないことがわかって
いる。
【００２５】前記保護層が、Ｎｉからなる導電性材料で
形成されている場合には、バンプの前記平坦面表面に形
成される酸化層の厚さは、最大でも、３．０ｎｍ程度で
あることが実験的に確認されている。
【００２６】したがって、イオンミーリングや逆スパッ
タ法などのドライエッチング法を用いて、バンプの前記
平坦面に形成された酸化層を、その表面から３．０ｎｍ
程度以上削り取ることにより、バンプの前記平坦面の表
面から酸化層を確実に除去することができる。
【００２７】さらに、前記保護層はＮｉ層の表面にＡｕ
層が積層されたものであり、前記平坦面に、Ａｕ層が現
れているとより好ましい。
【００２８】特に、バンプの前記平坦面に、Ａｕ層が現
れていると、バンプの前記平坦面の表面が酸化されるこ
と自体を防ぐことができる。したがって、ドライエッチ
ング法によって酸化層を除去する必要がないのでより好
ましい。
【００２９】なお、Ｃｕ層である導電性材料層の表面
が、直接Ａｕ層によって覆われると、薄膜素子の形成過
程において、前記バンプ形成後に１５０℃から２００℃
の高温をかけられた場合などに、ＣｕとＡｕとが拡散し
て、互いに混ざり合ってしまうことがある。
【００３０】そこで前記バンプを構成する前記導電性材
料層が、Ｃｕ層であり、前記導電性材料層を覆う前記保
護層が、Ｎｉ層の表面にＡｕ層が積層されたものである
と、Ｎｉ層が、ＣｕとＡｕとが拡散して、互いに混ざり
合うことを防ぐ拡散防止層として働く。
【００３１】さらに、前記Ｃｕ層である導電性材料層の
表面に、Ｎｉ層が積層された構造であると、応力を小さ
くすることができる。したがって、前記導電性材料層と
前記保護層とが、剥離しにくくなる。
【００３２】
【００３３】
【００３４】本発明の薄膜構造体は、前記バンプの前記
平坦面の上に、前記バンプと導通する電極層が形成され
ることにより、例えば、薄膜磁気ヘッドなどの薄膜素子
の電極として用いることができる。
【００３５】前記バンプの前記平坦面の上に、前記バン
プと導通する電極層を形成する際に、本発明のように、
バンプの前記平坦面の表面に酸化層が形成されることを
抑え、バンプの前記平坦面の表面から酸化層を確実に除
去することができると、あるいは、バンプの前記平坦面
の表面に酸化層が形成されること自体を防ぐことができ
ると、前記バンプと前記電極層との密着性および導通性
を向上させ、接続不良を低減できる。
【００３６】また、薄膜磁気ヘッド、薄膜インダクタや
薄膜トランスなど、導電層と本発明の薄膜構造体を有す
る薄膜素子の直流抵抗値を安定化させることができる。
【００３７】また、本発明は、薄膜構造体の製造方法に
おいて、 （ａ）導電層上に、Ｃｕで形成された導電性材料層と、
前記導電性材料層の表面を覆い且つ前記導電性材料層よ
りも酸化しにくいＮｉで形成された導電性の保護層とか
らなるバンプを形成する工程と、 （ｂ）前記導電層および前記バンプ上に、絶縁層を形成
する工程と、 （ｃ）前記バンプのＮｉ層が、前記絶縁層の表面に現れ
るように、前記絶縁層およびバンプを研磨して平坦面と
する工程と、（ｄ）前記Ｎｉ層の表面をドライエッチングし、Ｎｉ層
の表面の酸化層を除く工程と、 を有することを特徴とす
るものである。
【００３８】本発明では、工程（ａ）において形成され
るバンプの表面が、Ｎｉ層である。したがって、工程
（ｃ）において、前記バンプの平坦面として、薄膜素子
の絶縁層の表面に露出する面を、前記Ｎｉ層の露出面と
することができる。
【００３９】前記バンプの平坦面が、Ｎｉ層の露出面で
あるとき、常温または加熱雰囲気中で、バンプの前記平
坦面に酸化層が形成されても、その酸化層の厚さは、一
定の厚さより厚くなることはないことがわかっている。
【００４０】バンプの前記平坦面が、Ｎｉ層の露出面で
ある場合には、バンプの前記平坦面の表面に形成される
酸化層の厚さは、最大でも、３．０ｎｍ程度であること
が実験的に確認されている。
【００４１】従って、前記（ｃ）の工程で、前記平坦面
に、バンプのＮｉ層が現れる場合には、さらに、 （ｄ）前記Ｎｉ層の表面をドライエッチングし、Ｎｉ層
の表面の酸化層を除く工程を有するものとし、バンプの
前記平坦面に形成された酸化層を、その表面から３．０
ｎｍ程度以上削り取ることにより、バンプの前記平坦面
の表面から酸化層を確実に除去することができる。
【００４２】
【００４３】
【００４４】また前記バンプの本体が、抵抗値が低く導
電性に優れた材質であるＣｕ層であると、薄膜構造体の
導電性が良好になり、薄膜素子の高周波特性も高くな
る。
【００４５】または本発明における薄膜構造体の製造方
法は、 （ｅ）導電層上に、Ｃｕで形成された導電性材料層と、
前記導電性材料層の表面を覆い且つ前記導電性材料層よ
りも酸化しにくいＮｉ層と、その上に形成されたＡｕ層
とで形成された導電性の保護層とからなるバンプを形成
する工程と、 （ｆ）前記導電層および前記バンプ上に、絶縁層を形成
する工程と、 （ｇ）前記バンプのＡｕ層が、前記絶縁層の表面に現れ
るように、前記絶縁層およびバンプを研磨して平坦面と
する工程と、を有することを特徴とするものである。
【００４６】前記Ｃｕ層の上層に、Ａｕ層が積層された
バンプを形成するときに、前記Ｃｕ層の表面に、Ａｕ層
を積層すると、前記バンプ形成後に、ＣｕとＡｕとが拡
散して、互いに混ざり合ってしまうことがある。
【００４７】そこで、拡散防止層として機能する前記Ｎ
ｉ層を、前記Ｃｕ層と、Ａｕ層の間に形成することが好
ましい。
【００４８】なお、前記（ａ）または（ｅ）の工程で、
Ｎｉ層、またはＡｕ層を、所定の厚さ、例えば０．５〜
５μｍの範囲内の厚さに形成することが好ましい。
【００４９】前記バンプのＮｉ層、またはＡｕ層を所定
の範囲内の厚さに形成すると、前記（ｃ）または（ｇ）
の工程において、前記絶縁層および前記バンプが研磨さ
れて、前記バンプが、前記絶縁層の表面に露出し、前記
バンプ表面と前記絶縁層表面とが平坦面とされるとき
に、前記バンプの前記Ｎｉ層、またはＡｕ層が、削り取
られてしまい前記バンプの平坦面に現れなくなるといっ
たことを避けることができる。
【００５０】本発明の薄膜構造体を製造する際に、前記
（ｄ）工程あるいは（ｇ）工程の次に、 （ｈ）前記バンプおよび絶縁層の表面の平坦面の上に、
前記バンプに導通する電極層を形成する工程、を入れる
ことにより、例えば、薄膜磁気ヘッドなどの薄膜素子の
電極を製造することができる。
【００５１】本発明の薄膜構造体の製造方法のように、
バンプの前記平坦面の表面から酸化層を確実に除去する
ことができると、あるいは、バンプの前記平坦面の表面
に酸化層が形成されること自体を防ぐことができると、
前記バンプと前記電極層との密着性および導通性を向上
させ、接続不良を低減できる薄膜素子の電極を製造する
ことができる。
【００５２】
【発明の実施の形態】図１は、読み込み用のＭＲ型薄膜
磁気ヘッドＨ３の上に、書き込み用のインダクティブヘ
ッドＨ４を積層したいわゆるＭＲ／インダクティブ複合
型ヘッドを示す平面図である。本発明の薄膜構造体は、
例えば、このインダクティブヘッドＨ４を構成するため
に用いることができる。また、図２は、図１のＢ−Ｂ線
の断面図である。
【００５３】図２に示すように、このＭＲ／インダクテ
ィブ複合型ヘッドの読み込み用のＭＲ型薄膜磁気ヘッド
Ｈ３は、アルミナチタンカーバイドからなるスライダ１
１上にＡｌ2Ｏ3等からなるアンダーコート膜１１ａが形
成され、下部シールド層１２、下部ギャップ層１３、Ｍ
Ｒ素子層１４、電極層１５、上部ギャップ層１６およ
び、上部シールド層１７が積層されて形成されている。
【００５４】読み込み用のＭＲ型薄膜磁気ヘッドＨ３の
上に設けられる書き込み用のインダクティブヘッドＨ４
は、前記上部シールド層と兼用の下部コア層１７上に、
ギャップ層１８、コイル層１９、絶縁層２０、上部コア
層２１、リード層２２、および絶縁層２３が積層されて
形成されている。
【００５５】下部コア層１７と上部コア層２１に挟まれ
た記録媒体との対向部になるギャップ層１８の先端部が
磁気ギャップＧとなる。また、コイル層１９は、ギャッ
プ層１８上に平面状態で巻回されており、下部コア層１
７および上部コア層２１に記録磁界を誘導する。なお、
図１では、図示の都合上、コイル層１９を螺旋ではなく
同心の長円輪として記載している。
【００５６】インダクティブヘッドＨ４のギャップ層１
８、絶縁層２３は、Ａｌ2Ｏ3やＳｉＯ2などの絶縁性材
料によって形成され、下部コア層１７、上部コア層２
１、リード層２２は、パーマロイなどの導電性軟磁性材
料によって形成されている。また、絶縁層２０は、ノボ
ラック樹脂やポリイミド樹脂等で形成されている。
【００５７】コイル層１９は、中心端１９ａでリード層
２２と導通接続されており、リード層２２は、コイル層
１９の中心端１９ａと接続している端部とは反対側の端
部で、バンプ２４と、持ち上げ層２５を介して、つなが
っている。持ち上げ層２５は、コイル層１９と同じ材料
によって、コイル層１９の形成時に同時にメッキ形成さ
れる。
【００５８】本実施の形態の薄膜構造体は、導電層であ
る持ち上げ層２５の表面に形成されたバンプ２４が絶縁
層２３の表面に露出し、バンプ２４上に電極層２６が導
通接続された形態である。バンプ２４の表面と絶縁層２
３の表面は、平坦面とされている。また、バンプ２４
は、導電性材料層であるＣｕ層２４ａの表面に、保護層
であるＮｉ層２４ｂが積層されることにより形成されて
いる。なお、電極層２６は、ＡｕもしくはＡｕを含む導
電性材料によって形成されている。本実施の形態の薄膜
構造体は、薄膜磁気ヘッドの外部電極となっている。
【００５９】バンプ２４を形成するときに、Ｎｉ層２４
ｂが絶縁層２３の表面に露出させられる。Ｎｉ層２４ｂ
の露出面が、バンプ２４の平坦面２４ｃとなる。Ｃｕ層
２４ａの高さｈ２は、例えば、３０μｍである。また、
Ｎｉ層２４ｂの平坦面２４ｃとなる部分以外の厚さδ１
は、例えば、５μｍである。
【００６０】バンプ２４の平坦面２４ｃ上に、電極層２
６が、メッキによって形成される。
【００６１】バンプ２４の平坦面２４ｃが形成されてか
ら、電極層２６が形成されるまでの間に、平坦面２４ｃ
が空気に曝されて、酸化層が形成されることがある。特
に、絶縁層２３の表面２３ａを平坦化させるための研磨
工程の後の洗浄・乾燥工程において熱が加えられるとき
などに、バンプ２４の平坦面２４ｃが、強制的に酸化さ
れやすい。
【００６２】しかし、一般に、常温または加熱雰囲気中
で、Ｎｉ層の表面が酸化したときに、このＮｉ層の表面
に形成された酸化層の厚さは最大でも、３．０ｎｍ程度
であることが実験的に確認されている。つまり、本実施
の形態のように、酸化層が形成される平坦面２４ｃが、
Ｎｉ層２４ｂの露出面であるときには、形成される酸化
層の厚さは、最大でも、３．０ｎｍ程度である。
【００６３】したがって、イオンミーリングや逆スパッ
タ法などのドライエッチング法を用いて、平坦面２４ｃ
に形成された酸化層を、その酸化層の表面から３．０ｎ
ｍ程度以上削り取ることにより、平坦面２４ｃから酸化
層を確実に除去するとことができる。
【００６４】このように、平坦面２４ｃから酸化層を確
実に除去することができるので本実施の形態の薄膜構造
体では、バンプ２４と電極層２６との密着性および導通
性を向上させることができ、接続不良を低減できる。さ
らに、薄膜磁気ヘッドの直流抵抗値を安定化させること
ができる。
【００６５】また、バンプ２４を構成する導電性材料層
は、Ｃｕ層２４ａの代りにＮｉ層もしくはＮｉを含む層
であってもよい。また、保護層はＮｉ層２４ｂの代りに
Ａｕ層もしくはＡｕを含む層であってもよい。
【００６６】
【００６７】図３から図６は、図２の薄膜構造体の製造
方法を示す断面図である。まず、持ち上げ層２５上に、
バンプ形成用のレジスト２７を積層し、バンプ２４を形
成する部分に開口部を形成する。この開口部に、Ｃｕの
等方メッキによって、Ｃｕ層２４ａを形成し、Ｃｕ層２
４ａの表面に、Ｎｉを連続的にメッキすることによりＮ
ｉ層２４ｂを形成する（図３）。
【００６８】Ｃｕ層２４ａの高さｈ２は、例えば、３０
μｍである。また、Ｎｉ層２４ｂの厚さδ２は、例え
ば、５μｍである。
【００６９】バンプ２４を形成した後、バンプ形成用の
レジスト２７を除去する。
【００７０】バンプ２４を形成した後、図４に示すよう
に、持ち上げ層２５およびバンプ２４上に、Ａｌ2Ｏ3や
ＳｉＯ2などの絶縁性材料からなる絶縁層２３を積層す
る。
【００７１】次に、バンプ２４のＮｉ層２４ｂが表面に
露出するまで、例えば、図４のＣ−Ｃ線のところまで、
絶縁層２３を研磨する。Ｎｉ層２４ｂの露出面は、図５
のように、絶縁層２３の表面２３ａとの平坦面２４ｃと
なる。なお、平坦面２４ｃから、Ｃｕ層２４ａまでの距
離δ２ａは、３．０ｎｍより大きくなるようにする。本
実施の形態では、δ２ａを０．５μｍ〜１．０μｍにし
ている。
【００７２】バンプ２４の電極層２６との平坦面２４ｃ
が形成されてから、電極層２６が形成されるまでの間
に、平坦面２４ｃの表面に酸化層が形成されることがあ
る。
【００７３】そこで、平坦面２４ｃから酸化層を除去す
る。平坦面２４ｃは、Ｎｉ層２４ｂの露出面であるの
で、この酸化層の厚さは最大でも３．０ｎｍ程度であ
る。したがって、イオンミーリング法や逆スパッタ法に
よって、平坦面２４ｃを表面から３．０ｎｍ程度以上削
り取ることにより、平坦面２４ｃから酸化層を確実に除
去することができる。本実施の形態では、４．０〜８．
０ｎｍ削り取っている。
【００７４】なお、本実施の形態では、平坦面２４ｃを
削り取るときに、Ｎｉ層２４ｂの下層にあるＣｕ層２４
ａまで削り取られないようにしている。
【００７５】したがって、Ｃｕ層２４ａの体積の変化を
防ぐことができる。Ｃｕ層２４ａの体積は、薄膜構造体
の許容電流や抵抗値を決定する要素であるので、Ｃｕ層
２４ａの体積の変化を防ぐことができると、薄膜構造体
の許容電流や抵抗値が一定である薄膜磁気ヘッドを形成
することができる。すなわち、薄膜磁気ヘッドの品質を
一定に保つことが容易になる。
【００７６】最後に、バンプ２４の平坦面２４ｃ上に、
ＡｕもしくはＡｕを含む導電性材料をメッキすることに
より、電極層２６を形成すると、図６に示された薄膜構
造体となる。
【００７７】このように、本発明の薄膜構造体の製造方
法では、バンプ２４の電極層２６との平坦面２４ｃから
酸化層を確実に除去した後に、電極層２６を形成するの
で、バンプ２４と電極層２６の密着性および導通性を向
上させることができ、接続不良を低減できる。
【００７８】図７は、本発明の他の実施の形態を示す断
面図である。本実施の形態の薄膜構造体も、導電層であ
る持ち上げ層２５の表面に形成されたバンプ３１が絶縁
層２３の表面に露出し、バンプ３１上に電極層３２が導
通接続された形態である。バンプ３１の表面と絶縁層２
３の表面は、平坦面とされている。また、バンプ３１で
は、Ｎｉ層３１ｂの表面にＡｕ層３１ｃが積層された保
護層が導電性材料層であるＣｕ層３１ａの表面上に積層
されている。なお、電極層３２は、ＡｕもしくはＡｕを
含む導電性材料によって形成されている。この薄膜構造
体も、薄膜磁気ヘッドの外部電極に用いることができ
る。
【００７９】本実施の形態の薄膜構造体を形成するとき
には、Ａｕ層３１ｃが絶縁層２３の表面に露出させられ
る。Ａｕ層３１ｃの露出面が、平坦面３１ｄとなる。
【００８０】バンプ３１の平坦面３１ｄ上に、電極層３
２が、メッキによって形成される。
【００８１】なお、本実施の形態では、Ｃｕ層３１ａの
高さｈ３は、例えば、２０μｍである。また、Ｎｉ層３
１ｂの厚さδ３とＡｕ層３１ｃの厚さδ４は、例えば、
両方とも０．５μｍ〜５．０μｍである。
【００８２】バンプ３１の平坦面３１ｄが形成されてか
ら、電極層３２が形成されるまでの間に、平坦面３１ｄ
が空気に曝されることがあるが、本実施の形態では、平
坦面３１ｄはＡｕ層３１ｃの露出面であるので、平坦面
３１ｄは酸化しない。
【００８３】したがって、平坦面３１ｄの表面を、イオ
ンミーリングなどによって削り取ることをしなくても、
バンプ３１と電極層３２との密着性および導通性を向上
させることができ、接続不良を低減できる。さらに、薄
膜磁気ヘッドの直流抵抗値を安定化させることができ
る。
【００８４】また、本実施の形態では、Ｃｕ層３１ａと
Ａｕ層３１ｃの間に、Ｎｉ層３１ｂが形成されている。
このＮｉ層３１ｂが、拡散防止層として働いている。し
たがって、薄膜磁気ヘッドの形成過程において、薄膜構
造体の形成後に、１５０℃〜２００℃の熱をかけられた
場合でも、ＣｕとＡｕとが拡散して、互いに混ざり合う
ことを防ぐことができる。
【００８５】さらに、Ｃｕ層３１ａの表面に、Ｎｉ層３
１ｂが積層された構造であると、応力を小さくすること
ができる。したがって、Ｃｕ層３１ａとＮｉ層３１ｂと
が、剥離しにくくなる。
【００８６】なお、本実施の形態の薄膜構造体のよう
に、バンプ３１のＮｉ層３１ｂが、Ａｕ層３１ｃで覆わ
れていると、次のような利点がある。リード層２２は、
パーマロイ（ＮｉＦｅ）のメッキによって形成される。
このときに、パーマロイを流し込みやすくするために、
リード層２２となる領域以外の適当な部分もダミーとし
てメッキされる。リード層２２が形成された後、リード
層２２上に、バンプ３１が形成される。バンプ３１が形
成された後、絶縁層２３が積層される前に、前記ダミー
としてメッキされた部分をウェットエッチングによって
取り除く。このとき、リード層２２およびバンプ３１
は、レジスト２８で覆われて保護される。
【００８７】図８は、レジスト２８で覆われたバンプ３
１周辺の拡大断面図である。バンプ３１の高さは、約４
０μｍである。この高さのバンプ３１をレジスト２８で
完全に覆うことは難しい。例えば、レジスト２８に気泡
が入って開口部２８ａが生じ、図８のように、バンプ３
１が一部露出してしまうことが頻繁に発生する。
【００８８】ところで、ダミーとしてメッキされた部分
をエッチングするために使う、パーマロイを溶かす化学
腐食液は、Ｎｉも溶かす。
【００８９】したがって、もし、バンプの表面が、図６
のバンプ２４のように、Ｎｉ層で覆われていたら、バン
プが一部露出した部分において表面のＮｉ層が溶かされ
てしまい、バンプの特性が変化してしまう。
【００９０】しかし、本実施の形態のようにバンプ３１
の表面がＡｕ層３１ｃで覆われていると、ダミーとして
メッキされた部分をエッチングするときに、Ａｕ層３１
ｃが、Ｎｉ層３１ｂを保護するので、図８のように、バ
ンプ３１が一部露出してもバンプ３１のＮｉ層３１ｂは
溶かされない。つまり、バンプを常に一定の特性で製造
することができ、薄膜磁気ヘッドの品質を向上させるこ
とができる。
【００９１】なお、上述した２つの実施の形態では、本
発明の薄膜構造体を、図１の薄膜磁気ヘッドのリード層
２２上に形成される薄膜構造体として用いたが、本発明
の薄膜構造体は、図１の薄膜磁気ヘッドのコイル層１９
のリード部１９ｅ上に形成された、バンプ２９と電極層
３０からなる薄膜構造体にも用いることができる。この
薄膜構造体は、外部電極として用いられる。
【００９２】また、本実施の形態の薄膜構造体は、薄膜
磁気ヘッド以外の薄膜磁気素子、例えば、薄膜インダク
タや薄膜トランスなどを構成するために用いることもで
きる。
【００９３】
【発明の効果】以上のように、本発明では、薄膜構造体
のバンプの平坦面が、ＮｉもしくはＮｉを含む導電性材
料によって形成されているので、薄膜構造体を形成する
過程で、バンプの前記平坦面に酸化層が形成されても、
該酸化層の厚さは最大でも３．０ｎｍ程度となる。した
がって、イオンミーリングや逆スパッタ法によって、バ
ンプの前記平坦面から酸化層を確実に削り取ることがで
きる。
【００９４】または、本発明の薄膜構造体は、バンプの
電極層との平坦面が、ＡｕもしくはＡｕを含む導電性材
料によって形成されているので、薄膜構造体を形成する
過程で、バンプの前記平坦面に酸化層が形成されること
がない。
【００９５】したがって、薄膜構造体を構成するバンプ
と電極層との密着性および導通性を向上させることがで
き、接続不良を低減できる。また、本発明の薄膜構造体
を用いて構成された薄膜素子の直流抵抗値を安定化させ
ることができる。
【図面の簡単な説明】
【図１】本発明の薄膜構造体を用いて構成されたインダ
クティブヘッドを有する、ＭＲ／インダクティブ複合型
薄膜磁気ヘッドを示す平面図。
【図２】図１のＭＲ／インダクティブ複合型薄膜磁気ヘ
ッドのＢ−Ｂ線の断面図。
【図３】本発明の薄膜構造体の製造工程における、持ち
上げ層上にバンプが形成された状態を示す断面図。
【図４】図３のバンプおよび持ち上げ層が、絶縁層によ
って覆われた状態を示す断面図。
【図５】図４のＣ−Ｃ線まで、絶縁層が研磨された状態
を示す断面図。
【図６】図５のバンプ上に電極層が形成されて、本発明
の薄膜構造体が完成した状態を示す断面図。
【図７】本発明の薄膜構造体の他の実施の形態を示す断
面図。
【図８】図７の薄膜構造体を構成するバンプがレジスト
で覆われた状態を示す断面図。
【図９】従来の薄膜構造体を示す断面図。
【図１０】従来の薄膜構造体を用いて構成されたインダ
クティブヘッドを有する、ＭＲ／インダクティブ複合型
薄膜磁気ヘッドを示す平面図。
【図１１】図１０のＭＲ／インダクティブ複合型薄膜磁
気ヘッドのＡ−Ａ線の断面図。
【図１２】従来の薄膜構造体の製造工程における、持ち
上げ層上にバンプが形成された状態を示す断面図。
【図１３】図１２のバンプおよび持ち上げ層が、絶縁層
によって覆われた状態を示す断面図。
【図１４】図４のＡ−Ａ線まで、絶縁層が研磨された状
態を示す断面図。
【符号の説明】
２４、３１ バンプ ２４ａ、３１ａ Ｃｕ層 ２４ｂ、３１ｂ Ｎｉ層 ３１ｃ Ａｕ層 ２４ｃ、３１ｄ 平坦面 ２６、３２ 電極層 ２３ 絶縁層 ２５ 持ち上げ層

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 導電層の上に絶縁層が積層され、前記導
    電層の表面に形成されたバンプが前記絶縁層表面に露出
    し、且つ前記バンプ表面と前記絶縁層表面とが平坦面と
    された薄膜構造体において、前記バンプは、Ｃｕで形成
    された導電性材料層と、前記導電性材料層の表面を覆い
    且つ前記導電性材料層よりも酸化しにくいＮｉで形成さ
    れた導電性の保護層とからなり、前記保護層が、バンプ
    の前記平坦面に現れていることを特徴とする薄膜構造
    体。
  2. 【請求項２】 前記バンプの前記平坦面とされていない
    部分での前記保護層の厚みが０．５〜５μｍの範囲内で
    ある請求項１記載の薄膜構造体。
  3. 【請求項３】 前記保護層はＮｉ層の表面にＡｕ層が積
    層されたものであり、前記平坦面に、Ａｕ層が現れてい
    る請求項１または２に記載の薄膜構造体。
  4. 【請求項４】 前記平坦面の上に、前記バンプと導通す
    る電極層が形成されている請求項１ないし３のいずれか
    に記載の薄膜構造体。
  5. 【請求項５】 （ａ）導電層上に、Ｃｕで形成された導
    電性材料層と、前記導電性材料層の表面を覆い且つ前記
    導電性材料層よりも酸化しにくいＮｉで形成された導電
    性の保護層とからなるバンプを形成する工程と、 （ｂ）前記導電層および前記バンプ上に、絶縁層を形成
    する工程と、 （ｃ）前記バンプのＮｉ層が、前記絶縁層の表面に現れ
    るように、前記絶縁層およびバンプを研磨して平坦面と
    する工程と、（ｄ）前記Ｎｉ層の表面をドライエッチングし、Ｎｉ層
    の表面の酸化層を除く工程と、 を有することを特徴とする薄膜構造体の製造方法。
  6. 【請求項６】 （ｅ）導電層上に、Ｃｕで形成された導
    電性材料層と、前記導電性材料層の表面を覆い且つ前記
    導電性材料層よりも酸化しにくいＮｉ層と、その上に形
    成されたＡｕ層とで形成された導電性の保護層とからな
    るバンプを形成する工程と、 （ｆ）前記導電層および前記バンプ上に、絶縁層を形成
    する工程と、 （ｇ）前記バンプのＡｕ層が、前記絶縁層の表面に現れ
    るように、前記絶縁層 およびバンプを研磨して平坦面と
    する工程と、 を有することを特徴とする薄膜構造体の製造方法。
  7. 【請求項７】 前記（ａ）または（ｅ）の工程では、Ｎ
    ｉ層、またはＡｕ層を０．５〜５μｍの範囲内の厚さに
    形成する請求項５または６記載の薄膜構造体の製造方
    法。
  8. 【請求項８】 前記（ｄ）工程あるいは（ｇ）工程の次
    に、 （ｈ）前記バンプおよび絶縁層の表面の平坦面の上に、
    前記バンプに導通する電極層を形成する工程、 を有する請求項５ないし７のいずれかに記載の薄膜構造
    体の製造方法。
JP13260299A 1999-05-13 1999-05-13 薄膜構造体およびその製造方法 Expired - Fee Related JP3363832B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13260299A JP3363832B2 (ja) 1999-05-13 1999-05-13 薄膜構造体およびその製造方法
US09/569,155 US6476485B1 (en) 1999-05-13 2000-05-11 Thin-film structure having reliably removable oxide layer formed on bump exposed at surface of insulating layer and manufacturing method therefor
US09/919,107 US6694611B2 (en) 1999-05-13 2001-07-31 Method for manufacturing a thin-film structure having a reliably removable oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13260299A JP3363832B2 (ja) 1999-05-13 1999-05-13 薄膜構造体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000322708A JP2000322708A (ja) 2000-11-24
JP3363832B2 true JP3363832B2 (ja) 2003-01-08

Family

ID=15085183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13260299A Expired - Fee Related JP3363832B2 (ja) 1999-05-13 1999-05-13 薄膜構造体およびその製造方法

Country Status (2)

Country Link
US (2) US6476485B1 (ja)
JP (1) JP3363832B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280219A (ja) * 2001-03-16 2002-09-27 Sony Corp インダクタ及び又はその近傍の回路配線及びその製造方法
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4317107B2 (ja) * 2004-09-30 2009-08-19 Ｔｄｋ株式会社 有機材料系絶縁層を有する電子素子及びその製造方法
WO2009025763A2 (en) * 2007-08-16 2009-02-26 Schepens Eye Research Institute Therapeutic compositions for treatment of inflammation of ocular and adnexal tissues
EP2385839B1 (en) * 2009-01-09 2014-11-26 The Schepens Eye Research Institute, Inc. Therapeutic compositions for treatment of corneal disorders
EP3470421B9 (en) 2010-07-29 2023-10-04 Buzzard Pharmaceuticals AB Chimeric il-1 receptor type i antagonists
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
RU2015143521A (ru) 2013-03-13 2017-04-19 Илэвэн Байотерапьютикс, Инк. Лекарственные формы химерных цитокинов для глазной доставки

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455716A (en) 1987-08-26 1989-03-02 Hitachi Ltd Thin film magnetic head and its manufacture
US4856181A (en) 1987-09-24 1989-08-15 Simens Aktiengesellschaft Method for manufacturing terminal contacts for thin-film magnetic heads
JPH0731362Y2 (ja) 1988-06-03 1995-07-19 アルプス電気株式会社 薄膜磁気ヘッドおよび浮動式磁気ヘッド
JP2803911B2 (ja) 1991-01-16 1998-09-24 アルプス電気株式会社 ボンディングパッド及びボンディングパッド部の形成方法
JP2873409B2 (ja) 1991-06-07 1999-03-24 ティーディーケイ株式会社 薄膜磁気ヘッドの製造方法
US5820770A (en) 1992-07-21 1998-10-13 Seagate Technology, Inc. Thin film magnetic head including vias formed in alumina layer and process for making the same
US5326429A (en) 1992-07-21 1994-07-05 Seagate Technology, Inc. Process for making studless thin film magnetic head
US5738931A (en) * 1994-09-16 1998-04-14 Kabushiki Kaisha Toshiba Electronic device and magnetic device
US6232563B1 (en) * 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
JPH09199533A (ja) 1996-01-17 1997-07-31 Hitachi Denshi Ltd 半導体装置
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
JPH114065A (ja) * 1997-06-12 1999-01-06 Sony Corp プリント配線基板及びその製造方法
JP3678048B2 (ja) * 1999-04-05 2005-08-03 松下電器産業株式会社 半田プリコート方法および半田プリコート基板

Also Published As

Publication number Publication date
US6476485B1 (en) 2002-11-05
JP2000322708A (ja) 2000-11-24
US6694611B2 (en) 2004-02-24
US20010042304A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US6381095B1 (en) High performance thin film magnetic write element having high Bsat poles and method for making same
US4636897A (en) Perpendicular magnetic recording and reproducing thin film head
US6404604B2 (en) Magneto-resistive effect type head
US5173826A (en) Thin film head with coils of varying thickness
JP3363832B2 (ja) 薄膜構造体およびその製造方法
JPS5819716A (ja) 薄膜磁気ヘツドおよびその製造方法
JP4297410B2 (ja) 薄膜磁気ヘッドを製造する方法
JP2501873B2 (ja) 薄膜磁気ヘッドの製造方法
US6538846B1 (en) Thin-film magnetic head and method for making the same
JPS6222247B2 (ja)
JPH073685B2 (ja) 薄膜磁気ヘッド
JPH07118057B2 (ja) 薄膜磁気ヘッドの製造方法
JPH07182622A (ja) 読み出し／書き込み兼用薄膜磁気ヘッド
JP2000322709A (ja) 薄膜素子およびその製造方法
US6775098B2 (en) Magnetic recording head with dielectric layer separating magnetic pole tips extensions from the zero throat coil insulator
JP2635670B2 (ja) 薄膜磁気ヘッド
JP2947342B2 (ja) Ｍｒヘッド及びその製造方法
JP2001023114A (ja) 薄膜磁気ヘッド及びその製造方法
JP3928237B2 (ja) 薄膜磁気ヘッド及びその製造方法
JP2551749B2 (ja) 薄膜磁気ヘッドの製造方法
KR0184395B1 (ko) 박막 자기 헤드 제조 방법
JPH0227508A (ja) 薄膜磁気ヘッドの製造方法
JPS6353615B2 (ja)
JP3336681B2 (ja) 薄膜磁気抵抗効果型ヘッド及びその製造方法
JPS649647B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees