CN102686024A - 多层配线基板 - Google Patents

多层配线基板 Download PDF

Info

Publication number
CN102686024A
CN102686024A CN2012100414614A CN201210041461A CN102686024A CN 102686024 A CN102686024 A CN 102686024A CN 2012100414614 A CN2012100414614 A CN 2012100414614A CN 201210041461 A CN201210041461 A CN 201210041461A CN 102686024 A CN102686024 A CN 102686024A
Authority
CN
China
Prior art keywords
conductivity pad
wiring board
layer
resin insulating
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100414614A
Other languages
English (en)
Other versions
CN102686024B (zh
Inventor
半户琢也
井上真宏
齐木一
杉本笃彦
和田英敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102686024A publication Critical patent/CN102686024A/zh
Application granted granted Critical
Publication of CN102686024B publication Critical patent/CN102686024B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

提供一种多层配线基板，其包括由一个位于另一个之上层叠的一个或多个导体层和树脂绝缘层形成的积层；该多层配线基板具有以从树脂绝缘层的表面突出的方式形成于至少一个树脂绝缘层的表面的导电性焊盘。导电性焊盘可以均包括位于其下部的柱状部和位于其上部的凸部，凸部的表面可以呈连续的曲面。焊料层可以形成于导电性焊盘的上表面。某些实施方式可以消除或最小化导电性焊盘上的应力集中，可以防止与半导体元件的连接不良的发生，并且可以防止对导电性焊盘造成损伤。

Description

多层配线基板
相关申请的引用
本申请要求2011年2月21日提交的日本专利申请No.2011-035004的优先权，该日本专利申请的全部内容通过引用包含于此。
技术领域
本发明涉及多层配线基板。更具体地，本发明的某些实施方式涉及包括导电性焊盘的多层配线基板，该导电性焊盘具有位于其下部的柱状部和位于其上部的凸部。
背景技术
多层配线基板通常用作安装电子元件的封装件。在多层配线基板中，通过在芯板的每侧上以一个设置在另一个顶部的方式堆叠树脂绝缘层和导体层形成积层(build-up layer)。在多层配线基板中，芯板由例如包含玻璃纤维的树脂制造，并通过其高刚性起到增强积层的作用。
然而，由于芯板形成得厚，芯板妨碍多层配线基板的小型化。另外，由于必须在芯板中设置用于使积层电气互连的通孔导体，线长必然变得较长，这继而可能导致高频信号传输性能的劣化。
因此，最近开发了一种所谓的无芯多层配线基板，该配线基板不设置芯板，并具有适合小型化和能够增强高频信号传输性能的结构(日本特开2009-289848号公报和2007-214427号公报)。关于这种无芯多层配线基板，在表面由例如剥离片覆盖的支撑体上形成积层，其中剥离片通过以一个设置在另一个顶部的方式层叠两个可剥离的金属膜而制造。随后，沿着剥离片的剥离界面从支撑体上剥离积层，制造预期的多层配线基板。
同时，位于多层配线基板的半导体元件安装区域并预期通过倒装芯片接合连接到半导体元件的导电性焊盘形成在位于最顶端的抗蚀剂层下方，以通过抗蚀剂层中的开口暴露。另外，在一些情况下，以从抗蚀剂层的表面突出的方式形成导电性焊盘(日本特开2009-212140号公报)。在这种情况下，导电性焊盘通常形成为矩形形状。当试图向具有这种形状的导电性焊盘供给焊料以由此形成焊料层(solder layer)并且借助于倒装芯片结合而将多层配线基板安装到半导体元件时，应力集中在各导电性焊盘的尖锐的边缘。
结果，导电性焊盘开裂，这可能引起与半导体元件的连接不良，或者对导电性焊盘造成损伤。
发明内容
本发明的实施方式的目的涉及一种多层配线基板，其包括：由一个位于另一个之上地层叠的导体层和树脂绝缘层构成的积层；以从树脂绝缘层的表面突出的方式形成于至少一个树脂绝缘层的表面的导电性焊盘；以及形成于所述导电性焊盘的上表面的焊料层。本发明旨在防止应力集中于导电性焊盘，从而防止与半导体元件的连接不良的发生，并且防止对导电性焊盘造成损伤。
为了实现上述目的，本发明的实施方式涉及一种多层配线基板，其包括：
积层，其包括交替地层叠的导体层和树脂绝缘层；以及
导电性焊盘，其形成为从所述树脂绝缘层的表面突出并且具有位于所述导电性焊盘的下部的柱状部和位于所述导电性焊盘的上部的凸部，
其中，所述导电性焊盘的凸部的表面形成为连续的曲面。
根据本发明的实施方式，从树脂绝缘层的表面突出的导电性焊盘由位于导电性焊盘的下部处或位于导电性焊盘的下部内的柱状部和位于导电性焊盘的上部处或位于导电性焊盘的上部内且具有连续的曲面的凸部形成。因此，导电性焊盘不具有在现有技术的导电性焊盘中发现的尖锐的边缘。即使在将焊料供给到导电性焊盘以将多层配线基板倒装芯片结合到半导体元件时，应力也不会集中于导电性焊盘。因此，能够防止与半导体元件的连接不良的发生并且能够防止对导电性焊盘造成损伤。
即使在导电性焊盘仅由具有连续的弯曲形状(连续的曲面)的凸部形成时，导电性焊盘也不具有尖锐的边缘，可以期望如上所述的提高的加工效果。然而，当凸部的端部的厚度变小时，应力会集中在具有最小厚度的端部处。结果，如现有技术中那样，可能发生与半导体元件的连接不良或者对导电性焊盘造成损伤。然而，只要导电性焊盘以如上方式由位于下部的柱状部和位于上部的凸部形成，就能够防止否则会由于在下部不存在柱状部而引起的各凸部的端部的厚度减小。因此，上述缺点不会发生。
在多层配线基板和半导体元件借助于倒装芯片结合通过均具有上述构造的导电性焊盘而安装在一起的情况下，优选地，形成覆盖整个导电性焊盘的焊料层。在这种情况下，能够将足够量的焊料供到导电性焊盘。因而，多层配线基板能够以更可靠的方式被倒装芯片结合到半导体元件。
具体地，本发明的某些实施方式还包括覆盖整个导电性焊盘的焊料层。
而且，在本发明的进一步的实施方式中，多层配线基板还包括阻挡金属层，所述阻挡金属层以覆盖整个所述导电性焊盘的方式形成于所述导电性焊盘和所述焊料层之间，
其中，所述焊料层覆盖所述导电性焊盘和覆盖了整个所述导电性焊盘的所述阻挡金属层，并且
形成于所述导电性焊盘的位于所述树脂绝缘层上的侧端面的阻挡金属层的涂覆厚度大于形成于所述导电性焊盘的比所述侧端面高的位置的表面的阻挡金属层的涂覆厚度。
当然，关于该进一步的实施方式，在某些情况下，形成于导电性焊盘的侧端面的阻挡金属层的涂覆厚度不必大于形成于导电性焊盘的表面的阻挡金属层的涂覆厚度。
本发明的进一步的实施方式可以包括多层配线基板，其中，所述焊料层仅形成于所述阻挡金属层而不与所述树脂绝缘层接触。
如上所述，当焊料层形成为覆盖整个导电性焊盘时，焊料层与树脂绝缘层之间的粘附性、特别是焊料层与抗蚀剂层之间的粘附性常常相当低。因此，在将多层配线基板倒装芯片结合到半导体元件之前和之后，在焊料层与树脂绝缘层之间可能发生剥离，这可能引起与半导体元件的连接不良等。
然而，如上所述，当阻挡金属层形成于导电性焊盘与焊料层之间时，阻挡金属层与树脂绝缘层之间的粘附性比焊料层与树脂绝缘层之间的粘附性强得多。形成于各导电性焊盘的位于树脂绝缘层上的侧端面的阻挡金属层的涂覆厚度大于形成于导电性焊盘的比所述侧端面高的位置的表面的阻挡金属层的涂覆厚度。因此，前述粘附性的增强更加显著。
因此，在将多层配线基板倒装芯片结合到半导体元件之前和之后，在阻挡金属层与树脂绝缘层之间很少或者不会发生剥离。结果，焊料层与树脂绝缘层之间的剥离也被最小化或者减小。为此，能够防止与半导体元件的连接不良等的发生。
只要焊料层仅形成于阻挡金属层而不与树脂绝缘层接触，就能够防止例如焊料层的保持与树脂绝缘层接触的端部的局部剥离。
如上所述，利用如下的多层配线基板，本发明的实施方式可以防止应力集中于导电性焊盘，能够防止与半导体元件的连接不良的发生，并且能够防止对导电性焊盘造成损伤。所述多层配线基板包括：由一个位于另一个之上地层叠的导体层和树脂绝缘层构成的积层；以从树脂绝缘层的表面突出的方式形成于至少一个树脂绝缘层的表面的导电性焊盘；以及形成于所述导电性焊盘的上表面的焊料层。
附图说明
参考如下附图详细描述本发明的示意性方面，其中：
图1是本发明第一实施方式的多层配线基板的平面图；
图2是本发明第一实施方式的多层配线基板的平面图；
图3是显示了图1和图2中示出的多层配线基板的沿着I-I线截取的部分放大截面图；
图4是显示了图3中示出的导电性焊盘的附近的放大截面图；
图5显示了处于特定制造阶段的本发明的实施方式；
图6显示了处于特定制造阶段的本发明的实施方式；
图7显示了处于特定制造阶段的本发明的实施方式；
图8显示了处于特定制造阶段的本发明的实施方式；
图9显示了处于特定制造阶段的本发明的实施方式；
图10显示了处于特定制造阶段的本发明的实施方式；
图11显示了处于特定制造阶段的本发明的实施方式；
图12显示了处于特定制造阶段的本发明的实施方式；
图13显示了处于特定制造阶段的本发明的实施方式；
图14显示了处于特定制造阶段的本发明的实施方式。
具体实施方式
现在，在下文中参照附图描述本发明的实施方式。
多层配线基板
图1和图2是本发明的第一实施方式的多层配线基板的平面图。图1示出了从上方观察时多层配线基板的状态。图2示出了从下方观察时多层配线基板的状态。图3是以放大的方式显示了图1和图2中示出的多层配线基板的沿着I-I线截取的部分截面图。图4是示出图3中示出的导电性焊盘的附近的放大截面图。
下面将描述的多层配线基板是说明本发明的某些特征的示例性实施方式。只要该多层配线基板包括由导体层和树脂绝缘层以一个位于另一个之上的方式彼此叠置而制成的积层和以从树脂绝缘层的表面突出的方式形成于树脂绝缘层的表面的导电性焊盘，每个导电性焊盘均具有位于下部的柱状部和位于上部的凸部，并且只要各导电性焊盘的凸部的表面呈连续的曲面形状，就不对多层配线基板强加特定的限制。
在图1至图3中示出的多层配线基板10中，第一树脂绝缘层21和第二树脂绝缘层22以及第一导体层31和第二导体层32以一个位于另一个之上的方式堆叠成相应的预定图案，其中，第一树脂绝缘层21和第二树脂绝缘层22由在需要时包括二氧化硅填料(silica filler)的热固性树脂组合物形成，第一导体层31和第二导体层32由诸如铜等电导体形成。第一抗蚀剂层41形成在第一树脂绝缘层21上，该第一抗蚀剂层41包括开口41A并且由例如环氧树脂基抗蚀材料形成。第二抗蚀剂层42形成在第二树脂绝缘层22上，该第二抗蚀剂层42包括开口或通路孔(viahole)42A并且由例如环氧树脂基抗蚀材料形成。
至少由第一抗蚀剂层41、第一树脂绝缘层21、第一导体层31、第二树脂绝缘层22、第二导体层32和第二抗蚀剂层42以一个设置在另一个顶部的方式堆叠，从而构成积层。
开口，即通路孔21A和22A分别以在厚度方向上贯穿相应的树脂绝缘层的方式分别形成在第一树脂绝缘层21和第二树脂绝缘层22中。另外，通路导体51、52形成为掩埋通路孔21A和22A。通路导体52将第一导体层31电连接于第二导体层32。
在绘出的实施方式中，第一导体层31的与各个通路导体51保持电接触的区域311构成通路连接区(via land)。第一导体层31的与通路导体51不保持电接触的区域312构成互连层。同样地，第二导体层32的与通路导体52保持电接触的区域321构成通路连接区，第二导体层32的与通路导体52不保持电接触的区域322构成互连层。
形成在第一树脂绝缘层21上的第一导电性焊盘61通过第一抗蚀剂层41的各个开口41A保持暴露。第一导体层31和第一导电性焊盘61通过通路导体51电连接。
第一导电性焊盘61用作将多层配线基板10连接于主板的背侧连接区(例如LGA垫)，并在多层配线基板10的背侧配置为矩形图案。
通路导体53在第二抗蚀剂层42的各个通路孔42A中以掩埋通路孔42A的方式形成。另外，凸起的第二导电性焊盘62形成为从第二抗蚀剂层42的表面突起并从通路导体53延续。第二导体层32和导电性焊盘62通过通路导体53电连接在一起。
第二导电性焊盘62是用于倒装芯片连接未图示的半导体元件的焊盘(例如FC焊盘)，并构成半导体元件安装区域。第二导电性焊盘62在多层配线基板10的表面的大致中央配置为矩形图案。
从以上描述明显看出，第一导电性焊盘61、第一导体层31、第二导体层32和第二导电性焊盘62在多层配线基板10的厚度方向上通过通路导体51、52和53电连接在一起。
如图3和图4所示，各第二导电性焊盘62均具有位于第二导电性焊盘的下部的柱状部(columnar portion)621和位于第二导电性焊盘的上部且具有连续的曲面的凸部622。由Ni/Au镀膜或类似物形成的阻挡金属层63形成为覆盖整个各第二导电性焊盘62。此外，由焊料形成的焊料层64被制成为覆盖阻挡金属层63，其中，所述焊料几乎不含Pb，例如是Sn-Ag、Sn-Cu、Sn-Ag-Cu和Sn-Sb。
而且，形成于各第二导电性焊盘62的位于第二抗蚀剂层42上的侧端面62A的阻挡金属层63的涂覆厚度t1大于形成于第二导电性焊盘62的比所述侧端面62A高的位置的表面62B的阻挡金属层63的涂覆厚度t2。此外，焊料层64形成为仅覆盖阻挡金属层63而不与第二抗蚀剂层42接触。
多层配线基板10可以形成为例如200mm×200mm×0.8mm的尺寸。
如图3和图4所示，第二导电性焊盘62形成为从第二抗蚀剂层42的表面突出。各第二导电性焊盘62均由位于第二导电性焊盘的下部的柱状部621和位于第二导电性焊盘的上部且具有连续的曲面的凸部622构成。因此，由于各第二导电性焊盘62均不具有尖锐的边缘，所以即使在将焊料供给到第二导电性焊盘62以借助于倒装芯片结合而将多层配线基板10安装到半导体元件时，应力也不会集中于导电性焊盘。因此，能够防止与半导体元件的连接不良的发生并且能够防止对第二导电性焊盘62造成损伤。
即使在各第二导电性焊盘62均仅由具有连续的曲面的凸部622构成时，因为第二导电性焊盘62不具有尖锐的边缘，所以可以期望与前述相似的加工效果。然而，当凸部622的端部的厚度变小时，应力会集中在具有较小厚度的端部。结果，如现有技术中那样，可能发生与半导体元件的连接不良或者对第二导电性焊盘62造成损伤。然而，在本实施方式中，各第二导电性焊盘62均由位于第二导电性焊盘62的下部的柱状部621和位于第二导电性焊盘62的上部的凸部622构成。因为在第二导电性焊盘62的下部存在柱状部621，凸部622的端部的厚度不会减小，所以不会引起上述缺点。
在本实施方式中，由于焊料层64形成为覆盖整个各第二导电性焊盘62，所以足够量的焊料能够供给到各第二导电性焊盘62，由此，多层配线基板10能够以更可靠的方式倒装芯片结合到半导体元件。
此外，阻挡金属层63以覆盖整个各第二导电性焊盘62的方式形成在各第二导电性焊盘62与焊料层64之间。当焊料层64形成为覆盖整个第二导电性焊盘62时，焊料层64与第二抗蚀剂层42之间的粘附性相当低。因此，在将多层配线基板10倒装芯片结合到半导体元件之前和之后在焊料层64与第二抗蚀剂层42之间发生剥离，这常常引起与半导体元件的连接不良。
然而，如上所述，当阻挡金属层63形成于各第二导电性焊盘62与焊料层64之间时，阻挡金属层63与第二抗蚀剂层42之间的粘附性比焊料层64与第二抗蚀剂层42之间的粘附性强得多。而且，形成于各第二导电性焊盘62的位于第二抗蚀剂层42上的侧端面62A的阻挡金属层63的涂覆厚度t1大于形成于导电性焊盘62的比所述侧端面62A高的位置的表面62B的阻挡金属层63的涂覆厚度t2。因而，粘附性的增强变得更显著。
因此，在将多层配线基板10倒装芯片结合到半导体元件之前和之后，在阻挡金属层63与第二抗蚀剂层42之间不会发生剥离。结果，也不会在焊料层64与第二抗蚀剂层42之间引起剥离。因此，能够防止与半导体元件的连接不良等的发生。
当借助于例如镀膜技术等形成阻挡金属层63时，前述阻挡金属层63的厚度控制可以自然而然地完成。例如，当借助于镀膜技术在各第二导电性焊盘62上形成阻挡金属层63时，各第二导电性焊盘62具有凸部622，该凸部622具有位于凸部622上的连续的曲面。因此，通过镀膜产生突降(sheer drop)。结果，如上所述，形成于各第二导电性焊盘62的位于第二抗蚀剂层42上的侧端面62A的阻挡金属层63的涂覆厚度t1大于形成于第二导电性焊盘62的比所述侧端面62A高的位置的表面62B的阻挡金属层63的涂覆厚度t2。
在本实施方式中，焊料层64仅形成于阻挡金属层63上而不与第二抗蚀剂层42接触。因而，例如，能够防止焊料层64的与第二抗蚀剂层42保持接触的端部的局部剥离。
只要能够产生上述加工效果，就不对构成各第二导电性焊盘62的柱状部621和凸部622的尺寸强加特定的限制。
在用于形成第二导电性焊盘62的掩膜图案的开口部制成为圆形的情况下，镀覆各第二导电性焊盘62的柱状部621，由此，柱状部621能够形成为预定的镀膜。同时，镀覆时，可以借助于控制含在镀液中的添加剂来形成相应的第二导电性焊盘62的凸部622。而且，也可以在镀覆第二导电性焊盘62之后借助于各向异性地蚀刻掩膜图案或者在蚀刻掉掩膜图案时通过增加蚀刻时间来制成凸部622。
用于制造多层配线基板的方法
现在描述用于制造图1至图4所示的多层配线基板10的方法。图5至图14示出处于不同制造阶段的多层配线基板10的实施方式的图。
首先，制备如图5所示的两侧具有铜箔12的支撑板11。支撑板11可以例如由耐热树脂板(例如，双马来酰亚胺三嗪树脂板)和纤维增强树脂板(例如，玻璃纤维增强环氧树脂板)或类似物形成。接着，借助于用作粘接层的预浸渍层(prepreglayer)13，剥离片14通过诸如真空热压等压力接合在位于支撑板11的两侧的铜箔12上而形成。
剥离片14由例如第一金属膜14a和第二金属膜14b形成，第一金属膜14a和第二金属膜14b之间的空间镀有Cr或类似物，使得能够借助于外部张力使第一金属膜14a和第二金属膜14b彼此剥离。第一金属膜14a和第二金属膜14b可以由铜箔形成。
接着，如图6所示，感光干膜层叠在位于支撑板11的每一侧的剥离片14上，并经受曝光和显影，借此形成掩模图案15。在每个掩模图案15中形成相当于对准标记形成部Pa和外周限定部Po的开口。
如图7所示，支撑板11的每一侧的剥离片14均借助于掩模图案15被蚀刻，借此在相当于剥离片14的各个开口的位置形成对准标记形成部Pa和外周限定部Po。
图8是从上方观察的图7中示出的组件的平面图。对准标记形成部Pa在每个剥离片14中形成为开口以使得预浸料层13暴露。另外，外周限定部Po形成为通过切除每个剥离片14的边缘而制成的切口，以使得预浸料层13暴露。
在形成对准标记形成部Pa和外周限定部Po之后，蚀刻掉掩膜图案15。
优选地，借助于蚀刻，使在去除各掩膜图案15之后露出的各剥离片14的表面粗糙化。由此能够增强各剥离片14与后述的树脂层之间的粘附性。
如图9所示，树脂膜层叠在每个剥离片14上并在真空中加压和加热，从而被固化。由此形成第一树脂绝缘层21。相应的剥离片14的各表面因此由第一绝缘层21覆盖。构成各个对准标记形成部Pa的开口和构成外周限定部Po的切口由第一树脂绝缘层21填充。在每个对准标记形成部Pa中形成对准标记AM的结构。
外周限定部Po也由第一树脂绝缘层21覆盖。因此，能够消除以下缺点的发生。即，在下面描述的通过剥离片14执行剥离操作的过程中，各个剥离片14的端面(即端部，外周)从例如相应的预浸料层13脱离(分离，即因此在外周处被提起或卷起)。这将使得难以不失败地执行与剥离过程有关的处理，以至于难以制造或不可能制造预期的多层配线基板10。
接着，如图10所示，第一树脂绝缘层21暴露于具有预定强度并且源自例如CO2气体激光器或YAG激光器的激光束，因而制成通路孔21A。随后，对具有通路孔21A的第一树脂绝缘层21进行粗糙化。当第一树脂绝缘层21含有填料时，如果对第一树脂绝缘层21进行粗糙化，填料将游离并留在第一树脂绝缘层21上。因此，必要的话，第一树脂绝缘层21需要进行水洗。
然后，通路孔21A经受去污处理和轮廓蚀刻，此时，各通路孔21A的内部被冲洗。当如上所述地实施冲洗时，否则将在去污处理中的水冲洗期间仍残留在第一树脂绝缘层21上的填料能够被去除。
可以在冲洗操作与去污操作之间进行吹气操作。即使游离的填料未被水冲洗完全去除，也能够借助于吹气操作实现填料的去除。
随后，第一树脂绝缘层21经受图案镀覆，从而形成第一导体层31和通路导体51。借助于半添加技术如下地形成第一导体层21和通路导体51。首先，对各第一树脂绝缘层21进行化学镀膜。随后，在化学镀膜上形成抗蚀剂层。各第一树脂绝缘层21的未形成抗蚀剂层的区域经受电解镀铜。在形成第一导体层31和通路导体51之后，剥离并且借助于KOH或类似物去除抗蚀剂层。
接着，在各第一导体层31经受粗糙化之后，树脂膜层叠于各第一树脂绝缘层21上，从而覆盖第一导体层31。由此层叠的膜在真空中被加热加压，因而固化。因而形成第二树脂绝缘层22。
如图11所示，第二树脂绝缘层22暴露于具有预定强度并且源自例如CO2气体激光器或YAG激光器等的激光束，以制成通路孔22A。随后，对具有通路孔22A的第二树脂绝缘层22进行粗糙化。当第二树脂绝缘层22含有填料时，如果对第二树脂绝缘层22进行粗糙化，填料将游离并且残留在第二树脂绝缘层22上。因此，在需要时，用水冲洗第二树脂绝缘层22。
然后，通路孔22A经受去污处理和轮廓蚀刻，此时，各通路孔22A的内部被冲洗。当如上所述地实施水冲洗时，否则将在去污处理中的水冲洗期间残留在第二树脂绝缘层22上的填料能够被去除。
可以在冲洗操作与去污操作之间进行吹气操作。即使游离的填料未被水冲洗完全去除，也能够借助于吹气操作实现填料的去除。
随后，第二树脂绝缘层22经受图案镀覆，以借助于半添加技术形成第二导体层32和通路导体52，基本上与形成第一导体层31的方式相同。
接着，在各第二树脂绝缘层22上形成第二抗蚀剂层42。借助于预定的掩膜使各第二抗蚀剂层42经受曝光和显影，由此形成开口42A。随后，如第一导体层31的情况那样，借助于半添加技术而形成第二导电性焊盘62和通路导体53。
由于各第二导电性焊盘62由柱状部621和凸部622构成，在用于形成第二导电性焊盘62的掩膜图案的开口制成为圆形的情况下，借助于镀覆第二导电性焊盘62，柱状部621形成为预定的镀膜。此外，当进行镀膜时，通过控制镀液中含有的添加剂来形成凸部622。在通过镀覆形成第二导电性焊盘62之后，也可以通过进行各向异性蚀刻或者通过增加蚀刻掉掩膜时的蚀刻时间来形成凸部622。
如图12所示，沿着设定在各外周限定部Po的稍内侧的切断线切断通过前述处理制造的积层体(layered product)10a，由此从积层体10a去除不想要的外周部。由此限定多层配线基板用的有效区域。
接着，如图13所示，在参照各外周限定部Po去除不想要的外周部之后，沿着构成积层体10a的剥离片14的第一金属膜14a和第二金属膜14b之间剥离界面剥离积层体10a，由此，从积层体10a去除支撑板11。获得具有诸如图13所示的相同结构的积层体10b。
随后，如图14所示，蚀刻仍然残留在积层体10b下侧的剥离片14的第一金属膜14a，由此形成第一树脂绝缘层21上的第一导电性焊盘61。形成具有开口41A的第一抗蚀剂层41，第一导电性焊盘61经由所述开口露出。此外，随后，以覆盖整个各第二导电性焊盘62的方式对第二导电性焊盘62进行例如化学镀Ni和化学镀Au，由此形成由Ni/Au镀膜形成的阻挡金属层63。以覆盖阻挡金属层63的整个露出区域的方式形成焊料层64，由此制造诸如图1至图4所示的多层配线基板10。
在形成例如第一抗蚀剂层41时，可以将对准标记AM用作定位基准。
在本实施方式中，在制造多层配线基板10的处理中形成对准标记AM。然而，不是必然需要对准标记AM。此外，也可以借助于机械加工(例如钻孔)剥离片14等手段来形成对准标记AM，以替代本实施方式中的蚀刻剥离片14。
虽然已经参照具体实施例详细描述了本发明，但是本发明不仅限于上述具体实施方式。可以在不脱离本发明的范围的情况下对本发明进行各种变型或替换。

Claims (4)

1.一种多层配线基板，其包括：
积层，其包括交替地层叠的导体层和树脂绝缘层；以及
导电性焊盘，其形成为从所述树脂绝缘层的表面突出并且具有位于所述导电性焊盘的下部的柱状部和位于所述导电性焊盘的上部的凸部，
其中，所述导电性焊盘的凸部的表面形成为连续的曲面。
2.根据权利要求1所述的多层配线基板，其特征在于，所述多层配线基板还包括覆盖整个所述导电性焊盘的焊料层。
3.根据权利要求2所述的多层配线基板，其特征在于，所述多层配线基板还包括阻挡金属层，所述阻挡金属层以覆盖整个所述导电性焊盘的方式形成于所述导电性焊盘和所述焊料层之间，
其中，所述焊料层覆盖所述导电性焊盘和覆盖了整个所述导电性焊盘的所述阻挡金属层，并且
形成于所述导电性焊盘的位于所述树脂绝缘层上的侧端面的阻挡金属层的涂覆厚度大于形成于所述导电性焊盘的比所述侧端面高的位置的表面的阻挡金属层的涂覆厚度。
4.根据权利要求3所述的多层配线基板，其特征在于，所述焊料层仅形成于所述阻挡金属层上而不与所述树脂绝缘层接触。
CN201210041461.4A 2011-02-21 2012-02-21 多层配线基板 Expired - Fee Related CN102686024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-035004 2011-02-21
JP2011035004A JP5530955B2 (ja) 2011-02-21 2011-02-21 多層配線基板

Publications (2)

Publication Number Publication Date
CN102686024A true CN102686024A (zh) 2012-09-19
CN102686024B CN102686024B (zh) 2015-10-07

Family

ID=46651823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210041461.4A Expired - Fee Related CN102686024B (zh) 2011-02-21 2012-02-21 多层配线基板

Country Status (5)

Country Link
US (1) US9119333B2 (zh)
JP (1) JP5530955B2 (zh)
KR (1) KR20120097327A (zh)
CN (1) CN102686024B (zh)
TW (1) TWI486104B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108700759A (zh) * 2016-03-30 2018-10-23 住友大阪水泥股份有限公司 带有fpc的光调制器及使用了该光调制器的光发送装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217987B1 (en) * 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
US20030049884A1 (en) * 2001-09-12 2003-03-13 Lutz Michael A. Apparatus with compliant electrical terminals, and methods for forming same
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
CN101286456A (zh) * 2007-04-13 2008-10-15 新光电气工业株式会社 布线板制造方法、半导体器件制造方法以及布线板
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009239205A (ja) * 2008-03-28 2009-10-15 Tdk Corp 電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2760360B2 (ja) * 1990-03-17 1998-05-28 富士通株式会社 はんだバンプとその製造方法
KR970707444A (ko) * 1994-10-28 1997-12-01 야마모토 히데키 프로브 구조(probe structure)
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
JP3363832B2 (ja) * 1999-05-13 2003-01-08 アルプス電気株式会社 薄膜構造体およびその製造方法
JP4293500B2 (ja) * 2001-05-07 2009-07-08 第一電子工業株式会社 電子部品の製造方法
US6888255B2 (en) * 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
JP4329532B2 (ja) * 2003-07-15 2009-09-09 日立電線株式会社 平角導体及びその製造方法並びにリード線
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7875804B1 (en) * 2006-09-27 2011-01-25 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
JP4981712B2 (ja) 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6217987B1 (en) * 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
US20030049884A1 (en) * 2001-09-12 2003-03-13 Lutz Michael A. Apparatus with compliant electrical terminals, and methods for forming same
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
CN101286456A (zh) * 2007-04-13 2008-10-15 新光电气工业株式会社 布线板制造方法、半导体器件制造方法以及布线板
JP2009064973A (ja) * 2007-09-06 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2009239205A (ja) * 2008-03-28 2009-10-15 Tdk Corp 電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108700759A (zh) * 2016-03-30 2018-10-23 住友大阪水泥股份有限公司 带有fpc的光调制器及使用了该光调制器的光发送装置
CN108700759B (zh) * 2016-03-30 2022-06-24 住友大阪水泥股份有限公司 带有fpc的光调制器及使用了该光调制器的光发送装置

Also Published As

Publication number Publication date
JP2012174870A (ja) 2012-09-10
TW201244561A (en) 2012-11-01
JP5530955B2 (ja) 2014-06-25
KR20120097327A (ko) 2012-09-03
TWI486104B (zh) 2015-05-21
US20120211271A1 (en) 2012-08-23
CN102686024B (zh) 2015-10-07
US9119333B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US8866025B2 (en) Multilayer wiring board
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101049389B1 (ko) 다층 프린트 배선판 및 그 제조 방법
TWI451536B (zh) 多層配線基板及其製造方法
JP5092547B2 (ja) 印刷配線板の製造方法
KR101281410B1 (ko) 다층 배선기판
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR101580343B1 (ko) 다층 배선기판의 제조방법
US8237056B2 (en) Printed wiring board having a stiffener
US9456500B2 (en) Conductor structure element and method for producing a conductor structure element
JP2009260334A (ja) 多層配線基板及びその製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
US9788437B2 (en) Method for manufacturing printed circuit board with etching process to partially remove conductive layer
CN101568226A (zh) 多层柔性印刷线路板及其制造方法
TW201334647A (zh) 多層配線基板及其製造方法
JP6033872B2 (ja) 部品内蔵基板の製造方法
CN102686024B (zh) 多层配线基板
JP3935456B2 (ja) 配線基板の製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
JP2005005545A (ja) 半導体装置の製造方法
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
JP2006186149A (ja) プリント基板および電子機器
JP4549691B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151007

Termination date: 20170221

CF01 Termination of patent right due to non-payment of annual fee