JP5092547B2 - 印刷配線板の製造方法 - Google Patents
印刷配線板の製造方法 Download PDFInfo
- Publication number
- JP5092547B2 JP5092547B2 JP2007143077A JP2007143077A JP5092547B2 JP 5092547 B2 JP5092547 B2 JP 5092547B2 JP 2007143077 A JP2007143077 A JP 2007143077A JP 2007143077 A JP2007143077 A JP 2007143077A JP 5092547 B2 JP5092547 B2 JP 5092547B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- resin layer
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
を除去した内層基板8を製造する第2の工程を有し、その内層基板8の両面に金属めっきで第3の導体層6−4を形成し、内層基板8の両面に第3の絶縁樹脂層2−5を重ねるビルドアップ処理を繰り返すことで内層基板8の両面にビルドアップ層を形成する第3の工程と、次に最外層にソルダーレジスト9を形成する第4の工程を有する印刷配線板の製造方法である。以下、本実施形態の製造方法を図1から図4に基づき詳細に説明する。
(工程1)
図1(a)のように、支持基板1として金属板を用い、例えば250μmの銅板を支持基板1として用い、その支持基板1をCZ処理などで粗化処理する。粗化処理は、研磨材によるサンドブラスト処理または酸化還元処理による黒化処理、過水硫酸系のソフトエッチング処理でも良い。
(工程2)
次に、図1(b)のように、支持基板1に絶縁樹脂層2をロールラミネートまたは積層プレスで熱圧着させる。例えば厚さ30μmのエポキシ樹脂をロールラミネートする。
工程2の変形例として、第1の絶縁樹脂層2として、支持基板1上にガラス繊維やガラスフレークやフィラーなどの補強材入りプリプレグ樹脂を重ね、その上に厚さ12μmの銅箔を重ね合わせ、積層プレスで熱圧着させることで、銅箔付きの絶縁樹脂層2を支持基板1に接着して形成する。絶縁樹脂層2の材料としては、ガラス繊維入りエポキシ樹脂材、ガラス繊維入りビスマレイミド−トリアジン樹脂(以下、BT樹脂と称す)材、ガラス繊維入りポリイミド樹脂材、ガラス繊維入りPPE樹脂材を使用できる。絶縁樹脂層2にガラス繊維入りプリプレグ樹脂を用いることで、絶縁樹脂層2にクラックが発生しクラックが成長することを防ぐことができる。特に、絶縁樹脂層2には後工程による熱ストレスが何回も加わり熱ストレスにより内部にクラック不具合を生じ易くそのクラック不具合が拡大する恐れがあるので、絶縁樹脂層2にガラス繊維入りプリプレグ樹脂を用いることで、絶縁樹脂層2を強化しクラック不具合を防止する効果がある。そして、不具合を発生し易い絶縁樹脂層2をこのように補強することで製造する印刷配線板の信頼性を高くできる効果がある。また、プリプレグ樹脂の補強材としては、ガラス繊維以外に、アラミド不織布、アラミド繊維、ポリエステル繊維を使用することもできる。また、絶縁樹脂層2の補強材は、繊維状の補強材以外にフレーク状の補強材、または、フィラーで、例えばセラミックスや硫酸バリウム等のフィラーで強化した補強材入りプリプレグ樹脂を用いることができる。
次に、必要に応じて絶縁樹脂層2の表面を粗化する。一般的には、クロム酸、過マンガン酸塩の水溶液などの酸化剤による表面粗化処理などのウェットプロセスや、プラズマ処理やアッシング処理などのドライプロセスが有効である。次に、図1(c)のように、無電解銅めっき処理により、絶縁樹脂層2の表面の全面に、厚さ0.5μmから3μmのめっき下地導電層3を形成する。
(工程4)
次に、図1(d)のように、めっきレジスト4として例えばドライフィルムの感光性レジストをロールラミネートで基板に貼り付け、次に、図1(e)のように、露光・現像し配線パターン部分5を開口して、その部分でめっき下地導電層3を露出させためっきレジスト4のパターンを形成する。
(工程5)
次に、図1(f)のように、めっき下地導電層3を電極にして電解銅めっき処理により、配線パターン部分5で露出しためっき下地導電層3の面上に銅めっきを15μmの厚さに厚付けした配線パターン6を形成した第1の導体層を形成する。
(工程6)
次に、めっきレジスト4を剥離する。次に、図2(g)のように、過水硫酸系のフラッシュエッチング処理により、絶縁樹脂層2上の第1の導体層に残っている厚さ0.5μmから3μmのめっき下地導電層3を除去し、絶縁樹脂層2に配線パターン6を残した第1の導体層を形成する。
以上の工程3から工程6による配線パターン6の形成方法はセミアディティブ工法であるが、これ以外に、以下の製造方法でも同様に第1の導体層の配線パターン6を形成することができる。すなわち、第1に、絶縁樹脂層2の表面を粗化した後に、無電解銅めっき処理でめっき下地導電層3を形成し、第2に、めっき下地導電層3の全面に電解銅めっきを12μmの厚さで加えた第1の導体層を形成し、第3に、第1の導体層の表面にエッチングレジストパターンを形成することで第1の導体層をエッチングして配線パターン6を形成する。第4にエッチングレジストを剥離する。以上のサブトラクティブ工法によっても配線パターン6を形成し図2(g)の構造を製造できる。
(工程7)
次に、第1の導体層の配線パターン6の表面を粗化処理することで第2の絶縁樹脂層2−2を形成する準備をする。この粗化処理としては、CZ処理または酸化還元処理による黒化処理、過水硫酸系のソフトエッチング処理を実施する。
次に、図2(i)のように、ビアホール下穴7を形成する。ビアホール下穴7は、レーザ法あるいはフォトエッチング法で形成する。フォトエッチング法で第2の絶縁樹脂層2−2にビアホール下穴7を形成する場合は、絶縁樹脂層2−2に光硬化型の感光性樹脂を用いる場合は、所定のビアホール下穴7の部分を遮光するパターンを形成したマスクを第
2の絶縁樹脂層2−2に密着させ、紫外線により露光し、未露光部を現像除去する。あるいは、第2の絶縁樹脂層2−2に光分解型の感光性樹脂を用いる場合は、所定のビアホール下穴7部以外を遮光するパターンを形成したマスクを第2の絶縁樹脂層2−2に密着させ、紫外線により露光し、露光部を現像除去するフォトエッチング法によりビアホール下穴7を形成する。
(工程9)
次に、工程3と同様にして、ビアホール下穴7の壁面および第2の絶縁樹脂層2−2の表面の全面に無電解銅めっき処理により厚さ0.5μmから3μmのめっき下地導電層3(図示せず)を第2の導体層として形成する。次に、工程4と同様にして、めっきレジスト4(図示せず)例えばドライフィルムの感光性レジストをロールラミネートで基板に貼り付け、次に、露光・現像して配線パターン部分5(図示せず)を開口しためっきレジスト4を形成する。
次に、めっき下地導電層3を電極にして電解銅めっき処理を行い、配線パターン部分5に露出しためっき下地導電層3の面上に電解銅めっき層を15μmの厚さに厚付けすることで配線パターン6−2を形成した第2の導体層を形成し、同時に、ビアホール下穴7を電解銅めっき層で充填したビアホール7−2を第2の絶縁樹脂層2−2に埋め込んで形成する。この際にビアホール7−2を形成するために、電解銅めっき浴としては、以下の組成のように平滑剤を含む電解銅めっき浴を用いることが望ましい。
(電解銅めっき浴組成)
硫酸銅:200〜250g/L
硫酸 :30〜50g/L
塩素 :30〜60ppm
ポリエチレングリコール(PEG):0.5〜1g/L
ビス(3−スルホプロピル)ジスルフィド(SPS):1〜10mg/L
平滑剤:ヤーヌスグリーンB(JGB)を1〜10mg/L。
次に、めっきレジスト4を剥離する。次に、第2の絶縁樹脂層2−2上の第2の導体層に残っている厚さ0.5μmから3μmのめっき下地導電層3は除去し、厚さ15μmの
配線パターン6−2の大部分は残す過水硫酸系のフラッシュエッチング処理を行い、図2(k)のように、第2の絶縁樹脂層2−2にビアホール7−2を有し、その上に第2の導体層の配線パターン6−2を有する構造を形成する。この工程でレーザ光を用いて形成したビアホール下穴7は、その穴の開口部分の径がその穴の底部の穴の径より大きい、漏斗状の穴になるので、そのビアホール下穴7に形成されたビアホール7−2の径は、支持基板1側の径が、支持基板1から遠い側の径よりも小さい円錐台形に形成される。
次に、以下のように、工程7から工程11までを繰り返すことで、配線パターンの導体層を多層に形成する。先ず、工程7の処理により、図2(m)のように、絶縁樹脂層2−3を形成する。次に、工程8から工程11の処理により、図3(n)のように、配線パターン6−3の導体層と、絶縁樹脂層2−3に埋め込まれたビアホール7−3を形成する。こうして、工程3から工程12の処理により、配線パターン6と6−2と6−3の3層の導体層が形成できる。この工程でレーザ光を用いて形成したビアホール下穴7に形成されたビアホール7−3の径は、支持基板1側の径が、支持基板1から遠い側の径よりも小さい円錐台形に形成される。
(工程13)
次に、図3(p)のように、工程7の処理により絶縁樹脂層2−4を形成する。
次に、図3(q)のように、銅の支持基板1をエッチングし除去し両面を絶縁樹脂層2と絶縁樹脂層2−4で被覆した内層基板8を製造する。この際に用いるエッチング溶液として、例えばアンモニアを主成分としたアルカリエッチング液などを使用できる。あるいは、第二塩化鉄水溶液または第二塩化銅水溶液を使用しても良い。この内層基板8は、その各絶縁樹脂層2、2−2、2−3、2−4の厚さが薄い場合も、それらの絶縁樹脂層を複数層重ねた適度の厚さを有するので、その内層基板8の取り扱いが容易であり、これにより印刷配線板を製造することが容易である効果がある。また、内層基板8の両面の導体層が絶縁樹脂層2、2−4で保護され外に露出しないので、内層基板8から支持基板1を除去する際の取り扱いで導体層が損傷しない効果があり、それ以降の製造工程における取り扱いでも導体層が損傷しない効果があり、これにより、印刷配線板の製造歩留まりが向上する効果がある。
以上の製造工程は、内層基板8に配線パターン6、6−2、6−3の3層の導体層を形成し、その両面を絶縁樹脂層2、2−4で被覆した内層基板8を製造するものであるが、これ以外の内層基板8として、配線パターン6、6−2の2層の導体層を形成し、3層の絶縁樹脂層2、2−2、2−3を形成し、内層基板8の両面の表層を絶縁樹脂層2、2−3にした内層基板8を製造することも可能である。更に、配線パターン6の1層の導体層を絶縁樹脂層2、2−2で被覆した内層基板8を製造することも可能である。
また、工程1から工程14までは、金属の支持基板1を用いたが、支持基板1は金属に限定されず、表面に剥離層を形成したガラスエポキシ樹脂基板などのガラス繊維入り絶縁樹脂基板を支持基板1として用い、工程14で、支持基板1から内層基板8を剥離することで支持基板1を除去することも可能である。
次に、工程8と同様にして、内層基板8の絶縁樹脂層2−4と絶縁樹脂層2にレーザ光でビアホール下穴7を形成する。すなわち、ここでは、基板の片側のみではなく基板の両側にビアホール下穴7を形成する。この工程でレーザ光を用いて形成したビアホール下穴
7の内層基板8の中心側の底面の内径よりも内層基板8の外側の開口部の内径が大きい漏斗状に形成される。
次に、図3(r)のように、工程9から工程11と同様にして、ただし、基板の片側のみではなく基板の両側に金属めっきをする。すなわち、両面への金属めっきにより、絶縁樹脂層2−4の表面に形成した第3の導体層の配線パターン6−4と、絶縁樹脂層2−4に埋め込んだビアホール7−4を形成し、また、絶縁樹脂層2に重ねた配線パターン6−1と、絶縁樹脂層2に埋め込んだビアホール7−1を形成する。この工程で、先にレーザ光で形成したビアホール下穴7を金属めっきで充填したビアホール7−4と7−1は、その内層基板8の中心側の底部の径よりも内層基板8の外側の底部の径が大きい円錐台形状に形成される。
この図3(r)の内層基板8は厚さが約200μmあり電気検査装置で検査するための適度の厚さを有するので、電気検査の際の取り扱いが容易である効果がある。そのため、この内層基板8を電気検査装置に設置し、内層基板8の両面のビアホール下穴7に露出した配線パターン間の導通を検査する。これにより、内層基板8の全配線パターンと導体層間を接続するビアホールの不良を検出し、不良品の内層基板8を除外し以降の製造工程を進める。こうして配線パターンの電気接続の不具合を十分に検査し不具合を除外しつつ製造工程を進めることができ、印刷配線板の製造歩留まりを向上させられる効果がある。
ここまでの処理を以下のように変形して行うこともできる。すなわち、工程1では、支持基板1として、剥離層を接着した、ガラスエポキシ樹脂基板などのガラス繊維入り絶縁樹脂基板を用い、次に、工程3から工程6と同様に処理することでその支持基板1の面上に電気検査の電極用パッドおよび配線パターン6を形成する。次に、工程7と同様にして支持基板1上に絶縁樹脂層2−2を形成する。この変形例5では、絶縁樹脂層2−2はガラス繊維やフレークやフィラーなどの補強材入りプリプレグで形成することが特に望ましい。絶縁樹脂層2−2は、この変形例5では支持基板1の面上に最初に積層する絶縁樹脂層であるので、補強材入りプリプレグで形成することで絶縁樹脂層2−2が後工程の製造工程により加わる熱処理により劣化しないよう強化できる効果がある。次に、工程8から工程12までを行い配線パターン6−3までを形成する。次に、工程14で支持基板1を剥離し除去して、下面に電気検査の電極用パッドと配線パターンを露出させ上面に配線パターン6−3を露出させた内層基板8を製造することが可能である。次に、工程17でその内層基板の電気検査を行う。
次に、図3(s)のように、工程7と同様にして、基板の両面に第3の絶縁樹脂層2−5(上面)と2−6(下面)を形成する。この際に、導体層の上の第3の絶縁樹脂層の厚さを第1の絶縁樹脂層2の厚さと同じ厚さに形成する。
以下、必要な層数が得られるまで、工程18に続いて工程15から工程16を繰り返し、図4(t)のように、絶縁樹脂層2−5の内部に埋め込んだビアホール7−5と絶縁樹脂層2−5の表面に形成した導体層の配線パターン6−5を形成し、絶縁樹脂層2−6の内部に埋め込んだビアホール7−6と絶縁樹脂層2−6の表面に形成した導体層の配線パターン6−6を形成する。この工程でレーザ光を用いて形成したビアホール下穴7に形成したビアホール7−5と7−6は、その内層基板8の中心側の底部の径よりも内層基板8の外側の底部の径が大きい円錐台形状に形成される。この基板の最外層の絶縁樹脂層2−5および2−6は、補強材入りプリプレグで形成することが望ましい。絶縁樹脂層2−5および2−6は、この製造方法で製造した印刷配線板をマザー基板に実装する場合に、そのマザー基板との接合部分で熱的機械的ストレスを受け易いが、これらの絶縁樹脂層を補強材入りプリプレグで形成することで、この印刷配線板をマザー基板に実装した後の印刷配線板の耐久性および寿命を延長させることができる効果がある。なお、先の工程15から工程17による基板の両面に配線パターンを形成するビルドアップ処理を行った後に、工程18と工程19を経ずに、直ぐに次の工程20の処理に進んでも良い。
次に、図4(u)のように、基板の両面にソルダーレジスト9を形成する。ソルダーレジスト9の形成手順は、前処理として、配線パターン6−4および配線パターン6−5の粗化処理に例えばCZ処理を施す。次に、感光性液状ソルダーレジスト9をスプレーコート、ロールコート、カーテンコート、スクリーン法で約20μm厚に塗布し乾燥、または感光性ドライフィルム・ソルダーレジスト9をロールラミネートで貼り付ける。次に、図4(v)のように、ソルダーレジスト9を露光・現像することで外部電極を形成するためのパッド用開口部10をソルダーレジスト9に形成する。次にソルダーレジスト9を加熱硬化させる。
次に、ソルダーレジスト9のパッド用開口部10に露出した配線パターン6−5と6−6に、無電解ニッケルめっき層を3μm以上形成し、その上に無電解金めっき層を0.03μm以上形成して外部電極パッド10−1と10−2を形成する。外部電極パッド10−1と10−2の無電解金めっき層は1μm以上のこともある。更に外部電極パッド10−1には、固相点が217〜227℃程度のSn−Ag−Cuはんだや固相点が213℃程度のSn−Bi−AgはんだやSnPbはんだ等の、固相点が235℃以下のはんだをプリコートする。このプリコートはんだは、固相点が230℃以下のはんだを選んで用いることが望ましい。また、外部電極パッド10−1と10−2には、無電解ニッケルめっきのかわりに電解ニッケルめっき層を3μm以上形成し、その上に電解金めっき層を0.5μm以上形成した外部電極パッドを形成しても良い。あるいは、金属めっき層のかわりに、イミダゾール化合物やベンズイミダゾール化合物等から成る水溶性プリフラックスによる水溶液有機防錆皮膜を外部電極パッド10−1と10−2に形成することも可能である。
(工程22)
次に、この基板をダイサーなどで加工することで、1つの基板から、個片に分離した複数の印刷配線板を得る。
3に埋め込んで形成したビアホールは、上底の径が下底の径より大きい逆向きの円錐台形状に形成される。支持基板1を除去した後に絶縁樹脂層2に形成したビアホールは、印刷配線板の中心に対して上下対称な向きに形成され、ビアホールの円錐台形状の印刷配線板の中心側に面する下底の径よりも印刷配線板の外側に面する上底の径の方が大きく形成される。そのため、印刷配線板で絶縁樹脂層2−2と2−3と2−4と2−5との4層の絶縁樹脂層に埋め込まれたビアホールは上側の径が下側の径より大きい逆向きの円錐台形状に形成され、絶縁樹脂層2と2−6との2層の絶縁層に埋め込まれたビアホールは上側の径が下側の径より小さい円錐台形状に形成される。このように、本実施形態で製造した印刷配線板は、その上層側の絶縁樹脂層が、上側の径が下側の径より大きい逆向きの円錐台形状を有するビアホールを有し、下層側の絶縁樹脂層が含むビアホールが、その上下が逆の円錐台形状を有するビアホールであり、上層側の絶縁樹脂層の層数が下層側の絶縁樹脂層の層数より多い独特な形状の印刷配線板が製造される。この印刷配線板は、この印刷配線板の不具合の解析の際に、断面を観察し各層のビアホールの上下の向きを確認することで、支持基板1上にビルドアップして形成した内層基板の部分とその外側の両面にビルドアップして形成した外側の層を容易に区別することができ、異なる製造プロセスに起因する不具合を容易に区別して解析できる効果がある。
次に、図5(w)のように、外部電極パッド10−1のプリコートはんだを加熱して再溶融させて半導体素子11のバンプ12にはんだ付けするフリップチップ接続処理を行う。次に、封止樹脂13を半導体素子11と絶縁樹脂層2−5との間の空間に流し込み硬化させることで半導体素子11を絶縁樹脂層2−5とその上面のソルダーレジスト9上に実装する。
(工程24)
次に、図5(x)のように、外部電極パッド10−2にはんだボールの外部接続端子14を装着しボールグリッドアレイ構造の半導体装置を製造する。
半導体装置の変形例として、外部電極パッド10−2に装着する外部接続端子14として金属のピン端子を用い、そのピン端子を外部電極パッド10−2に装着してピングリッドアレイ構造を形成することもできる。外部接続端子14に用いるピン端子は、例えばピン端子の銅合金の基材の表面にニッケルめっきし、その上に金めっきをした構造のピン端子を用いる。また、ピン端子の、外部電極パッド10−2に装着する部分を面状端子にし、面状端子にピンを立てた構造のピン端子を用いる。そして、ピン端子のはんだ付けは、工程23において、半導体素子11を絶縁樹脂層2−5上に設置する以前に、ピン端子の面状端子を、固相点が240℃以上で250℃以下のはんだで、外部電極パッド10−2にはんだ付けする。この条件を満足するはんだにはSn−5Sbはんだ(固相点が240℃)やSn−Sb−Pbはんだ等がある。ピン端子をはんだ付けするはんだの固相点が250℃を超えるとそのはんだ付け温度が絶縁樹脂層を劣化させる問題があり、固相点が240℃未満の場合は、次の工程で、半導体素子11のバンプ12を印刷配線板の外部電極パッド10−1へはんだ付けする際にピン端子の接合部分が外れたり劣化する問題が発生する。このように、外部電極パッド10−2に固相点が240℃以上で250℃以下のはんだで外部接続端子14をはんだ付けすることで、外部電極パッド10−1に半導体素子11やその他の電子部品をはんだ付けする際の印刷配線板の加熱処理で外部接続端子の接合部分が耐えることができる効果がある。
、工程21では、印刷配線板の外部電極パッド10−1には固相点が235℃以下のはんだをプリコートし、外部電極パッド10−2には固相点が240℃以上で250℃以下のはんだをプリコートする。そして、工程23で、外部電極パッド10−2にピン端子の外部接続端子14をはんだ付けしてピングリッドアレイ構造を形成し、次に、外部電極パッド10−1に235℃以下の温度で半導体素子11のバンプ12をはんだ付けして半導体装置を製造する。
(工程1)
第2の実施形態では、第1の実施形態で用いる支持基板1を、単体の基板ではなく、例えば125μmの銅板2枚を接着して用いる。あるいは、銅板のかわりに、厚さ125μmに形成した銅箔の支持基板1を2枚接着して用いることができる。支持基板1の接着の前処理として、2枚の支持基板1の片面の銅の面をCZ処理などで粗化処理する。粗化処理は、酸化還元処理による黒化処理、過水硫酸系のソフトエッチング処理でも良い。次に、粗化処理した面を対向させ2枚の銅板の支持基板1の端部を15mm幅で接着する。その接着材としては絶縁樹脂層2の中央部をプレス加工等でくり貫いたものを用い、接着剤の材料に応じて、積層プレスまたはロールラミネートで熱圧着させる。あるいは、この接着剤としては、液状熱硬化性接着剤をディスペンサ、あるいはスクリーン印刷等で支持基板1に塗布して支持基板1を張り合せることもできる。
こうして得られた2枚1組の銅板を支持基板1に用い、その2枚1組の銅板の支持基板1の両面に絶縁樹脂層2を形成する。
(工程3から工程13)
第1の実施形態の工程3から工程14と同様にして、ただし、2枚1組の支持基板1の
両面に導体層と絶縁樹脂層をビルドアップする。
(工程14)
2枚1組の支持基板1の両面それぞれで必要なビルドアップの層数の導体層と絶縁樹脂層を得たら、次に、2枚1組の支持基板1の接着部の端部15mmをルータ加工などで切断し、2枚1組の支持基板1を2枚に分離する。そして、第1の実施形態の工程14と同様にして、支持基板1を除去して内層基板8を形成する。
(工程15から工程22)
第1の実施形態の工程15から工程22と同様に処理して内層基板8の両面にビルドアップ層を形成して印刷配線板を製造する。
なお、第2の実施形態の変形例として、工程1において、銅板のかわりに、ガラスエポキシ樹脂基板などのガラス繊維入り絶縁樹脂基板の両面に剥離層を形成した支持基板1を用いて、工程3から工程13で、その両面に絶縁樹脂層と導体層をビルドアップし、工程14では、剥離層で内層基板8を剥離する。以降の工程15から工程22では、第1の実施形態と同様に処理して印刷配線板を製造する。
(変形例8)
第二の実施形態の変形例として、工程1において、2枚の銅の支持基板1の間に熱発泡性シートを挟んで支持基板1を積層プレスで加熱・加圧することで接着させ、工程3から工程13で、その両面に絶縁樹脂層と導体層をビルドアップし、工程14では、積層温度以上の熱、例えば220℃を加えて、5分間処理することで、支持基板1を分離する。オーブン等でこの熱履歴を掛けることで、熱発泡シートの残渣なく2枚の支持基板1を分離する。以降の工程15から工程22では、第1の実施形態と同様に処理して印刷配線板を製造する。
2、2−2、2−3、2−4、2−5、2−6・・・絶縁樹脂層
3・・・めっき下地導電層
4・・・めっきレジスト
5・・・配線パターン部分
6、6−1、6−2、6−3、6−4、6−5、6−6・・・配線パターン
7・・・ビアホール下穴
7−1、7−2、7−3、7−4、7−5、7−6・・・ビアホール
8・・・内層基板
9・・・ソルダーレジスト
10・・・パッド用開口部
10−1、10−2・・・外部電極パッド
11・・・半導体素子
12・・・バンプ
13・・・封止樹脂
14・・・外部接続端子
Claims (4)
- 支持基板上に第1の絶縁樹脂層を重ね、前記第1の絶縁樹脂層の面上に第1の導体層を電解銅めっきによって形成し、第1の絶縁樹脂層及び第1の導体層の上に第2の絶縁樹脂層を、第1の導体層の厚さだけ前記第1の絶縁樹脂層の厚さよりも厚く形成する処理と、前記第2の絶縁樹脂層内にビアホールを形成するとともに表面に第2の導体層を電解銅めっきによって形成する処理により絶縁樹脂層と導体層を交互に重ねるビルドアップ処理を繰り返し前記支持基板の面上に最外層を前記第2の絶縁樹脂層で被覆した内層基板を形成する第1の工程を有し、次に、前記支持基板を除去し前記内層基板を独立させる第2の工程を有し、次に、前記内層基板の両面の外層の前記絶縁樹脂層内にビアホールを形成するとともに表面に第3の導体層を形成し、外層の前記絶縁樹脂層及び第3の導体層の上に、前記第1の絶縁樹脂層の厚さよりも第3の導体層の厚さだけ厚い第3の絶縁樹脂層を重ね更に導体層を形成するビルドアップ処理を繰り返し前記内層基板の層数を増す第3の工程を有し、次に、前記内層基板の外層にソルダーレジストを形成する第4の工程を有することを特徴とする印刷配線板の製造方法。
- 前記第1の絶縁樹脂層を、補強材入りプリプレグ樹脂を用いて形成することを特徴とする請求項1記載の印刷配線板の製造方法。
- 表面に剥離層を形成した支持基板上の面上に第1の導体層を電解銅めっきによって形成し、次に、前記支持基板及び前記第1の導体層に第1の絶縁樹脂層を重ねる処理と、前記第1の絶縁樹脂層内にビアホールを形成するとともに表面に第2の導体層を電解銅めっきによって形成することで絶縁樹脂層と導体層を交互に重ねるビルドアップ処理を繰り返し前記支持基板の面上に最外層に前記第2の導体層を有し、絶縁樹脂層の導体層間の厚さを同じ厚さに形成した内層基板を形成する第1の工程を有し、次に、前記支持基板を除去し前記内層基板を独立させる第2の工程を有し、次に、前記内層基板の両面の外層の前記第1の導体層と前記第2の導体層に第3の絶縁樹脂層を、導体層上の厚さを前記内層基板における絶縁樹脂層の導体層間の厚さと同じ厚さに形成する処理と、次に、前記内層基板の両面の前記第3の絶縁樹脂層内にビアホールを形成するとともに表面に第3の導体層を電解銅めっきによって形成し、前記第3の導体層に絶縁樹脂層を重ね更に導体層を電解めっきによって形成するビルドアップ処理を繰り返し前記内層基板の層数を増す第3の工程を有し、次に、前記内層基板の外層にソルダーレジストを形成する第4の工程を有することを特徴とする印刷配線板の製造方法。
- 前記第1の絶縁樹脂層を、補強材入りプリプレグ樹脂を用いて形成することを特徴とする請求項3記載の印刷配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143077A JP5092547B2 (ja) | 2007-05-30 | 2007-05-30 | 印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143077A JP5092547B2 (ja) | 2007-05-30 | 2007-05-30 | 印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008300482A JP2008300482A (ja) | 2008-12-11 |
JP5092547B2 true JP5092547B2 (ja) | 2012-12-05 |
Family
ID=40173737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007143077A Expired - Fee Related JP5092547B2 (ja) | 2007-05-30 | 2007-05-30 | 印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5092547B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011016555A1 (ja) * | 2009-08-07 | 2011-02-10 | 日本電気株式会社 | 半導体装置とその製造方法 |
JP5444136B2 (ja) * | 2010-06-18 | 2014-03-19 | 新光電気工業株式会社 | 配線基板 |
JP5578962B2 (ja) * | 2010-06-24 | 2014-08-27 | 新光電気工業株式会社 | 配線基板 |
CN103891425B (zh) | 2011-10-21 | 2017-06-13 | 株式会社村田制作所 | 多层布线基板、探针卡以及多层布线基板的制造方法 |
WO2013111767A1 (ja) | 2012-01-27 | 2013-08-01 | 株式会社村田製作所 | 多層配線基板 |
JP6057641B2 (ja) * | 2012-09-20 | 2017-01-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6092555B2 (ja) | 2012-09-24 | 2017-03-08 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5633095B2 (ja) * | 2013-02-08 | 2014-12-03 | 新光電気工業株式会社 | 半導体パッケージの製造方法および半導体パッケージ |
WO2014174710A1 (ja) | 2013-04-26 | 2014-10-30 | 株式会社村田製作所 | 多層配線基板及びその製造方法並びにプローブカード用基板 |
JP6269661B2 (ja) | 2013-05-08 | 2018-01-31 | 株式会社村田製作所 | 多層配線基板 |
CN104168726B (zh) * | 2013-05-17 | 2017-08-01 | 深南电路有限公司 | 无芯基板的加工方法 |
CN205902230U (zh) | 2013-11-07 | 2017-01-18 | 株式会社村田制作所 | 多层基板 |
CN115397110B (zh) * | 2022-08-02 | 2023-06-09 | 中山芯承半导体有限公司 | 一种带台阶槽及埋入式线路的基板制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353394A (ja) * | 2001-03-21 | 2002-12-06 | Kyocera Corp | ピン付き配線基板およびこれを用いた電子装置 |
JP3811680B2 (ja) * | 2003-01-29 | 2006-08-23 | 富士通株式会社 | 配線基板の製造方法 |
JP2004327744A (ja) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | 多層配線基板及びその製造方法 |
-
2007
- 2007-05-30 JP JP2007143077A patent/JP5092547B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008300482A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5092547B2 (ja) | 印刷配線板の製造方法 | |
JP5092662B2 (ja) | 印刷配線板の製造方法 | |
US9060459B2 (en) | Printed wiring board and method for manufacturing same | |
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
TWI451536B (zh) | 多層配線基板及其製造方法 | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP5526746B2 (ja) | 多層基板の製造方法及び支持基板 | |
JP2008218450A (ja) | 配線基板の製造方法及び電子部品装置の製造方法 | |
JP2010251688A (ja) | 部品内蔵印刷配線板及びその製造方法 | |
JP2010135720A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
KR20120085673A (ko) | 다층 배선기판 | |
JP2013149941A (ja) | 多層配線基板及びその製造方法 | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
JP2013135080A (ja) | 多層配線基板の製造方法 | |
JPWO2004064150A1 (ja) | 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板 | |
JP2013251314A (ja) | 多層配線板およびその製造方法 | |
US11516910B1 (en) | Circuit board structure and manufacturing method thereof | |
JP6107021B2 (ja) | 配線基板の製造方法 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP4779619B2 (ja) | 支持板、多層回路配線基板及びそれを用いた半導体パッケージ | |
CN102686024A (zh) | 多层配线基板 | |
JP7052464B2 (ja) | 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法 | |
JP2012156325A (ja) | 多層配線基板の製造方法、及びペースト印刷用マスク | |
JP2004031828A (ja) | 多層プリント配線板 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090708 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |