KR20120085673A - 다층 배선기판 - Google Patents

다층 배선기판 Download PDF

Info

Publication number
KR20120085673A
KR20120085673A KR1020120006559A KR20120006559A KR20120085673A KR 20120085673 A KR20120085673 A KR 20120085673A KR 1020120006559 A KR1020120006559 A KR 1020120006559A KR 20120006559 A KR20120006559 A KR 20120006559A KR 20120085673 A KR20120085673 A KR 20120085673A
Authority
KR
South Korea
Prior art keywords
layer
conductive pad
multilayer wiring
wiring board
solder
Prior art date
Application number
KR1020120006559A
Other languages
English (en)
Inventor
마사히로 이노우에
하지메 사이키
아츠히코 스기모토
다쿠야 한도
히데토시 와다
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120085673A publication Critical patent/KR20120085673A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(과제) 교호로 적층되어 이루어지는 적어도 1층의 도체층 및 적어도 1층의 수지 절연층을 포함하는 빌드업층과, 적어도 1층의 수지 절연층의 표면 상에 있어서 이 표면에서 돌출되게 형성된 도전성 패드와, 도전성 패드의 상면에 형성된 솔더층을 구비하는 다층 배선기판에 있어서, 도전성 패드의 상면에 충분한 양의 솔더 페이스트를 공급하고 유지할 수 있어, 솔더층의 두께 부족에 의한 반도체 소자와의 접속 불량 및 솔더층의 파손을 억제한다.
(해결수단) 적어도 1층의 수지 절연층의 표면 상에 있어서, 이 표면에서 돌출되게 형성된 도전성 패드의 상면의 중앙부를 오목하게 하고, 이 도전성 패드의 상면에 있어서, 이 상면의 외주연부에 의해서 획정되는 표면 레벨보다도 표면 전체가 상측에 위치하도록 솔더층을 형성한다.

Description

다층 배선기판{Multilayer wiring substrate}
본 발명은 다층 배선기판에 관한 것이다.
일반적으로 전자부품을 탑재하는 패키지로서는 코어기판의 양측에 수지 절연층과 도체층을 교호로 적층하여 빌드업층을 형성한 다층 배선기판이 사용되고 있다. 다층 배선기판에 있어서, 코어기판은 예를 들면 유리 섬유를 함유한 수지로 이루어지며, 높은 강성에 의해서 빌드업층을 보강하는 역할을 한다.
그러나, 코어기판은 두껍게 형성되기 때문에, 다층 배선기판의 소형화에 방해가 됨과 아울러, 빌드업층간을 전기적으로 접속하는 스루홀 도체를 형성할 필요가 있기 때문에, 배선 길이가 필연적으로 길어지게 되어 고주파 신호의 전송성능의 열화를 초래할 우려가 있다.
이러한 관점에서, 최근에는 코어기판을 형성하는 일이 없어 소형화에 적합하고, 또한 고주파 신호의 전송성능의 향상이 가능한 구조를 가지는 이른바 코어리스 다층 배선기판이 제안되어 있다(특허문헌 1, 특허문헌 2). 이와 같은 코어리스 다층 배선기판은, 예를 들면 박리 가능한 2개의 금속막을 적층하여 이루어지는 박리 시트를 표면에 형성한 지지체에 빌드업층을 형성한 후, 상기 박리 시트의 박리 계면에서 분리함으로써, 빌드업층을 지지체로부터 분리하여 목적으로 하는 다층 배선기판을 얻는 것이다.
한편, 다층 배선기판의 반도체 소자 탑재영역에 위치하여 반도체 소자와 플립 칩 접속하기 위한 도전성 패드는, 최상층에 위치하는 레지스트층의 하측에 있어서, 이 레지스트층에 형성된 개구를 통해서 노출되도록 형성될 뿐만 아니라, 레지스트층의 표면에 있어서, 이 레지스트층의 표면에서 돌출되도록 형성되는 경우가 있다(특허문헌 3). 이와 같은 경우, 도전성 패드에 대해서 솔더 페이스트를 공급하여 솔더층을 형성함에 의해서 반도체 소자와 플립 칩 접합하려고 한 경우에 있어서, 솔더 페이스트가 도전성 패드의 상면에서 흘러내리게 되어 솔더층을 충분히 두껍게 형성할 수 없다.
이 결과, 반도체 소자와의 접속 불량이나 솔더층의 두께 부족에 의해서 크랙이 발생하게 되어 솔더층이 파손되는 등의 문제가 발생하였다.
특허문헌 1 : 일본국 특허공개 2009-289848호 특허문헌 2 : 일본국 특허공개 2007-214427호 특허문헌 3 : 일본국 특허공개 2009-212140호
본 발명은 교호로 적층되어 이루어지는 적어도 1층의 도체층 및 적어도 1층의 수지 절연층을 포함하는 빌드업층과, 적어도 1층의 수지 절연층의 표면 상에 있어서 이 표면에서 돌출되게 형성된 도전성 패드와, 도전성 패드의 상면에 형성된 솔더층을 구비하는 다층 배선기판에 있어서, 도전성 패드의 상면에 충분한 양의 솔더 페이스트를 공급하고 유지할 수 있어, 솔더층의 두께 부족에 의한 반도체 소자와의 접속 불량 및 솔더층의 파손을 억제하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은
도체층 및 수지 절연층이 교호로 적층되어 이루어지는 빌드업층과,
상기 수지 절연층의 표면에서 돌출되게 형성되며, 상면의 중앙부가 오목하게 되는 도전성 패드와,
상기 도전성 패드의 상면에 있어서, 상기 중앙부보다도 외주측에 위치하는 외주연부에 의해서 획정되는 표면 레벨에 대해서 상측에 위치하여 형성된 솔더층을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 최상층에 위치하는 레지스트층 등의 수지 절연층의 표면에서 돌출된 도전성 패드의 상면을 그 중앙부가 오목하게 되도록 형성하고 있다. 따라서, 도전성 패드에 공급된 솔더 페이스트가 그 상면의 오목부에 유지되게 됨으로써, 형성되는 솔더층의 도전성 패드 상에 있어서의 두께가 충분히 유지되게 된다. 따라서, 반도체 소자와의 접속 불량이나 솔더층의 두께 부족에 의해서 크랙이 발생하여 솔더층이 파손되는 등의 문제를 일으키는 일이 없다.
또, 솔더층(솔더범프)은 도전성 패드 상에 산화물을 제거하기 위한 플럭스를 도포하고서 솔더 페이스트를 인쇄하고, 그 후 리플로우함에 의해서 형성되는데, 본 발명에서는 도전성 패드의 중앙부가 오목하게 되어 있기 때문에, 이 중앙부에 충분한 양의 플럭스를 유지할 수 있다.
또, 본 발명의 일례에 있어서, 도전성 패드의 상면은 연속한 곡면을 구성하도록 형성할 수 있다. 이 경우, 도전성 패드의 중앙부에 있어서의 오목부를 간이하게 형성할 수 있음과 아울러, 솔더층의 형성시 및/또는 다층 배선기판의 반도체 소자와의 플립 칩 접합시에 있어서, 외주연부에 대한 응력 집중을 억제할 수 있어 상기 외주연부, 즉 도전성 패드의 파손을 방지할 수 있다.
또한, 본 발명의 일례에 있어서, 솔더층은 도전성 패드의 측면을 덮도록 형성할 수 있다. 이 경우, 형성된 솔더층을 리플로우한 경우에 있어서, 다층 배선기판과 반도체 소자의 플립 칩 접합에 제공되는 솔더의 절대량을 증대시킬 수 있기 때문에, 상기한 작용 효과를 더 현저하게 얻을 수 있게 된다.
한편, 일본국 특허공개 2010-226075호 공보(이하, '참고특허문헌'이라 한다)에는 본 발명과 같이 도전성 패드의 상면에 오목부를 형성하고, 이 오목부에 솔더 페이스트를 공급하고 유지하여 전자부품 등에 대한 접합층을 형성하는 기술이 개시되어 있다(예를 들면, 식별번호［0088］ 및 도 19A, 19B 참조). 그러나, 이 참고특허문헌은 전자부품 내장 배선판에 관한 것으로서, 상기한 도전성 패드는 배선판에 내장되는 전자부품과 배선판의 전기적 접속을 도모하기 위해서 형성되어 있는 것이다. 따라서, 상기 도전성 패드는 전자부품이 배선판에 내장된 도체 패턴과 접촉하지 않도록 이 도체 패턴보다도 돌출되게 형성되어 있다(예를 들면, 식별번호［0044］참조).
그러나, 본 발명은 상기한 바와 같이 다층 배선기판의 외표면에서 반도체 소자를 탑재하는 것으로서, 접속에 요하는 도전성 패드는 다층 배선기판의 최상층에 위치하는 적어도 1층의 수지 절연층에서 돌출되게 형성된다. 따라서, 본 발명과 참고특허문헌은 기술분야의 상이에 의해서 도전성 패드의 형태가 상이하다.
또, 참고특허문헌에서는, 도전성 패드 상에서의 솔더의 유지에 대해서는 전혀 문제삼고 있지 않으며, 도전성 패드의 상면에 오목부를 형성하거나 형성하지 않는 유무에 따라서 솔더의 유지에 영향을 주는 것에 대해서는 전혀 언급되어 있지 않다(예를 들면, 식별번호［0088］ 및 도 19A, 19B 참조).
따라서, 본 발명과 참고특허문헌은 서로 구성을 달리할 뿐만 아니라, 참고특허문헌에는 본 발명을 시사하는 어떠한 기재도 존재하지 않는 것이 명백하다.
또, 본 발명의 일례에 있어서, 도전성 패드와 솔더층의 사이에 도전성 패드의 전면을 피복하도록 형성된 배리어 메탈층을 구비하고, 솔더층은 도전성 패드의 전면을 피복하는 배리어 메탈층을 통해서 도전성 패드를 덮으며, 도전성 패드의 수지 절연층 측에 위치하는 측면 상에 형성된 배리어 메탈층의 피복 두께는 상기 측면보다도 상부에 위치하는 상기 도전성 패드의 상면 상에 형성된 배리어 메탈층의 피복 두께보다도 크게 할 수 있다.
상기한 바와 같이 도전성 패드의 전면을 덮도록 솔더층을 형성한 경우, 솔더층과 수지 절연층(특히 레지스트층)의 밀착성이 현저하게 작은 경우가 있다. 따라서, 다층 배선기판과 반도체 소자를 플립 칩 접합하는 전후에 있어서, 솔더층과 수지 절연층의 사이에서 박리가 발생하여 반도체 소자의 접속 불량 등을 일으키는 경우가 있다.
그러나, 상기한 바와 같이 도전성 패드와 솔더층의 사이에 배리어 메탈층을 형성하였을 경우, 이 배리어 메탈층의 수지 절연층에 대한 밀착성이 솔더층의 수지 절연층에 대한 밀착성에 비해서 충분히 크다. 또한, 도전성 패드의 수지 절연층 측에 위치하는 측면 상에 형성된 배리어 메탈층의 피복 두께를, 상기 측면보다도 상부에 위치하는 상기 도전성 패드의 상면 상에 형성된 배리어 메탈층의 피복 두께보다도 크게 하고 있기 때문에, 상기한 밀착성의 향상은 더 현저하게 된다.
따라서, 다층 배선기판과 반도체 소자를 플립 칩 접합하는 전후에 있어서, 배리어 메탈층과 수지 절연층의 사이에서 박리가 일어나지 않으며, 그 결과, 솔더층과 수지 절연층의 사이에서도 박리가 일어나지 않게 된다. 따라서, 반도체 소자의 접속 불량 등을 방지할 수 있다.
또한, 상기 솔더층을 배리어 메탈층 상에만 형성하여 수지 절연층과 접촉하지 않게 하면, 예를 들면 상기 솔더층의 수지 절연층과 접촉한 단부가 부분적으로 박리되는 것을 억제할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 교호로 적층되어 이루어지는 적어도 1층의 도체층 및 적어도 1층의 수지 절연층을 포함하는 빌드업층과, 적어도 1층의 수지 절연층의 표면 상에 있어서 이 표면에서 돌출되게 형성된 도전성 패드와, 도전성 패드의 상면에 형성된 솔더층을 구비하는 다층 배선기판에 있어서, 도전성 패드의 상면에 충분한 양의 솔더 페이스트를 공급하고 유지할 수 있어, 솔더층의 두께 부족에 의한 반도체 소자와의 접속 불량 및 솔더층의 파손을 억제할 수 있다.
도 1은 제 1 실시형태에 있어서의 다층 배선기판의 평면도
도 2는 제 1 실시형태에 있어서의 다층 배선기판의 평면도
도 3은 도 1 및 도 2에 나타내는 다층 배선기판을 I-I선을 따라서 절단한 경우의 단면의 일부를 확대하여 나타낸 도면
도 4는 도 3에 나타내는 도전성 패드의 근방을 확대하여 나타내는 단면도
도 5는 도전성 패드의 변형예를 나타내는 확대 단면도
도 6은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 7은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 8은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 9는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 10은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 11은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 12는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 13은 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 14는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 15는 제 1 실시형태에 있어서의 다층 배선기판의 제조방법에서의 일 공정도
도 16은 제 2 실시형태에 있어서의 다층 배선기판의 단면의 일부를 확대하여 나타낸 도면
도 17은 도 16에 나타내는 도전성 패드의 근방을 확대하여 나타내는 단면도
이하, 도면을 참조하면서 본 발명의 실시형태에 대하여 설명한다.
《제 1 실시형태》
〈다층 배선기판〉
도 1 및 도 2는 본 실시형태에 있어서의 다층 배선기판의 평면도로서, 도 1은 상기 다층 배선기판을 상측에서 본 경우의 상태를 나타내고, 도 2는 상기 다층 배선기판을 하측에서 본 경우의 상태를 나타내고 있다. 또, 도 3은 도 1 및 도 2에 나타내는 상기 다층 배선기판을 I-I선을 따라서 절단한 경우의 단면의 일부를 확대하여 나타내는 도면이고, 도 4는 도 3에 나타내는 도전성 패드의 근방을 확대하여 나타내는 단면도이다.
다만, 이하에 나타내는 다층 배선기판은 본 발명의 특징을 명확하게 하기 위한 예시로서, 도체층 및 수지 절연층이 교호로 적층되어 이루어지는 빌드업층과; 수지 절연층의 표면 상에 있어서, 상기 표면에서 돌출되게 형성되며, 상면의 중앙부가 오목하게 되는 도전성 패드와; 도전성 패드의 상면에 있어서, 상기 상면의 외주연부에 의해서 획정되는 표면 레벨보다도 표면 전체가 상측에 위치하도록 형성된 솔더층;을 구비하고 있으면 특히 한정되는 것은 아니다.
도 1?도 3에 나타내는 다층 배선기판(10)은 필요에 따라서 실리카 필러 등을 함유하는 열경화성 수지 조성물로 이루어지는 제 1 수지 절연층(21) 및 제 2 수지 절연층(22)과, 구리 등의 전기적 양도체로 이루어지며 각각 소정의 패턴을 가지는 제 1 도체층(31) 및 제 2 도체층(32)이 교호로 적층되어 있다. 또, 제 1 수지 절연층(21) 상에는 개구부(41A)가 형성되어 있으며 예를 들면 에폭시계의 레지스트재로 이루어지는 제 1 레지스트층(41)이 형성되어 있고, 제 2 수지 절연층(22) 상에는 개구부, 즉 비아 홀(42A)이 형성되어 있으며 예를 들면 에폭시계의 레지스트재로 이루어지는 제 2 레지스트층(42)이 형성되어 있다.
또한, 순차적으로 적층되어 이루어지는 제 1 레지스트층(41), 제 1 수지 절연층(21), 제 1 도체층(31), 제 2 수지 절연층(22), 제 2 도체층(32) 및 제 2 레지스트층(42)은 빌드업층을 구성한다.
또, 제 1 수지 절연층(21) 및 제 2 수지 절연층(22)에는 이들의 층을 두께방향으로 관통하도록 개구부, 즉 비아 홀(21A) 및 비아 홀(22A)이 각각 형성되고, 이들 비아 홀(21A) 및 비아 홀(22A)을 매설하도록 비아 도체(51) 및 비아 도체(52)가 각각 형성되어 있다. 또한, 비아 도체(52)에 의해서 제 1 도체층(31) 및 제 2 도체층(32)은 서로 전기적으로 접속되게 된다.
이 경우, 제 1 도체층(31)에 있어서의 비아 도체(51)와 전기적으로 접촉하는 부분(311)은 비아 랜드를 구성하고, 비아 도체(51)와 접촉하지 않는 부분(312)은 배선층을 구성한다. 마찬가지로 제 2 도체층(32)에 있어서의 비아 도체(52)와 전기적으로 접촉하는 부분(321)은 비아 랜드를 구성하고, 비아 도체(52)와 접촉하지 않는 부분(322)은 배선층을 구성한다.
제 1 레지스트층(41)의 개구부(41A)에서는 제 1 수지 절연층(21) 상에 형성된 제 1 도전성 패드(61)가 노출되어 있다. 또한, 비아 도체(51)에 의해서 제 1 도체층(31) 및 제 1 도전성 패드(61)는 서로 전기적으로 접속되게 된다.
또한, 제 1 도전성 패드(61)는 다층 배선기판(10)을 마더보드에 접속하기 위한 이면(裏面) 랜드(LPG패드)로서 사용되는 것이며, 다층 배선기판(10)의 이면에 있어서 직사각형상으로 배열되어 있다.
또, 제 2 레지스트층(42)의 비아 홀(42A) 내에는 이 비아 홀(42A)을 매설하도록 비아 도체(53)가 형성되고, 또한 제 2 레지스트층(42)의 표면에서 돌출됨과 아울러 비아 도체(53)와 연속되도록 볼록형상의 제 2 도전성 패드(62)가 형성되어 있다. 또한, 비아 도체(53)에 의해서 제 2 도체층(32) 및 제 2 도전성 패드(62)는 서로 전기적으로 접속되게 된다.
또한, 제 2 도전성 패드(62)는 도시하지 않은 반도체 소자를 플립 칩 접속하기 위한 패드(FC패드)이며, 반도체 소자 탑재영역을 구성한다. 제 2 도전성 패드(62)는 다층 배선기판(10)의 표면의 대략 중심부에 직사각형상으로 배치되어 있다.
또, 상기한 설명에서 분명한 바와 같이, 비아 도체(51,52) 및 비아 도체(53)에 의해서 제 1 도전성 패드(61), 제 1 도체층(31), 제 2 도체층(32) 및 제 2 도전성 패드(62)가 다층 배선기판(10)의 두께방향으로 전기적으로 접속되어 있다.
도 3 및 도 4에 나타낸 바와 같이, 제 2 도전성 패드(62)의 상면(62A)은 그 중앙부(62A-1)가 오목하게 된 연속한 오목곡면으로 구성되되, 이른바 상면(62A)의 상측에 곡률중심을 가지고서 만곡되게 이루어지는 반원형상의 단면(절구형상)을 가지도록 구성되어 있다. 그리고, 상기 상면(62A) 및 측면(62B)을 덮도록, 예를 들면 Sn-Bi, Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등의 실질적으로 Pb을 함유하지 않는 솔더 페이스트로 이루어지는 솔더층(64)이 형성되어 있다.
또한, 다층 배선기판(10)의 크기는 예를 들면 200㎜×200㎜×0.8㎜의 크기로 형성할 수 있다.
도 3 및 도 4에 나타낸 바와 같이, 제 2 도전성 패드(62)는 제 2 레지스트층(42)의 표면에서 돌출되게 형성되어 있기 때문에, 예를 들면 제 1 도전성 패드(61)와 같이 판 형상을 이루며 그 상면이 평탄한 경우에 있어서는, 솔더 페이스트를 공급하여 도시하지 않은 반도체 소자와 플립 칩 접속하기 위한 솔더층을 형성하려고 한 경우에 있어서, 솔더 페이스트가 도전성 패드의 상면에서 흘러내리게 되어 솔더층을 충분히 두껍게 형성할 수 없다. 이 결과, 반도체 소자와의 접속 불량이나 솔더층의 두께 부족에 의해서 크랙이 발생하게 되어 솔더층이 파손되는 등의 문제가 발생한다.
한편, 본 실시형태에서는 제 2 레지스트층(42)의 표면에서 돌출된 제 2 도전성 패드(62)의 상면(62A)을 그 중앙부(62A-1)가 오목하게 되도록, 상면(62A)의 상측에 곡률중심을 가지고서 만곡되게 이루어지는 반원형상의 단면을 가지도록 구성하고 있다. 따라서, 제 2 도전성 패드(62)에 공급된 솔더 페이스트가 그 상면(62A)의 오목부에 유지되게 됨으로써, 형성되는 솔더층(64)의 특히 제 2 도전성 패드(62) 상에 있어서의 두께가 충분히 유지되게 된다. 따라서, 반도체 소자와의 접속 불량이나 솔더층의 두께 부족에 의해서 크랙이 발생하여 솔더층이 파손되는 등의 문제를 일으키는 일이 없다.
또, 솔더층(64)은 제 2 도전성 패드(62) 상에 산화물을 제거하기 위한 플럭스를 도포하고서 솔더 페이스트를 공급(인쇄)하고, 그 후 리플로우함에 의해서 형성되는데, 본 실시형태에서는 제 2 도전성 패드(62)의 중앙부(62A-1)가 오목하게 되어 있기 때문에, 이 중앙부(62A-1)에 충분한 양의 플럭스를 유지할 수 있다.
또한, 상기한 작용 효과를 얻을 수 있으면, 솔더층(64)에 있어서의 제 2 도전성 패드(62)의 상면(62A) 상에 유지되는 부분의 두께(d)는 특히 한정되지 않지만, 예를 들면 3㎛?50㎛로 한다. 이것에 의해서 상기한 작용 효과를 더 현저하게 얻을 수 있게 된다. 다만, 제 2 도전성 패드(62)의 상면(62A) 상에 있어서, 그 외주연부(62A-2)에 의해서 규정되는 표면 레벨보다도 솔더층(64)의 표면 전체가 상측으로 돌출되도록 솔더 페이스트가 공급되어 유지되어 있으면, 상기한 작용 효과를 얻을 수 있다.
또, 도 4에 나타낸 바와 같이, 본 실시형태에서는 제 2 도전성 패드(62)의 상면(62A)이 연속한 곡면을 가지되 상측에 곡률중심을 가지고서 만곡되게 이루어지는 반원형상의 단면을 가지도록 구성되어 있으나, 중앙부(62A-1)가 오목하게 되어 상기한 요건을 만족하도록 솔더 페이스트를 유지할 수 있으면 그 형상은 특히 한정되는 것은 아니다. 예를 들면, 도 5에 나타낸 바와 같이, 상면(62A)은 그 중앙부(62A-1)가 직사각형상으로 오목하게 되도록 형성할 수도 있다.
또한, 제 2 도전성 패드(62)의 상면(62A)의 오목부는, 제 2 도전성 패드(62)를 형성할 때의 도금시간이나 도금액에 함유시키는 첨가제를 조절함에 의해서 형성할 수 있다. 예를 들면, 도금시간에 대해서는 소정의 두께의 도금막을 형성하기 위해서 필요한 도금시간보다도 단축화함에 의해서 상기 오목부를 형성할 수 있다.
그러나, 본 실시형태에서 나타내는 바와 같은 곡면형상으로 함으로써, 제 2 도전성 패드(62)의 중앙부(62A-1)에 있어서의 오목부를 간이하게 형성할 수 있음과 아울러, 솔더층(64)의 형성시 및/또는 반도체 소자와의 플립 칩 접합시에 있어서, 외주연부(62A-2)에 대한 응력 집중을 억제할 수 있어 상기 외주연부(62A-2), 즉 제 2 도전성 패드(62)의 파손을 방지할 수 있다.
또한, 본 실시형태에서는 솔더층(64)을 제 2 도전성 패드(62)의 상면(62A) 뿐만 아니라 측면(62B)도 덮도록 형성하고 있다. 따라서, 솔더층(64)을 리플로우한 경우에 있어서, 반도체 소자와의 플립 칩 접합에 제공되는 솔더의 절대량을 증대시킬 수 있기 때문에, 상기한 작용 효과를 더 현저하게 얻을 수 있게 된다.
〈다층 배선기판의 제조방법〉
이어서, 도 1?도 4에 나타낸 다층 배선기판(10)의 제조방법에 대해서 설명한다. 도 6?도 15는 본 실시형태에 있어서의 다층 배선기판(10)의 제조방법에서의 공정도이다.
우선, 도 6에 나타낸 바와 같이 양면에 동박(12)이 접착된 지지기판(11)을 준비한다. 지지기판(11)은 예를 들면 내열성 수지판(예를 들면 비스말레이미드-트리아진 수지판)이나 섬유 강화 수지판(예를 들면 유리섬유강화 에폭시 수지판) 등으로 구성할 수 있다.
그 다음에, 지지기판(11)의 양면에 형성된 동박(12) 상에 접착층으로서의 프리프레그층(13)을 개재하고서 예를 들면 진공 열 프레스에 의해서 박리 시트(14)를 압착 형성한다.
박리 시트(14)는 예를 들면 제 1 금속막(14a) 및 제 2 금속막(14b)으로 이루어지며, 이들 제 1 금속막(14a)과 제 2 금속막(14b)의 사이에는 Cr도금 등이 실시되어 외부 장력(張力)에 의해서 서로 박리 가능하게 구성되어 있다. 또한, 제 1 금속막(14a) 및 제 2 금속막(14b)은 동박으로 구성할 수 있다.
그 다음에, 도 7에 나타낸 바와 같이, 지지기판(11)의 양측에 형성된 박리 시트(14) 상에 각각 감광성의 드라이 필름을 적층하고, 노광 및 현상을 실시함에 의해서 마스크 패턴(15)을 형성한다. 마스크 패턴(15)에는 얼라이먼트 마크 형성부(Pa) 및 외주부 획정부(Po)에 상당하는 개구부가 각각 형성되어 있다.
그 다음에, 도 8에 나타낸 바와 같이, 지지기판(11)의 양측에 있어서, 마스크 패턴(15)을 통해서 박리 시트(14)에 대해서 에칭 처리를 실시하여, 박리 시트(14)의 상기 개구부에 상당하는 위치에 얼라이먼트 마크 형성부(Pa) 및 외주부 획정부(Po)를 형성한다. 도 9는 도 8에 나타내는 어셈블리를 상측에서 본 경우의 평면도로서, 얼라이먼트 마크 형성부(Pa)가 박리 시트(14)에서 프리프레그(13)가 노출되도록 형성된 개구부로서 구성되고, 외주부 획정부(Po)가 박리 시트(14)의 단부를 프리프레그(13)가 노출되도록 잘라내어 형성된 노치로서 구성된다.
또한, 얼라이먼트 마크 형성부(Pa) 및 외주부 획정부(Po)를 형성한 후, 마스크 패턴(15)은 에칭 제거된다.
또, 마스크 패턴(15)을 제거한 후에 노출된 박리 시트(14)의 표면에 대해서 에칭 처리를 실시하여 그 표면을 조화(粗化)하여 두는 것이 바람직하다. 이것에 의해서 박리 시트(14)와 후술하는 수지층의 밀착성을 높일 수 있다.
그 다음에, 도 10에 나타낸 바와 같이, 박리 시트(14) 상에 수지 필름을 적층하고, 진공 하에서 가압 가열함에 의해서 경화시켜서 제 1 수지 절연층(21)을 형성한다. 이것에 의해서, 박리 시트(14)의 표면이 제 1 수지 절연층(21)에 의해서 덮여짐과 아울러, 얼라이먼트 마크 형성부(Pa)를 구성하는 개구부 및 외주부 획정부(Po)를 구성하는 노치는 제 1 수지 절연층(21)이 충전된 상태가 된다. 이것에 의해서, 얼라이먼트 마크 형성부(Pa)의 부분에 얼라이먼트 마크(AM)의 구조가 형성된다.
또, 외주부 획정부(Po)도 제 1 수지 절연층(21)에 의해서 덮여지도록 되어 있기 때문에, 이하에 나타내는 박리 시트(14)를 통한 박리공정에 있어서, 박리 시트(14)의 단면이 예를 들면 프리프레그(13)로부터 박리되어 떠오르게 됨에 의해서 박리공정을 양호하게 실시할 수 없게 됨으로써, 목적으로 하는 다층 배선기판(10)을 제조할 수 없게 되는 불이익을 배제할 수 있다.
그 다음에, 도 11에 나타낸 바와 같이, 제 1 수지 절연층(21)에 대해서 예를 들면 CO2 가스 레이저나 YAG 레이저로 소정 강도의 레이저 빔을 조사하여 비아 홀(21A)을 형성한 후, 비아 홀(21A)을 포함하는 제 1 수지 절연층(21)에 대해서 조화 처리를 실시한다. 또한, 제 1 수지 절연층(21)이 필러를 함유하는 경우에는, 조화 처리를 실시하면, 필러가 유리되어 제 1 수지 절연층(21) 상에 잔존하게 되기 때문에, 적절하게 수세정(水洗淨)을 실시한다.
그 다음에, 비아 홀(21A)에 대해서 디스미어 처리 및 아웃라인 에칭을 실시하여 비아 홀(21A) 내를 세정한다. 또한, 상기한 바와 같이 수세정을 실시한 경우에는 디스미어 공정에 있어서의 수세정시에 상기 필러가 제 1 수지 절연층(21) 상에 잔존하는 것을 억제할 수 있다.
또, 상기 수세정과 디스미어 처리의 사이에 에어 블로를 실시할 수 있다. 이것에 의해서, 상기한 수세정에 의해서 유리된 필러가 완전하게 제거되지 않은 경우라 하더라도, 에어 블로에 있어서 필러의 제거를 보완할 수 있다.
그 다음에, 제 1 수지 절연층(21)에 대해서 패턴 도금을 실시하여 제 1 도체층(31) 및 비아 도체(51)를 형성한다. 또한, 제 1 도체층(31) 및 비아 도체(51)는 세미 에디티브법에 의해서 다음과 같이 하여 형성한다. 우선 제 1 수지 절연층(21) 상에 무전해 도금막을 형성한 후, 이 무전해 도금막 상에 레지스트를 형성하고, 이 레지스트의 비(非)형성부분에 전해 구리도금을 실시함에 의해서 형성한다. 제 1 도체층(31) 및 비아 도체(51)를 형성한 후, 레지스트는 KOH 등으로 박리 제거한다.
그 다음에, 제 1 도체층(31)에 조화 처리를 실시한 후, 제 1 도체층(31)을 덮도록 제 1 수지 절연층(21) 상에 수지 필름을 적층하고, 진공 하에서 가압 가열함에 의해서 경화시켜서 제 2 수지 절연층(22)을 형성한다.
그 다음에, 도 12에 나타낸 바와 같이, 제 2 수지 절연층(22)에 대해서 예를 들면 CO2 가스 레이저나 YAG 레이저로 소정 강도의 레이저 빔을 조사하여 비아 홀(22A)을 형성한 후, 비아 홀(22A)을 포함하는 제 2 수지 절연층(22)에 대해서 조화 처리를 실시한다. 또한, 제 2 수지 절연층(22)이 필러를 함유하는 경우에는, 조화 처리를 실시하면, 필러가 유리되어 제 2 수지 절연층(22) 상에 잔존하게 되기 때문에, 적절하게 수세정을 실시한다.
그 다음에, 비아 홀(22A)에 대해서 디스미어 처리 및 아웃라인 에칭을 실시하여 비아 홀(22A) 내를 세정한다. 또한, 상기한 바와 같이 수세정을 실시한 경우에는 디스미어 공정에 있어서의 수세정시에 상기 필러가 제 2 수지 절연층(22) 상에 잔존하는 것을 억제할 수 있다.
또, 상기 수세정과 디스미어 처리의 사이에 에어 블로를 실시할 수 있다. 이것에 의해서, 상기한 수세정에 의해서 유리된 필러가 완전하게 제거되지 않은 경우라 하더라도, 에어 블로에 있어서 필러의 제거를 보완할 수 있다.
그 다음에, 제 2 수지 절연층(22)에 대해서 패턴 도금을 실시하여, 제 1 도체층(31) 등의 경우와 마찬가지로, 세미 에디티브법 등에 의해서 제 2 도체층(32) 및 비아 도체(52)를 형성한다.
그 다음에, 제 2 수지 절연층(22) 상에 제 2 레지스트층(42)을 형성하고, 이 제 2 레지스트층(42)에 대해서 소정의 마스크를 통해서 노광 및 현상 처리를 실시하여 개구부(42A)를 형성한 후, 제 1 도체층(31) 등의 경우와 마찬가지로, 세미 에디티브법 등에 의해서 제 2 도전성 패드(62) 및 비아 도체(53)를 형성한다.
또한, 제 2 도전성 패드(62)는 그 상면(62A)의 중앙부(62A-1)를 오목하게 할 필요가 있기 때문에, 제 2 도전성 패드(62)를 형성할 때의 도금시간이나 도금액에 함유시키는 첨가제를 조절하여 형성한다. 예를 들면, 도금시간에 대해서는 소정의 두께의 도금막을 형성하기 위해서 필요한 도금시간보다도 단축화함에 의해서 상기 오목부를 형성할 수 있다.
그 다음에, 도 13에 나타낸 바와 같이, 상기 공정을 거쳐 얻어진 적층체(10a)를 외주부 획정부(Po)보다 약간 내측에 설정된 절단선을 따라서 절단하여, 적층체(10a)로부터 불필요한 외주부를 제거함으로써, 다층 배선기판으로서의 유효 영역을 획정한다.
그 다음에, 도 14에 나타낸 바와 같이, 외주부 획정부(Po)를 기준으로 하여 불필요한 외주부를 제거한 후, 적층체(10a)의 박리 시트(14)를 구성하는 제 1 금속막(14a) 및 제 2 금속막(14b)의 박리 계면에서 박리하여 적층체(10a)로부터 지지기판(11)을 제거한다. 이것에 의해서, 도 14에 나타내는 바와 같이 동일한 구조의 적층체(10b)를 얻는다.
그 후, 도 15에 나타낸 바와 같이, 적층체(10b)의 하측에 잔존하는 박리 시트(14)의 제 1 금속막(14a)에 대해서 에칭을 실시하여 제 1 수지 절연층(21) 상에 제 1 도전성 패드(61)를 형성한다. 또, 도 3에 나타낸 바와 같이, 제 1 도전성 패드(61)가 노출되는 개구부(41A)를 가진 제 1 레지스트층(41)을 형성하고, 또한 제 2 도전성 패드(62) 전체를 덮도록 솔더층(64)을 형성함에 의해서, 도 1?도 4에 나타내는 다층 배선기판(10)을 얻는다.
또한, 상기한 얼라이먼트 마크(AM)는 예를 들면 제 1 레지스트층(41)을 형성할 때의 위치 기준으로서 사용할 수 있다.
또, 본 실시형태에서는 다층 배선기판(10)의 제조공정에서 얼라이먼트 마크(AM)를 형성하도록 하였으나, 얼라이먼트 마크(AM)는 반드시 필요한 것은 아니다. 또, 본 실시형태와 같이 박리 시트(14)에 대해서 에칭 처리를 실시하여 얼라이먼트 마크(AM)를 형성하는 것 대신에, 드릴 가공 등의 기계가공에 의해서 얼라이먼트 마크(AM)를 형성할 수도 있다.
《제 2 실시형태》
〈다층 배선기판〉
도 16은 본 실시형태에 있어서의 다층 배선기판의 단면의 일부를 확대하여 나타내는 도면이고, 도 17은 도 16에 나타내는 도전성 패드의 근방을 확대하여 나타내는 단면도이다. 또한, 도 16 및 도 17은 각각 제 1 실시형태의 다층 배선기판의 도 3 및 도 4에 상당한다. 또, 본 실시형태의 다층 배선기판(10')을 평면에서 본 경우의 형태는 제 1 실시형태의 다층 배선기판(10)의 도 1 및 도 2에 나타내는 형태가 된다.
본 실시형태의 다층 배선기판(10')에 있어서, 제 1 실시형태의 다층 배선기판(10)과 동일 혹은 유사한 구성요소에 대해서는 동일한 부호를 사용하고 있다.
본 실시형태의 다층 배선기판(10')은 제 2 도전성 패드(62)와 솔더층(64)의 사이에 상기 제 2 도전성 패드(62)의 전면을 덮도록 Ni/Au 도금막 등으로 이루어지는 배리어 메탈층(63)을 형성한 것 이외에는 제 1 실시형태의 다층 배선기판(10)과 같은 구성을 나타내고 있다.
제 1 실시형태의 다층 배선기판(10)에 나타낸 바와 같이, 제 2 도전성 패드(62)의 전면을 덮도록 솔더층(64)을 형성한 경우, 솔더층(64)과 제 2 레지스트층(42)의 밀착성이 작아지게 되어, 다층 배선기판(10)과 반도체 소자를 플립 칩 접합하는 전후에 있어서, 솔더층(64)과 제 2 레지스트층(42)의 사이에서 박리가 발생하여 반도체 소자의 접속 불량 등을 일으키는 경우가 있다.
그러나, 상기한 바와 같이 제 2 도전성 패드(62)와 솔더층(64)의 사이에 배리어 메탈층(63)을 형성하였을 경우, 이 배리어 메탈층(63)의 제 2 레지스트층(42)에 대한 밀착성이 솔더층(64)의 제 2 레지스트층(42)에 대한 밀착성에 비해서 충분히 크다. 또, 제 2 도전성 패드(62)의 제 2 레지스트층(42) 측에 위치하는 측면(62B) 상에 형성된 배리어 메탈층(63)의 피복 두께(t1)를, 측면(62B)보다도 상부에 위치하는 제 2 도전성 패드(62)의 상면(62A) 상에 형성된 배리어 메탈층(63)의 피복 두께(t2)보다도 크게 하고 있기 때문에, 상기한 밀착성의 향상은 더 현저하게 된다.
따라서, 다층 배선기판(10')과 반도체 소자를 플립 칩 접합하는 전후에 있어서, 배리어 메탈층(63)과 제 2 레지스트층(42)의 사이에서 박리가 일어나지 않으며, 그 결과, 솔더층(64)과 제 2 레지스트층(42)의 사이에서도 박리가 일어나지 않게 된다. 따라서, 반도체 소자의 접속 불량 등을 방지할 수 있다.
또한, 배리어 메탈층(63)의 상기한 피복 두께의 제어는, 예를 들면 도금법에 의해서 제 2 도전성 패드(62) 상에 배리어 메탈층(63)을 형성할 경우, 특히 제 2 도전성 패드(62)의 제 2 레지스트층(42) 측에 위치하는 측면(62B) 상에 도금액을 체류시킴에 의해서, 측면(62B)에 위치하는 배리어 메탈층(63)의 피복 두께(t1)를, 측면(62B)보다도 상부에 위치하는 제 2 도전성 패드(62)의 상면(62A) 상에 형성된 배리어 메탈층(63)의 피복 두께(t2)보다도 크게 할 수 있다.
또, 본 실시형태에서는 솔더층(64)을 배리어 메탈층(63) 상에만 형성하여 제 2 레지스트층(42)과 접촉하지 않도록 하고 있기 때문에, 예를 들면 솔더층(64)의 제 2 레지스트층(42)과 접촉한 단부가 부분적으로 박리되는 것을 억제할 수 있다.
그 외의 특징 및 이점에 대해서는 제 1 실시형태의 다층 배선기판(10)과 같으므로 그 설명을 생략한다.
〈다층 배선기판의 제조방법〉
본 실시형태의 다층 배선기판(10')의 제조방법은, 제 1 실시형태의 경우와 마찬가지로 도 1?도 15에 나타내는 공정을 거쳐서 적층체(10b)를 형성한 후, 이 적층체(10b)의 제 1 도전성 패드(61)가 노출되는 개구부(41A)를 가진 제 1 레지스트층(41)을 형성하고, 또한 제 2 도전성 패드(62) 전체를 덮도록 배리어 메탈층(63)을 도금법에 의해서 형성하고, 그리고 솔더층(64)을 형성함으로써, 도 16 및 도 17에 나타내는 다층 배선기판(10')을 얻는다.
또한, 측면(62B)에 위치하는 배리어 메탈층(63)의 피복 두께(t1)를 측면(62B)보다도 상부에 위치하는 제 2 도전성 패드(62)의 상면(62A) 상에 형성된 배리어 메탈층(63)의 피복 두께(t2)보다도 크게 할 경우에는, 상기한 바와 같이 특히 제 2 도전성 패드(62)의 제 2 레지스트층(42) 측에 위치하는 측면(62B) 상에 도금액을 체류시킨다.
이상, 본 발명을 구체적인 예를 들면서 상세하게 설명하였으나, 본 발명은 상기한 내용에 한정되는 것이 아니며, 본 발명의 범주를 일탈하지 않는 한 모든 변형이나 변경이 가능하다.
10,10' - 다층 배선기판 11 - 지지기판
13 - 프리프레그 14 - 박리 시트
15 - 마스크 패턴 21 - 제 1 수지 절연층
22 - 제 2 수지 절연층 31 - 제 1 도체층
32 - 제 2 도체층 41 - 제 1 레지스트층
42 - 제 2 레지스트층 51,52,53 - 비아 도체
61 - 제 1 도전성 패드 62 - 제 2 도전성 패드
62A - 제 1 도전성 패드의 상면
62A-1 - 제 1 도전성 패드의 상면에 있어서의 중앙부
62A-2 - 제 1 도전성 패드의 상면에 있어서의 외주연부
62B - 제 1 도전성 패드의 측면
63 - 배리어 메탈층 64 - 솔더층

Claims (4)

  1. 도체층 및 수지 절연층이 교호로 적층되어 이루어지는 빌드업층과,
    상기 수지 절연층의 표면에서 돌출되게 형성되며, 상면의 중앙부가 오목하게 되는 도전성 패드와,
    상기 도전성 패드의 상면에 있어서, 상기 중앙부보다도 외주측에 위치하는 외주연부에 의해서 획정되는 표면 레벨에 대해서 상측에 위치하여 형성된 솔더층을 구비하는 것을 특징으로 하는 다층 배선기판.
  2. 청구항 1에 있어서,
    상기 도전성 패드의 상면은 연속한 곡면을 구성하고 있는 것을 특징으로 하는 다층 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 솔더층은 상기 도전성 패드의 측면을 피복하도록 형성된 것을 특징으로 하는 다층 배선기판.
  4. 청구항 3에 있어서,
    상기 도전성 패드와 상기 솔더층의 사이에 상기 도전성 패드의 전면을 피복하도록 형성된 배리어 메탈층을 구비하고,
    상기 솔더층은 상기 도전성 패드의 전면을 피복하는 배리어 메탈층을 통해서 상기 도전성 패드를 덮으며,
    상기 도전성 패드의 상기 수지 절연층 측에 위치하는 측면 상에 형성된 상기 배리어 메탈층의 피복 두께는 상기 측면보다도 상부에 위치하는 상기 도전성 패드의 상면 상에 형성된 상기 배리어 메탈층의 피복 두께보다도 큰 것을 특징으로 하는 다층 배선기판.
KR1020120006559A 2011-01-24 2012-01-20 다층 배선기판 KR20120085673A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-011889 2011-01-24
JP2011011889 2011-01-24
JP2011262096A JP2012169591A (ja) 2011-01-24 2011-11-30 多層配線基板
JPJP-P-2011-262096 2011-11-30

Publications (1)

Publication Number Publication Date
KR20120085673A true KR20120085673A (ko) 2012-08-01

Family

ID=46529316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120006559A KR20120085673A (ko) 2011-01-24 2012-01-20 다층 배선기판

Country Status (5)

Country Link
US (1) US8866025B2 (ko)
JP (1) JP2012169591A (ko)
KR (1) KR20120085673A (ko)
CN (1) CN102612263B (ko)
TW (1) TWI500360B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062544A (ko) 2013-11-29 2015-06-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 칩 패키지
WO2023043172A1 (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
JP5920454B2 (ja) * 2012-03-15 2016-05-18 富士電機株式会社 半導体装置およびその製造方法
JP2015032594A (ja) * 2013-07-31 2015-02-16 京セラサーキットソリューションズ株式会社 配線基板
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP2016122776A (ja) * 2014-12-25 2016-07-07 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2016184619A (ja) * 2015-03-25 2016-10-20 大日本印刷株式会社 多層配線構造体
JP2017011013A (ja) * 2015-06-18 2017-01-12 日本特殊陶業株式会社 検査用配線基板及び検査用配線基板の製造方法
US20210035818A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Sacrificial pads to prevent galvanic corrosion of fli bumps in emib packages
JP2022161250A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
JP3355353B2 (ja) * 1993-08-20 2002-12-09 ケル株式会社 電気コネクタ
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
EP1150551B1 (en) * 1998-12-16 2007-06-13 Ibiden Co., Ltd. Conductive connecting pin and package board
JP4058198B2 (ja) * 1999-07-02 2008-03-05 富士通株式会社 半導体装置の製造方法
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
JP2004047510A (ja) * 2002-07-08 2004-02-12 Fujitsu Ltd 電極構造体およびその形成方法
JP2005158879A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp バリア層形成方法、半導体装置の製造方法及び半導体装置
JP4162583B2 (ja) 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP4589787B2 (ja) * 2005-04-04 2010-12-01 パナソニック株式会社 半導体装置
JP5021472B2 (ja) 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
JP4769056B2 (ja) * 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
JP4981712B2 (ja) 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20090243100A1 (en) * 2008-03-27 2009-10-01 Jotaro Akiyama Methods to Form a Three-Dimensionally Curved Pad in a Substrate and Integrated Circuits Incorporating such a Substrate
JP5203045B2 (ja) 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
US20110014826A1 (en) * 2009-07-20 2011-01-20 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
KR100959866B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
KR101060924B1 (ko) * 2009-09-22 2011-08-30 삼성전기주식회사 패키지 기판용 리드핀
US8766450B2 (en) * 2009-09-22 2014-07-01 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
US8929092B2 (en) * 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
KR20110058938A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 반도체 패키지용 리드핀 및 반도체 패키지
KR20120017606A (ko) * 2010-08-19 2012-02-29 삼성전기주식회사 패키지 기판용 리드핀 및 이를 이용한 패키지 기판의 제조 방법
KR101167443B1 (ko) * 2010-11-17 2012-07-19 삼성전기주식회사 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판
KR20120053386A (ko) * 2010-11-17 2012-05-25 삼성전기주식회사 패키지 기판용 리드핀과 이를 이용한 패키지 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062544A (ko) 2013-11-29 2015-06-08 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 칩 패키지
WO2023043172A1 (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판

Also Published As

Publication number Publication date
JP2012169591A (ja) 2012-09-06
US20120186863A1 (en) 2012-07-26
CN102612263A (zh) 2012-07-25
TWI500360B (zh) 2015-09-11
TW201251523A (en) 2012-12-16
US8866025B2 (en) 2014-10-21
CN102612263B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR20120085673A (ko) 다층 배선기판
TWI451536B (zh) 多層配線基板及其製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
US8959760B2 (en) Printed wiring board and method for manufacturing same
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US9253897B2 (en) Wiring substrate and method for manufacturing the same
US20100236698A1 (en) Method for manufacturing multilayer wiring substrate
JP4332162B2 (ja) 配線基板の製造方法
JP2016051803A (ja) 配線基板及びその製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
KR20110076803A (ko) 다층 배선기판
KR101585305B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지
JP5302920B2 (ja) 多層配線基板の製造方法
JP2006019591A (ja) 配線基板の製造方法および配線基板
JP2013135080A (ja) 多層配線基板の製造方法
KR20120097327A (ko) 다층 배선기판
JP2005244108A (ja) 配線基板、及び配線基板の製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
JP2009076928A (ja) 配線基板の製造方法
JP2019197853A (ja) 配線板およびその製造方法
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2012156325A (ja) 多層配線基板の製造方法、及びペースト印刷用マスク
US11553601B2 (en) Wiring board and method for manufacturing the same
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
JP2005244124A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application