KR20110076803A - 다층 배선기판 - Google Patents

다층 배선기판 Download PDF

Info

Publication number
KR20110076803A
KR20110076803A KR1020100135648A KR20100135648A KR20110076803A KR 20110076803 A KR20110076803 A KR 20110076803A KR 1020100135648 A KR1020100135648 A KR 1020100135648A KR 20100135648 A KR20100135648 A KR 20100135648A KR 20110076803 A KR20110076803 A KR 20110076803A
Authority
KR
South Korea
Prior art keywords
main surface
connection terminal
resin insulating
surface side
chip
Prior art date
Application number
KR1020100135648A
Other languages
English (en)
Other versions
KR101281410B1 (ko
Inventor
다츠야 이토
데츠오 스즈키
다쿠야 한도
신노스케 마에다
아츠히코 스기모토
사토시 히라노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20110076803A publication Critical patent/KR20110076803A/ko
Application granted granted Critical
Publication of KR101281410B1 publication Critical patent/KR101281410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component

Abstract

(과제) 종류가 다른 복수의 접속대상을 확실하게 접속할 수 있는 다층 배선기판을 제공하는 것.
(해결수단) 다층 배선기판(10)은 같은 수지 절연재료를 주체로 한 복수의 수지 절연층(21~24) 및 복수의 도체층(26)을 교호로 적층하여 다층화된 배선 적층부(30)를 가진다. 배선 적층부(30)의 상면(31) 측에는 접속대상이 IC칩인 IC칩 접속단자(41)와, 접속대상이 칩 콘덴서인 콘덴서 접속단자(42)가 배치되어 있다. 배선 적층부(30)의 상면(31)에서 노출되는 최외층의 수지 절연층(24)의 표면을 기준으로 했을 때, 콘덴서 접속단자(42)는 기준면보다도 높고, IC칩 접속단자(41)는 기준면보다도 낮게 되어 있다.

Description

다층 배선기판 {Multilayer Wiring Substrate}
본 발명은 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지는 한편으로 이른바 코어기판을 가지지 않는 다층 배선기판에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이러한 단자 군(群)은 마더기판 측의 단자 군에 대하여 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더기판 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있는 점에서 IC칩을 마더기판 상에 직접적으로 접속하는 것은 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더기판 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 이 다층 배선기판에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 이 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 이 다층 배선기판에 있어서 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. 또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통 형성되어 있다.
그런데, 근래에는 반도체 집적회로소자의 고속화에 수반하여, 사용되는 신호주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스로서 기여하여 고주파 신호의 전송 로스나 회로 오동작의 발생으로 이어져서 고속화에 방해가 된다. 이 문제를 해결하기 위해서 다층 배선기판을, 코어기판을 갖지 않는 기판으로 하는 것이 제안되어 있다(예를 들면, 특허문헌 1 참조). 이 다층 배선기판은 비교적 두꺼운 코어기판을 생략함으로써 전체의 배선 길이를 짧게 한 것이기 때문에, 고주파 신호의 전송 로스가 저감되어 반도체 집적회로소자를 고속으로 동작시키는 것이 가능하게 된다.
특허문헌 1 : 일본국 특허공개 제2009-117703호 공보
상기 특허문헌 1에서는 IC칩 탑재면에 있어서, IC칩 접속단자에 부가하여 칩 콘덴서 등의 전자부품 접속단자가 형성된 다층 배선기판이 제안되어 있다. 즉, 다층 배선기판에 있어서의 IC칩 탑재면에는 접속대상이 다른 복수 종류의 접속단자가 형성되어 있다. 그리고 이 복수 종류의 접속단자들의 표면은, IC칩 탑재면 측인 최외층이 되는 절연 수지층의 표면과 일치하는 면이 되도록 형성되어 있다. 이와 같이 최외층의 절연 수지층의 표면과 동일한 높이로 각 접속단자가 형성되어 있으면, 복수 종류의 부품 접속이 곤란하게 되는 경우가 있다. 구체적으로, 예를 들면 IC칩 접속단자에 미세한 솔더 볼을 사용하여 솔더 범프를 형성하는 경우, IC칩 접속단자의 표면과 절연 수지층의 표면이 일치하는 면으로 되어 있으면, 단자 상에 솔더 볼을 배치하는 것은 곤란하게 된다. 또, 전자부품 접속단자에 칩 콘덴서 등을 솔더 접속하는 경우, 단자의 상면에밖에 솔더 필릿(fillet)을 형성할 수 없기 때문에 접속 강도가 부족해지는 일이 있다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은 종류가 다른 복수의 접속대상을 확실하게 접속시킬 수 있는 다층 배선기판을 제공하는 것에 있다.
상기 과제를 해결하기 위한 수단으로서는, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되며, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판으로서, 상기 제 1 주면측에는 접속대상이 다른 적어도 2종류의 제 1 주면측 접속단자가 존재함과 아울러, 상기 제 1 주면측 접속단자의 상면의 높이가 상기 접속대상의 종류마다 다른 것을 특징으로 하는 다층 배선기판이 있다.
따라서, 상기 수단에 기재된 발명에 의하면, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층이 교호로 적층되되, 코어기판을 포함하지 않는 코어리스 배선기판으로서 다층 배선기판이 형성되어 있다. 그리고, 이 다층 배선기판에 있어서, 제 1 주면측에 형성되는 복수의 제 1 주면측 접속단자는 접속대상의 종류마다 상면의 높이가 다르므로, 그 종류에 따라 제 1 주면측 접속단자에 각각의 접속대상을 확실하게 접속할 수 있다.
적층 구조체의 제 1 주면측에는, 접속대상이 IC칩인 IC칩 접속단자 및 접속대상이 수동부품이고 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 복수의 제 1 주면측 접속단자로써 존재함과 아울러, 제 1 주면측의 최외층에서 노출되는 수지 절연층의 표면을 기준면으로 했을 때, 수동부품 접속단자 상면의 높이가 기준면보다도 높고, IC칩 접속단자 상면의 높이가 기준면과 같거나 또는 그보다도 낮게 되어 있는 것이 바람직하다. 이 경우, 수동부품 접속단자 상면의 높이가 기준면보다도 높게 되어 있으므로, 수동부품을 접속하기 위한 솔더 필릿을 수동부품 접속단자 상에 확실하게 형성할 수 있다. 또, IC칩 접속단자 상면의 높이가 기준면과 같거나 또는 기준면보다도 낮게 되어 있으므로, IC칩을 플립 칩 접속하기 위한 솔더 범프를 IC칩 접속단자 상에 확실하게 형성할 수 있다.
적층 구조체의 제 1 주면측의 최외층에서 노출되는 수지 절연층에는 개구부가 형성됨과 아울러, 개구부 내에는 상면의 높이가 기준면보다도 낮게 되는 상태로 IC칩 접속단자가 형성되어 있는 것이 바람직하다. 이와 같이 하면, IC칩 접속단자가 있는 부분이 오목형상이 되므로, IC칩 접속단자 상의 개구부 내에서 비교적 미세한 솔더 볼을 용이하게 위치결정할 수 있다. 그러므로, IC칩 접속단자 상에서 솔더 범프를 확실하게 형성할 수 있다.
개구부의 내면은 조화면(粗化面)이며, IC칩 접속단자는 구리층을 주체로 하여 구성되되, 구리층은 상기 조화면을 추종하도록 해서 상기 개구부 내에 충전되어 있는 것이 바람직하다. 이와 같이 IC칩 접속단자를 형성하면, IC칩 접속단자와 수지 절연층의 밀착성을 높일 수 있다. 그 결과, IC칩 접속단자의 박리 등을 확실하게 방지할 수 있고, 다층 배선기판의 신뢰성을 높일 수 있다.
적층 구조체의 제 1 주면측에는, 접속대상이 IC칩인 IC칩 접속단자 및 접속대상이 수동부품이며 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 복수의 제 1 주면측 접속단자로써 존재함과 아울러, 수동부품 접속단자는 주체를 이루는 구리층의 상면 및 측면을 구리 이외의 도금층으로 덮은 구조를 가지며, IC칩 접속단자는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있는 것이 바람직하다. 이와 같이 하면, 수동부품 접속단자의 상면 및 측면에 비교적 큰 솔더 필릿을 확실하게 형성할 수 있다. 또, IC칩 접속단자의 상면에 솔더 범프를 확실하게 형성할 수 있다. 여기서, 수동부품 접속단자의 단자 간격은 IC칩 접속단자 단자 간격보다도 넓고, 또 수동부품 접속단자는 사이즈가 비교적 크기 때문에, 수동부품 접속단자의 상면 및 측면에 형성된 솔더 필릿에 의해서 수동부품을 충분한 강도로 확실하게 솔더 접속할 수 있다. 한편, IC칩 접속단자의 단자 간격은 좁기 때문에, IC칩 접속단자의 측면으로 솔더 범프가 팽창하게 되면 단자 간의 쇼트가 문제가 된다. 이것에 대해서, 본 발명에서는 IC칩 접속단자의 상면에만 솔더 범프가 형성되기 때문에, 솔더 범프가 가로방향으로 팽창하는 일이 없어 단자 간의 쇼트를 회피할 수 있다.
수동부품 접속단자는 상면보다도 하면이 큰 단면 사다리꼴 형상을 이루고 있는 것이 바람직하다. 수동부품 접속단자의 하면은 수지 절연층의 최외층과 접촉한다. 따라서, 수동부품 접속단자를 단면 사다리꼴 형상으로 하면 상기 하면과 수지 절연층의 접촉 면적이 커져서, 수동부품 접속단자의 강도를 충분히 확보할 수 있다.
또, 상대적으로 면적이 큰 제 1 주면측 접속단자의 상면의 높이가, 상대적으로 면적이 작은 제 1 주면측 접속단자의 상면의 높이보다도 높게 되어 있는 것이 바람직하다. 이와 같이 하면, 접속면적이 큰 부품과 접속면적이 작은 부품을 높이가 다른 제 1 주면측 접속단자의 상면에 확실하게 접속할 수 있다.
복수의 수지 절연층에 형성된 비아 도체는 모두 제 2 주면측에서 제 1 주면측을 향함에 따라 직경이 확대되는 형상을 가지고 있어도 좋다. 또 반대로, 복수의 수지 절연층에 형성된 비아 도체는 모두 제 1 주면측에서 제 2 주면측을 향함에 따라 직경이 확대되는 형상을 가지고 있어도 좋다. 이와 같이 하면, 코어기판을 가지지 않는 코어리스 배선기판을 확실하게 제조할 수 있다.
복수의 수지 절연층은 광경화성을 부여하고 있지 않은 수지 절연재료, 예를 들면 열경화성의 수지 절연재료의 경화물을 주체로 한 빌드업 재료를 사용하여 형성하는 것이 바람직하다. 이 경우, 각 접속단자가 형성되는 최외층의 수지 절연층은, 내층의 수지 절연층과 같이 절연성이 우수한 빌드업 재료에 의해서 형성되기 때문에, 각 접속단자의 단자 간격을 좁게 할 수 있으므로, 다층 배선기판의 고집적화가 가능하게 된다.
적층 구조체의 제 2 주면 상에는 광경화성을 부여한 수지 절연재료의 경화물을 주체로 한 솔더 레지스트가 형성되어 있어도 좋다. 이와 같이 하면, 제 2 주면을 솔더 레지스트로 보호할 수 있으므로, 반송 시 등에 있어서 제 2 주면측 접속단자가 손상되는 것을 방지할 수 있다. 또한 솔더 레지스트의 형성재료로서는 강성이 낮은 재료나 영 계수(Young's modulus)가 낮은 재료를 이용하는 것이 바람직하다. 이와 같이 하면, 수지 절연층과 솔더 레지스트의 열팽창계수 차이에 따라 발생하는 다층 배선기판의 뒤틀림을 억제할 수 있다.
적층 구조체의 제 1 주면 상에 있어서 IC칩을 탑재하는 영역의 주위에는, 광경화성을 부여한 수지 절연재료의 경화물을 주체로 한 솔더 레지스트가 형성되어 있어도 좋다. 이와 같이 하면, IC칩의 탑재영역과 그 외주측의 영역에서 단차가 발생하므로, IC칩의 탑재영역에 충전되는 플럭스(flux) 또는 언더필(underfill)이 상기 탑재영역으로 비어져 나오는 문제를 회피할 수 있다.
적층 구조체의 제 2 주면측에는 접속대상이 마더기판이고, IC칩 접속단자 및 수동부품 접속단자보다도 면적이 큰 마더기판 접속단자가 복수의 제 2 주면측 접속단자로써 존재함과 아울러, 제 2 주면측의 최외층에서 노출되는 수지 절연층의 표면을 기준면으로 했을 때, 마더기판 접속단자의 상면의 높이가 기준면보다도 높게 되어 있어도 좋다. 이와 같이 하면, 마더기판 접속단자를 마더기판에 확실하게 접속할 수 있다.
마더기판 접속단자는 수지 절연층과 접촉하는 상면 측이 그 반대 측인 하면보다도 큰 단면 사다리꼴 형상을 이루고 있는 것이 바람직하다. 이와 같이 하면, 마더기판 접속단자의 상면과 수지 절연층의 접촉 면적이 커져서, 마더기판 접속단자의 강도를 충분히 확보할 수 있다.
적층 구조체의 제 2 주면측에는 접속대상이 마더기판인 마더기판 접속단자가 존재함과 아울러, 접속대상이 IC칩인 IC칩 접속단자 또는 접속대상이 수동부품인 수동부품 접속단자가 존재하고 있어도 좋다. 이와 같이 하면, 마더기판이 접속되는 제 2 주면측에 IC칩 또는 수동부품 접속단자를 탑재할 수 있으므로 다층 배선기판의 고집적화를 도모할 수 있다.
적층 구조체의 수지 절연층은 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 수지 절연층을 형성하기 위한 고분자 재료의 최적한 예로서는, 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다. 그 외에 상기한 수지와 유리섬유(유리 직포나 유리 부직포)나 폴리아미드 섬유 등의 유기 섬유와의 복합재료, 혹은 연속 다공질 PTFE 등의 3차원 망상(網狀) 불소계 수지 기재(基材)에 에폭시 수지 등의 열경화성 수지를 함침시킨 수지-수지 복합재료 등을 사용하여도 좋다.
적층 구조체의 도체층 및 접속단자는 주로 구리로 이루어지며, 서브트랙티브법(subtractive process), 세미 에디티브법(semi-additive process), 풀 에디티브법(fully-additive process) 등의 공지의 수법에 의해 형성된다. 구체적으로 예를 들면, 동박(銅箔)의 에칭, 무전해 동도금 혹은 전해 동도금 등의 수법이 적용된다. 또한 스퍼터나 CVD 등의 수법에 의해 박막을 형성한 후에 에칭을 실시함에 의해서 도체층이나 접속단자를 형성하거나 도전성 페이스트 등의 인쇄에 의해서 도체층이나 접속단자를 형성하는 것도 가능하다.
다층 배선기판의 제조방법으로서는 1쌍의 금속박을 서로 박리 가능한 상태로 편면(片面)에 적층 배치하여 이루어지는 기재 상에서, 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성하는 빌드업 공정과, 상기 적층 구조체에 있어서의 최외층의 수지 절연층에 대한 전면(全面)에 도금을 행하고, 이 수지 절연층에 필드(filled) 비아 도체를 형성하고, 또한 상기 수지 절연층을 덮는 전면 도금층을 형성하는 전면 패널 도금 공정과, 이 전면 패널 도금 공정 후, 상기 1쌍의 금속박을 서로 박리함에 의해서 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정과, 이 기재 제거공정 후, 상기 적층 구조체에 있어서의 상기 전면 도금층 및 상기 금속박을 서브트랙티브법으로 패터닝함에 의해서 상기 제 1 주면측 접속단자 및 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정을 포함하는 방법이 있다. 이 제조방법에 있어서, 기재 제거공정 후의 적층 구조체에는 일측의 면에 전면 도금층이 형성됨과 아울러, 타측의 면에 금속박이 형성된 상태가 된다. 이 경우, 접속단자 형성공정에 있어서, 통상의 배선기판과 같이, 서브트랙티브법으로 제 1 주면 및 제 2 주면의 양면의 각 접속단자를 동시에 패턴 형성할 수 있다.
빌드업 공정에서는 적층 구조체의 최외층의 수지 절연층을 형성함에 있어서, 광경화성을 부여하고 있지 않은 수지 절연재료를 주체로 하고, 그 표면에 동박이 형성된 빌드업 재료를 이용함과 아울러, 적층된 동박이 형성된 빌드업 재료에 대하여 레이저 가공을 실시함에 의해서 필드 비아 도체를 형성하기 위한 개구부를 형성하고, 빌드업 공정 후 또는 전면 패널 도금 공정 전에, 개구부 내의 스미어(smear)를 제거하는 디스미어(desmear) 공정을 행하는 것이 바람직하다. 이 제조방법에 있어서, 디스미어 공정을 행할 때에는, 최외층의 수지 절연층의 표면이 동박으로 덮여 있으므로, 상기 수지 절연층의 표면이 디스미어 공정에서 조화(粗化)되는 일이 없다. 또, 동박의 접촉면의 조도(粗度)가 최외층의 수지 절연층의 표면에 전사된 상태로 표면 조도가 설정된다. 따라서, 적층 구조체의 최외층의 수지 절연층에 있어서 균일한 조도의 표면을 실현할 수 있고, 그 표면에 플럭스나 언더필을 적정한 상태로 형성할 수 있다.
또, 다층 배선기판의 다른 제조방법으로서는 1쌍의 금속박을 서로 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재 상에서, 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성함과 아울러, 최외층의 수지 절연층에 대해서 레이저 가공을 실시함에 의해서 복수의 개구부를 형성하는 빌드업 공정과, 무전해 도금을 행해서, 상기 복수의 개구부의 내부 및 상기 수지 절연층을 덮는 전면 도금층을 형성하는 전면 도금 공정과, 상기 제 1 주면 상에 도금 레지스트를 형성한 상태에서 선택적으로 패턴 도금을 실시함에 의해서, 상기 복수의 개구부 중 일부에 대하여 필드 비아 도체를 형성하는 필드 비아 도체 형성공정과, 상기 필드 비아 도체 형성공정 후, 세미 에디티브법으로 패터닝함에 의해서, 상기 필드 비아 도체를 남기면서 상기 전면 도금층을 제거하는 전면 도금층 제거공정과, 상기 전면 도금층 제거공정 후, 상기 1쌍의 금속박을 서로 박리함에 의해서, 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정과, 상기 기재 제거공정 후, 상기 적층 구조체에 있어서의 상기 금속박을 서브트랙티브법으로 패터닝함에 의해서 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정을 포함하는 방법이 있다. 이 제조방법으로 다층 배선기판을 제조하면, 제 1 주면측의 최외층에서 노출되는 수지 절연층에 균일한 깊이가 되도록 복수의 개구부를 확실하게 형성할 수 있다. 따라서, IC칩 접속단자 상의 개구부 내에서 비교적 미세한 솔더 볼을 용이하게 위치결정할 수 있고, IC칩 접속단자의 상면에 솔더 범프를 보다 확실하게 형성할 수 있다.
도 1은 제 1 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 2는 다층 배선기판의 개략 구성을 나타내는 평면도
도 3은 다층 배선기판의 제조방법을 나타내는 설명도
도 4는 다층 배선기판의 제조방법을 나타내는 설명도
도 5는 다층 배선기판의 제조방법을 나타내는 설명도
도 6은 다층 배선기판의 제조방법을 나타내는 설명도
도 7은 다층 배선기판의 제조방법을 나타내는 설명도
도 8은 다층 배선기판의 제조방법을 나타내는 설명도
도 9는 다층 배선기판의 제조방법을 나타내는 설명도
도 10은 다층 배선기판의 제조방법을 나타내는 설명도
도 11은 다층 배선기판의 제조방법을 나타내는 설명도
도 12는 다층 배선기판의 제조방법을 나타내는 설명도
도 13은 다층 배선기판의 제조방법을 나타내는 설명도
도 14는 다층 배선기판의 제조방법을 나타내는 설명도
도 15는 다층 배선기판의 제조방법을 나타내는 설명도
도 16은 제 2 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 17은 다층 배선기판의 제조방법을 나타내는 설명도
도 18은 다층 배선기판의 제조방법을 나타내는 설명도
도 19는 다층 배선기판의 제조방법을 나타내는 설명도
도 20은 다층 배선기판의 제조방법을 나타내는 설명도
도 21은 다층 배선기판의 제조방법을 나타내는 설명도
도 22는 다층 배선기판의 제조방법을 나타내는 설명도
도 23은 다층 배선기판의 제조방법을 나타내는 설명도
도 24는 다층 배선기판의 제조방법을 나타내는 설명도
도 25는 다층 배선기판의 제조방법을 나타내는 설명도
도 26은 다층 배선기판의 제조방법을 나타내는 설명도
도 27은 다층 배선기판의 제조방법을 나타내는 설명도
도 28은 다층 배선기판의 제조방법을 나타내는 설명도
도 29는 다층 배선기판의 제조방법을 나타내는 설명도
도 30은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 31은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 32는 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 33은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 34는 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
[제 1 실시형태]
이하, 본 발명을 다층 배선기판에 구체화한 제 1 실시형태를 도면에 의거하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판의 개략적인 구성을 나타내는 확대 단면도이며, 도 2는 상기 다층 배선기판의 평면도이다.
도 1에 나타낸 바와 같이 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코어리스 배선기판으로서, 같은 수지 절연재료를 주체로 한 4층의 수지 절연층(21,22,23,24)과, 구리로 이루어지는 도체층(26)을 교호로 적층하여 다층화된 배선 적층부(30)(적층 구조체)를 가지고 있다. 각 수지 절연층(21~24)은 광경화성을 부여하고 있지 않은 수지 절연재료, 구체적으로는 열경화성 에폭시 수지의 경화물을 주체로 한 빌드업 재료를 사용하여 형성되어 있다. 다층 배선기판(10)에 있어서, 배선 적층부(30)의 상면(31) 측(제 1 주면측)에는 복수의 접속단자(제 1 주면측 접속단자)(41,42)가 배치되어 있다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시형태의 다층 배선기판(10)에서는, 배선 적층부(30)의 상면(31) 측에 배치되는 복수의 접속단자(41,42)로서, 접속대상이 IC칩인 IC칩 접속단자(41)와, 접속대상이 칩 콘덴서(수동부품)인 콘덴서 접속단자(수동부품 접속단자)(42)가 존재하고 있다. 배선 적층부(30)의 상면(31) 측에 있어서, 복수의 IC칩 접속단자(41)는 기판 중앙부에 형성된 칩 탑재영역(43)에서 어레이 형상으로 배치되어 있다. 또, 콘덴서 접속단자(42)는 IC칩 접속단자(41)보다도 면적이 큰 접속단자이며, 칩 탑재영역(43)의 외주측에 배치되어 있다.
한편, 배선 적층부(30)의 하면(32) 측(제 2 주면측)에는 접속대상이 마더보드(마더기판)인 LGA(land grid array)용의 복수의 접속단자(제 2 주면측 접속단자로서의 마더기판 접속단자)(45)가 어레이 형상으로 배치되어 있다. 이 마더기판 접속단자(45)들은 상면(31) 측의 IC칩 접속단자(41) 및 콘덴서 접속단자(42)보다도 면적이 큰 접속단자이다.
수지 절연층(21,22,23,24)에는 각각 비아 홀(33) 및 필드(filled) 비아 도체(34)가 형성되어 있다. 각 비아 도체(34)는 모두 동일한 방향으로(도 1에서는 하면 측에서 상면 측으로 향함에 따라) 직경이 확대되는 형상을 가지며, 각 도체층(26), IC칩 접속단자(41), 콘덴서 접속단자(42) 및 마더기판 접속단자(45)를 서로 전기적으로 접속하고 있다.
배선 적층부(30)의 상면(31) 측에 있어서, 최외층에서 노출되는 제 4 층의 수지 절연층(24)에는 개구부(35)가 형성됨과 아울러, 개구부(35) 내에는 상면의 높이가 수지 절연층(24)의 표면(기준면)보다도 낮게 되는 상태로 IC칩 접속단자(41)가 형성되어 있다. 개구부(35)의 내면은 미세한 요철로 이루어지는 조화면(粗化面)으로 되어 있다. IC칩 접속단자(41)는 구리층을 주체로 하여 구성되어 있으며, 상기 구리층은 개구부(35)의 조화면을 추종하도록 하여 개구부(35) 내에 충전되어 있다. 또한 IC칩 접속단자(41)는, 주체를 이루는 구리층의 상면만을 구리 이외 도금층(46)(구체적으로는 니켈 금 도금층)으로 덮은 구조를 가지고 있다. 그리고, 노출된 IC칩 접속단자(41)의 상면에, 도시하지 않은 솔더 범프를 통하여 IC칩이 플립 칩 접속되게 되어 있다.
콘덴서 접속단자(42)는 구리층을 주체로 하여 구성되어 있으며, 그 상면의 높이가 수지 절연층(24)의 표면보다도 높아지도록 형성되어 있다. 즉, 본 실시형태의 다층 배선기판(10)에 있어서, IC칩 접속단자(41)의 상면과 콘덴서 접속단자(42)의 상면의 높이가 다르게 되어 있으며, 상대적으로 면적이 큰 콘덴서 접속단자(42)의 상면의 높이가, 상대적으로 면적이 작은 IC칩 접속단자(41)의 상면의 높이보다도 높게 되어 있다. 또, 콘덴서 접속단자(42)는 상면보다도 하면이 큰 단면 사다리꼴 형상을 이루고 있다. 또한 콘덴서 접속단자(42)는 주체를 이루는 구리층의 상면 및 측면을 구리 이외 도금층(47)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다. 그리고, 콘덴서 접속단자(42)의 상면 및 측면에 형성되는 도시하지 않은 솔더 필릿을 통하여 칩 콘덴서의 외부 단자가 접속되게 되어 있다.
배선 적층부(30)의 하면(32) 측에 배치되는 마더기판 접속단자(45)는 구리층을 주체로 하여 구성되어 있으며, 그 높이가 하면(32)의 최외층에서 노출되는 수지 절연층(21)의 표면보다도 높아지도록 형성되어 있다. 또, 마더기판 접속단자(45)는 수지 절연층(21)과 접촉하는 하면보다도 상면이 큰 단면 사다리꼴 형상을 이루고 있다. 또한 마더기판 접속단자(45)는 주체를 이루는 구리층의 하면 및 측면을 구리 이외 도금층(48)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다. 그리고, 마더기판 접속단자(45)의 하면 및 측면에 형성되는 도시하지 않은 솔더 필릿을 통하여 마더기판에 접속되게 되어 있다.
상기 구성의 다층 배선기판(10)은 예를 들면 이하의 순서로 제작된다.
우선 빌드업 공정에 있어서, 충분한 강도를 가지는 지지기판(유리 에폭시 기판 등)을 준비하고, 그 지지기판 상에 수지 절연층(21~24) 및 도체층(26)을 빌드업하여 배선 적층부(30)를 형성한다.
상세히 설명하면, 도 3에 나타낸 바와 같이, 지지기판(50) 상에, 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재를 부착하여 하지(下地) 수지 절연층(51)을 형성함으로써, 지지기판(50) 및 하지 수지 절연층(51)으로 이루어지는 기재(52)(基材)를 얻는다. 그리고, 도 4에 나타낸 바와 같이, 기재(52)의 편면(片面){구체적으로는 하지 수지 절연층(51)의 상면}에 적층 금속 시트체(54)를 배치한다. 여기서, 하지 수지 절연층(51) 상에 적층 금속 시트체(54)를 배치함으로써, 이후의 제조공정에서 적층 금속 시트체(54)가 하지 수지 절연층(51)으로부터 박리되지 않을 정도의 밀착성이 확보된다. 적층 금속 시트체(54)는 2장의 동박(銅箔)(55,56)(1쌍의 금속박)을 박리 가능한 상태로 밀착시켜서 이루어진다. 구체적으로는 금속 도금(예를 들면, 크롬 도금, 니켈 도금, 티탄 도금, 또는 이것들의 복합 도금)을 사이에 두고서 동박(55)과 동박(56)이 배치된 적층 금속 시트체(54)가 형성되어 있다.
그 후, 도 5에 나타낸 바와 같이 적층 금속 시트체(54)를 에워싸도록 시트형상의 수지 절연층(21)을 배치하고서 이 수지 절연층(21)을 부착한다. 여기서, 수지 절연층(21)은 적층 금속 시트체(54)에 밀착됨과 아울러, 이 적층 금속 시트체(54)의 주위 영역에 있어서 하지 수지 절연층(51)에 밀착됨으로써 적층 금속 시트체(54)를 밀봉한다.
그리고, 도 6에 나타낸 바와 같이, 예를 들면 엑시머 레이저 또는 UV 레이저 또는 CO2 레이저 등을 사용하여 레이저 가공을 실시함으로써 수지 절연층(21)의 소정의 위치에 비아 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 비아 홀(33) 내의 스미어(smear)를 제거하는 디스미어(desmear) 공정을 실시한다. 또한 디스미어 공정으로서는 에칭액을 이용한 처리 이외에, 예를 들면 O2 플라즈마에 의한 플라즈마 애싱(ashing) 처리를 실시하여도 좋다.
디스미어 공정 후, 종래 공지의 수법에 따라서 무전해 동도금 및 전해 동도금을 실시함으로써 각 비아 홀(33) 내에 비아 도체(34)를 형성한다. 또한 종래 공지의 수법{예를 들면 세미 에디티브법(semi-additive process)}에 의해서 에칭을 실시함으로써, 수지 절연층(21) 상에 도체층(26)을 패턴 형성한다(도 7 참조).
또, 제 2 층~제 4 층의 수지 절연층(22~24) 및 도체층(26)에 대해서도, 상기한 제 1 층의 수지 절연층(21) 및 도체층(26)과 같은 수법에 의해서 형성하여 수지 절연층(21) 상에 적층하여 간다. 그리고, 최외층의 수지 절연층(24)에 대하여 레이저 가공을 실시함에 의해서 복수의 개구부(35)를 형성한다(도 8 참조). 이어서, 과망간산칼륨용액이나 O2 플라즈마 등으로 각 개구부(35) 내의 스미어를 제거하는 디스미어 공정을 실시한다. 이 디스미어 공정을 실시하면, 개구부(35)의 내면이 조화(粗化)되어 미세한 요철로 이루어지는 조화면이 된다.
상기한 빌드업 공정에 의해, 기재(52) 상에 적층 금속 시트체(54), 수지 절연층(21~24) 및 도체층(26)을 적층한 배선 적층체(60)를 형성한다. 또한 도 8에 나타낸 바와 같이, 배선 적층체(60)에 있어서 적층 금속 시트체(54) 상에 위치하는 영역이 다층 배선기판(10)의 배선 적층부(30)가 되는 부분이다.
그리고, 도 9에 나타낸 바와 같이, 배선 적층체(60)에 있어서의 최외층의 수지 절연층(24)의 전면(全面)에 도금을 실시해서, 수지 절연층(24)의 개구부(35) 내에 동도금으로 이루어지는 필드 비아 도체(62)를 형성하고, 또한 해당 수지 절연층(24)을 덮는 전면 도금층(63)을 형성한다{전면 패널 도금 공정}.
전면 패널 도금 공정 후, 배선 적층체(60)를 다이싱(dicing) 장치(도시 생략)로 절단하여, 배선 적층부(30)의 주위 영역을 제거한다(절단공정). 이때, 도 9에 나타낸 바와 같이, 배선 적층부(30)와 그 주위부(64)의 경계(도 9에서는 화살표로 나타내는 경계)에 있어서, 배선 적층부(30)의 하측에 있는 기재(52){지지기판(50) 및 하지 수지 절연층(51)}와 함께 절단한다. 이 절단에 의해서 수지 절연층(21)에 의해 밀봉되어 있던 적층 금속 시트체(54)의 외연부가 노출된 상태로 된다. 즉, 주위부(64)의 제거에 의해서 하지 수지 절연층(51)과 수지 절연층(21)의 밀착부분이 없어진다. 이 결과, 배선 적층부(30)와 기재(52)는 적층 금속 시트체(54)만을 통해서 연결된 상태가 된다.
여기서, 도 10에 나타낸 바와 같이 적층 금속 시트체(54)에 있어서의 1쌍의 동박(55,56)의 계면에서 박리함으로써, 배선 적층부(30)로부터 기재(52)를 제거하여, 배선 적층부(30){수지 절연층(21)}의 하면 상에 있는 동박(55)을 노출시킨다(기재 제거공정). 그 후, 배선 적층부(30)에 있어서의 전면 도금층(63) 및 동박(55)을 서브트랙티브법(subtractive process)으로 패터닝한다(접속단자 형성공정). 구체적으로는 배선 적층부(30)의 상면(31)(전면 도금층(63)의 표면) 및 하면(32)(동박(55)의 표면) 상에 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함으로써, 콘덴서 접속단자(42) 및 마더기판 접속단자(45)에 대응한 소정 패턴의 에칭 레지스터(66)를 형성한다(도 11 참조). 이 상태에서 배선 적층부(30)의 전면 도금층(63) 및 동박(55)에 대해서 에칭에 의한 패터닝을 실시한다. 이 결과, 수지 절연층(24) 상에 콘덴서 접속단자(42)가 형성됨과 아울러, 수지 절연층(21) 상에 마더기판 접속단자(45)가 형성된다.
또 여기에서, 개구부(35) 내에 충전되어 있는 비아 도체(62)(구리층)의 상면을 노출시킴으로써, 비아 도체(62)로 이루어지는 IC칩 접속단자(41)를 형성한다. 또한 여기에서는 전면 도금층(63) 및 동박(55)에 있어서, 에칭 레지스터(66)가 형성되어 있지 않은 영역이 에칭에 의해 서서히 용해 제거된다. 즉, 전면 도금층(63)은 에칭 레지스터(66) 측인 상면에서부터 서서히 용해 제거되고, 동박(55)은 에칭 레지스터(66) 측인 하면에서부터 서서히 용해 제거된다. 이 때문에, 콘덴서 접속단자(42)는 상면보다도 하면이 면적이 큰 단면 사다리꼴 형상으로 형성되고, 마더기판 접속단자(45)는 하면보다도 상면이 면적이 큰 단면 사다리꼴 형상으로 형성된다. 그리고, 콘덴서 접속단자(42) 및 마더기판 접속단자(45)에 각각 형성되어 있는 에칭 레지스터(66)를 박리하여 제거한다(도 12 참조).
그 후, 콘덴서 접속단자(42)의 표면(상면 및 측면), 마더기판 접속단자(45)의 표면(하면 및 측면), 개구부(35)로부터 노출되어 있는 IC칩 접속단자(41)의 표면(상면)에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차로 실시함으로써 니켈-금 도금층(46,47,48)을 형성한다(도금 공정). 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
상기한 본 실시형태에서의 다층 배선기판(10)의 제조방법은 이하에 나타낸 바와 같이 변경하여도 좋다.
도 13에 나타낸 바와 같이, 빌드업 공정에 있어서, 최외층인 제 4 층의 수지 절연층(24)을 동박이 형성된 빌드업 재료로 형성하고, 다른 수지 절연층(21~23)에 대해서는 동박이 형성되지 않은 통상의 빌드업 재료를 사용하여 형성한다. 그리고, 배선 적층체(60)의 상면{최외층이 되는 수지 절연층(24)의 표면}을 동박(68)으로 피복한 상태로 한다. 이후, 도 14에 나타낸 바와 같이, 레이저 가공을 실시함으로써 수지 절연층(24)의 소정의 위치에 동박(68)을 관통하는 개구부(35)를 형성한다. 이어서 각 개구부(35) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
그리고, 배선 적층체(60)에 있어서의 최외층의 수지 절연층(24)에 대한 전면에 도금을 실시하여, 수지 절연층(24)의 개구부(35) 내에 동도금으로 이루어지는 필드 비아 도체(62)를 형성하고, 또 해당 수지 절연층(24)을 덮는 전면 도금층(63)을 형성한다(도 15 참조). 그 후, 상기한 절단공정, 기재 제거공정, 접속단자 형성공정 및 도금 공정 등을 순차로 행함으로써, 도 1에 나타낸 다층 배선기판(10)을 제조한다.
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 다층 배선기판(10)에서 배선 적층부(30)의 상면(31) 측에 형성되는 복수의 접속단자(41,42)는 접속대상의 종류마다 상면의 높이가 다르다. 구체적으로는 복수의 접속단자(41,42)로써 접속대상이 IC칩인 IC칩 접속단자(41)와, 접속대상이 칩 콘덴서인 콘덴서 접속단자(42)가 존재하며, IC칩 접속단자(41)는 최외층에서 노출되는 수지 절연층(24)의 표면보다도 낮고, 콘덴서 접속단자(42)는 수지 절연층(24)의 표면보다도 높게 되어 있다. 이와 같이 하면, IC칩을 플립 칩 접속하기 위한 솔더 범프를 IC칩 접속단자(41) 상에 확실하게 형성할 수 있으므로 IC칩을 확실하게 접속할 수 있다. 또, 칩 콘덴서를 접속하기 위한 솔더 필릿을 콘덴서 접속단자(42)에 확실하게 형성할 수 있으므로 칩 콘덴서를 확실하게 접속할 수 있다.
(2) 본 실시형태의 다층 배선기판(10)에 있어서, 배선 적층부(30)의 상면(31) 측에서 노출되는 수지 절연층(24)에는 개구부(35)가 형성됨과 아울러, 개구부(35) 내에는 상면의 높이가 수지 절연층(24)의 표면보다도 낮게 되는 상태로 IC칩 접속단자(41)가 형성되어 있다. 이와 같이 하면, IC칩 접속단자(41) 부분이 요철형상이 되기 때문에 IC칩 접속단자(41) 상의 개구부(35) 내에서 솔더 볼을 용이하게 위치결정할 수 있다. 그러므로, IC칩 접속단자(41) 상에 솔더 범프를 보다 확실하게 형성할 수 있다.
(3) 본 실시형태의 다층 배선기판(10)에서, 최외층의 수지 절연층(24)에 형성되는 개구부(35)의 내면은 조화면이며, IC칩 접속단자(41)를 구성하는 필드 비아 도체(62)가 조화면을 추종하도록 하여 개구부(35) 내에 충전되어 있다. 이와 같이 IC칩 접속단자(41)를 형성하면, IC칩 접속단자(41)와 수지 절연층(24)의 밀착성을 높일 수 있다. 그 결과, IC칩 접속단자(41)의 박리 등을 확실하게 방지할 수 있고, 다층 배선기판(10)의 신뢰성을 높일 수 있다.
(4) 본 실시형태의 다층 배선기판(10)에서 콘덴서 접속단자(42)는, 그 상면 및 측면이 도금층(47)으로 덮인 구조를 가지고 있으므로, 상면 및 측면에 비교적 큰 솔더 필릿을 확실하게 형성할 수 있다. 또, IC칩 접속단자(41)는 그 상면이 도금층(46)으로 덮인 구조를 가지고 있으므로, IC칩 접속단자(41)의 상면에 솔더 범프를 확실하게 형성할 수 있다. 여기서, 콘덴서 접속단자(42)의 간격은 IC칩 접속단자(41)의 간격보다도 넓고, 또 콘덴서 접속단자(42)는 사이즈가 비교적 크기 때문에, 콘덴서 접속단자(42)의 상면 및 측면에 형성된 솔더 필릿에 의해서 칩 콘덴서를 충분한 강도로 확실하게 솔더 접속할 수 있다. 한편, IC칩 접속단자(41)의 간격은 좁기 때문에, IC칩 접속단자(41)의 측면으로 솔더 범프가 팽창하게 되면, 단자 간의 쇼트가 문제된다. 이것에 대해서, 본 발명에서는 IC칩 접속단자(41)의 상면에만 솔더 범프가 형성되기 때문에, 솔더 범프가 가로방향으로 팽창하는 일이 없으므로 솔더 범프를 통한 단자 간의 쇼트를 회피할 수 있다.
(5) 본 실시형태의 다층 배선기판(10)에서 콘덴서 접속단자(42)는, 수지 절연층(24)과 접촉하는 하면 측이 그 반대 측인 상면보다도 큰 단면 사다리꼴 형상을 이루고 있으므로, 콘덴서 접속단자(42)의 하면과 수지 절연층(24)의 접촉 면적이 커져서, 콘덴서 접속단자(42)의 강도를 충분히 확보할 수 있다. 또, 마더기판 접속단자(45)는 수지 절연층(21)과 접촉하는 상면 측이 그 반대 측인 하면보다도 큰 단면 사다리꼴 형상을 이루고 있으므로, 마더기판 접속단자(45)의 상면과 수지 절연층(21)의 접촉 면적이 커져서, 마더기판 접속단자(45)의 강도를 충분히 확보할 수 있다.
(6) 본 실시형태의 다층 배선기판(10)에서는 상대적으로 면적이 큰 콘덴서 접속단자(42)의 상면의 높이가 상대적으로 면적이 작은 IC칩 접속단자(41)의 상면의 높이보다도 높게 되어 있다. 이와 같이 하면, 접속면적이 큰 칩 콘덴서와 접속면적이 작은 IC칩을 높이가 다른 접속단자(41,42)에 확실하게 접속할 수 있다.
(7) 본 실시형태의 다층 배선기판(10)에서 복수의 수지 절연층(21~24)은, 광경화성을 부여하고 있지 않은 수지 절연재료의 경화물을 주체로 한 빌드업 재료를 사용하여 형성되어 있다. 즉, 최외층의 수지 절연층(24)은 내층의 수지 절연층(22,23)과 같이 절연성이 우수한 빌드업 재료로 형성되어 있다. 따라서, IC칩 접속단자(41) 또는 콘덴서 접속단자(42)의 단자 간격을 좁게 할 수 있으므로, 다층 배선기판(10)의 고집적화가 가능하게 된다. 또, 다층 배선기판(10)에는 최외층에 솔더 레지스트가 형성되어 있지 않으므로, 각 수지 절연층(21~24)과 솔더 레지스트의 열팽창계수 차이에 기인하여 발생하는 다층 배선기판(10)의 뒤틀림을 회피할 수 있다.
(8) 본 실시형태의 다층 배선기판(10)의 제조방법에 있어서, 기재 제거공정을 거치면, 배선 적층부(30)에 있어서의 상면(31)에 전면 도금층(63)이 형성됨과 아울러, 하면(32)에 동박(55)이 형성된 상태가 된다. 이 경우 접속단자 형성공정에 있어서, 통상의 배선기판과 마찬가지로 서브트랙티브법에 의해 상면(31) 및 하면(32)의 양면의 각 접속단자(42,45)를 동시에 패턴 형성할 수 있다. 따라서, 서브트랙티브법으로 패턴 형성하기 위한 종래의 제조설비를 사용할 수 있으므로, 다층 배선기판(10)의 제조원가를 억제할 수 있다.
(9) 본 실시형태의 다층 배선기판(10)의 제조방법에 있어서, 표면에 동박이 형성된 빌드업 재료를 사용하는 경우, 개구부(35)의 레이저 가공 후에 디스미어 공정을 실시할 때에는, 배선 적층부(30)에 있어서의 최외층의 수지 절연층(24)의 표면이 동박(68)으로 덮여 있으므로, 상기 수지 절연층(24)의 표면이 디스미어 공정에서 조화되는 일이 없다. 또 이 경우, 동박(68)의 접촉면의 표면 조도(粗度)가 수지 절연층(24)의 표면에 전사된 상태로 설정된다. 따라서, 적층 구조체(31)에 있어서의 최외층의 수지 절연층(24)에 대하여 균일한 조도의 표면을 실현할 수 있다.
[제 2 실시형태]
이어서, 본 실시형태를 구체화한 제 2 실시형태를 도면에 의거하여 설명한다. 도 16에 나타낸 바와 같이, 본 실시형태의 다층 배선기판(10A)은, 배선 적층부(30)의 상면(31) 측에 형성되는 IC칩 접속단자(41A) 및 콘덴서 접속단자(42A)의 형상 및 그 제조방법이 상기 제 1 실시형태와 다르다. 이하, 제 1 실시형태와의 상위점을 중심으로 설명한다.
도 16에 나타낸 바와 같이, 다층 배선기판(10A)에 있어서, 최외층이 되는 수지 절연층(24)의 개구부(35) 내에는 필드 비아 도체가 형성되어 있지 않고, 개구부(35) 내에 형성되는 IC칩 접속단자(41A)의 상면의 높이는 하지 패턴층(수지 절연층(23) 상에 형성되는 도체층(26))과 거의 같은 높이로 되어 있다. 또한 개구부(35)에서 노출되는 IC칩 접속단자(41A)의 상면에는 도금층(46)이 형성되어 있다. 또, 콘덴서 접속단자(42A)는 상면 및 하면의 면적이 거의 동일하도록 형성되어 있다.
본 실시형태의 다층 배선기판(10A)은 이하의 순서로 제작된다.
우선 제 1 실시형태와 마찬가지로 빌드업 공정을 실시하여, 도 8에 나타낸 배선 적층체(60)를 형성한다. 그 후, 도 17에 나타낸 바와 같이 무전해 동도금을 실시하고, 수지 절연층(24)의 개구부(35) 내부 및 각 수지 절연층(21~24)을 덮는 전면 도금층(71)을 형성한다(전면 도금 공정).
그리고, 도 18에 나타낸 바와 같이, 배선 적층체(60)의 상면에 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함으로써, 콘덴서 접속단자(42A)에 대응한 패턴의 도금 레지스트(72)를 형성한다. 도 19에 나타낸 바와 같이, 도금 레지스트(72)를 형성한 상태에서 선택적으로 도금을 행함으로써, 복수의 개구부(35) 중 일부의 것에 대해서 그 내부에 필드 비아 도체(73)를 형성함과 아울러, 필드 비아 도체(73)의 상부에 콘덴서 접속단자(42A)를 형성한다(필드 비아 도체 형성공정).
필드 비아 도체 형성공정 후, 도 20에 나타낸 바와 같이, 세미 에디티브법에 의해 패터닝함으로써, 필드 비아 도체(73) 및 콘덴서 접속단자(42A)를 남기면서 전면 도금층(71)을 제거한다(전면 도금층 제거공정).
전면 도금층 제거공정, 배선 적층체(60)를 다이싱 장치(도시 생략)로 절단하여, 배선 적층부(30)의 주위 영역을 제거한다(절단공정). 이때, 도 20에 나타낸 바와 같이, 배선 적층부(30)와 그 주위부(64)의 경계(도 20에서 화살표로 나타낸 경계)에 있어서, 배선 적층부(30)의 하측에 있는 기재(52){지지기판(50) 및 하지 수지 절연층(51)}와 함께 절단한다. 이 절단에 의해서, 수지 절연층(21)에 의해 밀봉되어 있던 적층 금속 시트체(54)의 외연부가 노출된 상태로 된다.
이때, 적층 금속 시트체(54)에 있어서의 1쌍의 동박(55,56)의 계면에서 박리함으로써, 도 21에 나타낸 바와 같이 배선 적층부(30)로부터 기재(52)를 제거하여 배선 적층부(30){수지 절연층(21)}의 하면(32) 상에 있는 동박(55)을 노출시킨다(기재 제거공정).
기재 제거공정 후, 배선 적층부(30)에 있어서의 동박(55)을 서브트랙티브법으로 패터닝하여 마더기판 접속단자(45)를 형성한다(접속단자 형성공정). 구체적으로는 배선 적층부(30)의 상면(31) 및 하면(32)에 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이것에 의해서 배선 적층부(30)의 상면(31)에는 표면 전체를 덮는 에칭 레지스터가 형성됨과 아울러, 하면(32)에는 마더기판 접속단자(45)에 대응한 소정 패턴의 에칭 레지스터가 형성된다. 이 상태에서 배선 적층부(30)의 하면(32)의 동박(55)에 대해서 에칭에 의한 패터닝을 실시하여 불필요한 동박(55)을 제거함으로써, 수지 절연층(21) 상에 마더기판 접속단자(45)를 형성한다. 접속단자 형성공정 후, 배선 적층부(30)의 상면(31) 및 하면(32)에 형성되어 있는 에칭 레지스터를 박리하여 제거한다(도 22 참조).
그 후, 콘덴서 접속단자(42A) 및 마더기판 접속단자(45)의 표면(상면 및 측면), 개구부(35)로부터 노출되어 있는 IC칩 접속단자(41A)의 표면(상면)에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차로 실시함으로써 니켈-금 도금층(46,47,48)을 형성한다(도금 공정). 이상의 공정을 거침으로써 도 16의 다층 배선기판(10A)을 제조한다.
따라서, 본 실시형태의 다층 배선기판(10A)에 의하면, 상기 제 1 실시형태와 같은 효과를 얻을 수 있다. 또, 본 실시형태의 다층 배선기판(10A)의 제조방법에 의하면, 배선 적층부(30)의 상면(31)에 있어서 최외층에서 노출되는 수지 절연층(24)에 균일한 깊이가 되도록 복수의 개구부(35)를 확실하게 형성할 수 있다. 이 경우, IC칩 접속단자(41A) 상의 개구부(35) 내에서 미세한 솔더 볼을 용이하게 위치결정할 수 있고, IC칩 접속단자(41A) 상에 있어서의 솔더 범프의 형성을 보다 확실하게 행할 수 있다.
또한 본 발명의 각 실시형태는 이하에 나타낸 바와 같이 변경하여도 좋다.
◎ 상기 제 2 실시형태에서는 다층 배선기판(10A)에 있어서, 상면(31) 측의 콘덴서 접속단자(42A)를 세미 에디티브법으로 패턴 형성하고, 하면(32) 측의 마더기판 접속단자(45)를 서브트랙티브법으로 패턴 형성하는 것이었지만, 이것에 한정되는 것은 아니다. 예를 들면, 하면(32) 측의 마더기판 접속단자(45)를 세미 에디티브법으로 패턴 형성하여도 좋다. 그 구체적인 제조방법을 설명한다.
우선 빌드업 공정을 실시하여 도 23에 나타낸 배선 적층체(60A)를 제조한다. 또한 배선 적층체(60A)에서는 적층 금속 시트체(54A)가, 두께가 각각 다른 동박(55A)과 동박(56A)으로 형성되어 있는 점이 도 8의 배선 적층체(60)와 다르다. 적층 금속 시트체(54A)에 있어서, 하면 측(기재(52) 측)에 배치되는 동박(56A)보다도 상면 측에 배치되는 동박(55A)이 얇게 되어 있다. 또한 동박(55A)의 두께는 3㎛~5㎛ 정도이다.
빌트업공정 후, 도 24에 나타낸 바와 같이, 무전해 동도금을 실시하여, 수지 절연층(24)의 개구부(35) 내부 및 각 수지 절연층(21~24)을 덮는 전면 도금층(71)을 형성한다(전면 도금 공정).
그 후, 절단공정을 실시하여 배선 적층체(60A)를 다이싱 장치(도시 생략)로 절단함으로써, 배선 적층부(30)의 주위 영역을 제거한다. 그리고, 기재 제거공정을 실시하여 적층 금속 시트체(54A)에 있어서의 1쌍의 동박(55A,56A)의 계면에서 박리함으로써, 도 25에 나타낸 바와 같이 배선 적층부(30)로부터 기재(52)를 제거하여 배선 적층부(30)(수지 절연층(21))의 하면(32) 상에 있는 동박(55A)을 노출시킨다.
배선 적층부(30)의 상면(31) 및 하면(32)에 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 행함으로써, 콘덴서 접속단자(42A) 및 마더기판 접속단자(45A)에 대응한 패턴의 도금 레지스트(72)를 형성한다(도 26 참조).
그 후, 도 27에 나타낸 바와 같이, 도금 레지스트(72)가 형성된 상태에서 선택적으로 패턴 도금을 행한다. 이것에 의해, 배선 적층부(30)의 상면(31)에 있어서, 복수의 개구부(35) 중 일부의 것에 대해 그 내부에 필드 비아 도체(73)를 형성함과 아울러, 필드 비아 도체(73)의 상부에 콘덴서 접속단자(42A)를 형성한다. 또, 배선 적층부(30)의 하면(32)에 있어서, 동박(55A)의 하부에 마더기판 접속단자(45A)를 형성한다.
그리고, 도 28에 나타낸 바와 같이, 세미 에디티브법으로 패터닝한다. 이 패터닝에 의해, 상면(31)에 있어서의 콘덴서 접속단자(42A) 및 필드 비아 도체(73)를 남기면서 전면 도금층(71)을 제거한다. 또, 하면(32)에 있어서의 마더기판 접속단자(45A)를 남기면서 동박(55A)을 제거한다. 그 후, IC칩 접속단자(41A), 콘덴서 접속단자(42A) 및 마더기판 접속단자(45A)의 표면에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차로 실시함으로써 니켈-금 도금층(46,47,48)을 형성한다(도 29 참조). 이상의 공정을 거치는 것에 의해 도 29의 다층 배선기판(10B)을 제조한다. 이 다층 배선기판(10B)에서도 상기한 제 2 실시형태와 같은 효과를 얻을 수 있다.
◎ 상기 각 실시형태의 다층 배선기판(10,10A,10B)에 있어서, 배선 적층부(30)를 구성하는 복수의 수지 절연층(21~24)은, 광경화성을 부여하고 있지 않은 수지 절연재료의 경화물을 주체로 한 빌드업 재료를 사용하여 형성되어 있다. 이 다층 배선기판(10,10A,10B)들에 대해서, 광경화성을 부여한 수지 절연재료의 경화물을 주체로 한 솔더 레지스트를 형성하여도 좋다. 이 솔더 레지스트를 형성한 다층 배선기판(10C~10F)의 구현예를 도 30 ~ 도 34에 나타낸다.
도 30의 다층 배선기판(10C)에서는 배선 적층부(30)의 하면(32)에만 솔더 레지스트(80)가 형성되어 있으며, 솔더 레지스트(80)에는 마더기판 접속단자(45)를 노출시키는 개구부(81)가 형성되어 있다. 다층 배선기판(10C)에 있어서, 솔더 레지스트(80)의 개구부(81)는 마더기판 접속단자(45)보다도 작고, 마더기판 접속단자(45)의 표면측 외주부가 솔더 레지스트(80)에 의해 피복되어 있다. 또, 도 31의 다층 배선기판(10D)에서도, 배선 적층부(30)의 하면(32)에만 솔더 레지스트(80)가 형성되어 있으며, 솔더 레지스트(80)에는 마더기판 접속단자(45)를 노출시키는 개구부(81A)가 형성되어 있다. 다층 배선기판(10D)에 있어서, 솔더 레지스트(80)의 개구부(81A)는 마더기판 접속단자(45)보다도 크고, 마더기판 접속단자(45)의 하면 및 측면 전체가 노출되어 있다. 다층 배선기판(10C,10D)과 같이 배선 적층부(30)의 하면(32)에 솔더 레지스트(80)을 형성함에 의해서, 마더기판 접속단자(45)를 보호할 수 있으므로, 기판 반송 시 등에 있어서 마더기판 접속단자(45)가 손상되는 것이 방지된다.
도 32의 다층 배선기판(10E)에서는, 배선 적층부(30)의 하면(32)에 부가하여, 상면(31)에도 솔더 레지스트(83)가 형성되어 있으며, 솔더 레지스트(83)에는 콘덴서 접속단자(42)를 노출시키는 개구부(84)가 형성되어 있다. 솔더 레지스트(83)는 배선 적층부(30)의 상면(31)에 있어서 칩 탑재영역(43) 이외의 부분(칩 탑재영역(43)의 외주측의 부분)에 형성되어 있다(도 33 참조). 다층 배선기판(10E)에 있어서, 솔더 레지스트(83)의 개구부(84)는 콘덴서 접속단자(42)보다도 작고, 콘덴서 접속단자(42)의 표면측 외주부가 솔더 레지스트(83)에 의해 피복되어 있다.
또, 도 34의 다층 배선기판(10F)에서도, 배선 적층부(30)의 하면(32)에 부가하여, 상면(31)에도 솔더 레지스트(83)가 형성되어 있으며, 솔더 레지스트(83)에는 콘덴서 접속단자(42)를 노출시키는 개구부(84A)가 형성되어 있다. 다층 배선기판(10D)에 있어서, 솔더 레지스트(83)의 개구부(84A)는 콘덴서 접속단자(42)보다도 크고, 콘덴서 접속단자(42)의 상면 및 측면 전체가 노출되어 있다. 다층 배선기판(10E,10F)과 같이 솔더 레지스트(83)를 형성함에 의해서, 콘덴서 접속단자(42)를 보호할 수 있다. 또, 솔더 레지스트(83)를 형성함으로써, 배선 적층부(30)의 상면(31)에 있어서의 칩 탑재영역(43)과 그 외주부에 단차가 형성된다. 따라서, 칩 탑재영역(43)에 플럭스(flux) 또는 언더필(underfill)을 충전할 때에, 플럭스 또는 언더필이 외주부측으로 비어져 나오는 문제를 회피할 수 있다.
또한 다층 배선기판(10E,10F)에 있어서, 칩 탑재영역(43)에도 솔더 레지스트(83)를 형성하여도 좋다. 이 경우, 칩 탑재영역(43)의 솔더 레지스트(83)에 IC칩 접속단자(41)를 노출시키기 위한 개구부를 형성한다. IC칩 접속단자(41)를 노출시키는 개구부는 탑재하는 IC칩의 종류에 따라, IC칩 접속단자(41)보다 작아도 좋고 커도 좋다.
또한 상기한 각 다층 배선기판(10C~10F)의 배선 적층부(30)는 상기 제 1 실시형태와 같은 구성이다. 또, 각 다층 배선기판(10C~10F)과 같이 솔더 레지스트(80,83)를 형성하면, 배선 적층부(30)를 구성하는 수지 절연층(21~24)과의 열팽창계수 차이에 의해 기판의 뒤틀림이 발생하는 경우가 있다. 이 대책으로서 배선 적층부(30)의 상면(31) 및 하면(32)에 형성되는 솔더 레지스트의 형성면적을 조정하거나 더미 전극을 별도로 형성함으로써 뒤틀림을 방지하도록 구성하여도 좋다.
◎ 상기 각 실시형태에서는 복수의 수지 절연층(21~24)에 형성되는 복수의 도체층(26)은 하면(32) 측에서 상면(31) 측을 향함에 따라 직경이 확대되는 비아 도체(34)에 의해 서로 접속되어 있지만 이것에 한정되는 것은 아니다. 복수의 수지 절연층(21~24)에 형성되는 비아 도체(34)는 동일 방향으로 직경이 확대되는 형상이면 좋고, 상면(31) 측에서 하면(32) 측을 향함에 따라 직경이 확대되는 비아 도체에 의해 복수의 도체층(26)을 서로 접속하여도 좋다.
◎ 상기 각 실시형태에서, 각 접속단자(41,42,45)를 피복하는 도금층(46,47,48)은 니켈-금 도금층이지만 구리 이외 도금층이면 좋고, 예를 들면 니켈-팔라듐-금 도금층 등의 다른 도금층으로 변경하여도 좋다.
이어서, 상기한 각 실시형태에 의해 파악되는 기술적 사상을 이하에 열거한다.
(1) 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판으로서, 상기 제 1 주면측에는 접속대상이 다른 적어도 2종류의 제 1 주면측 접속단자가 존재함과 아울러, 상기 제 1 주면측 접속단자의 상면의 높이가 상기 접속대상의 종류마다 다르게 되어 있으며, 상기 제 1 주면 상에 있어서 상기 IC칩을 탑재하는 영역의 주위에는 광경화성을 부여한 수지 절연재료의 경화물을 주체로 한 솔더 레지스트가 형성되어 있는 것을 특징으로 하는 다층 배선기판.
(2) 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판으로서, 상기 제 1 주면측에는 접속대상이 다른 적어도 2종류의 제 1 주면측 접속단자가 존재함과 아울러, 상기 제 1 주면측 접속단자의 상면의 높이가 상기 접속대상의 종류마다 다르게 되어 있으며, 상기 제 2 주면측에는 상기 접속대상이 마더기판이고 상기 IC칩 접속단자 및 상기 수동부품 접속단자보다도 면적이 큰 마더기판 접속단자가 상기 복수의 제 2 주면측 접속단자로써 존재함과 아울러, 상기 제 2 주면측의 최외층에서 노출되는 수지 절연층의 표면을 기준면으로 했을 때, 상기 마더기판 접속단자의 상면의 높이가 상기 기준면보다도 높게 되어 있는 것을 특징으로 하는 다층 배선기판.
(3) 상기 마더기판 접속단자는 상기 수지 절연층과 접촉하는 상면 측이 그 반대 측인 하면보다도 큰 단면 사다리꼴 형상을 이루고 있는 것을 특징으로 하는 상기 (2)에 기재된 다층 배선기판.
(4) 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 수지 절연층에는 각각 동일한 방향으로 직경이 확대되는 비아 도체가 형성되어 있는 다층 배선기판으로서, 상기 제 2 주면측에는 접속대상이 다른 적어도 2종류의 제 2 주면측 접속단자가 존재함과 아울러, 상기 제 2 주면측 접속단자의 상면의 높이가 상기 접속대상의 종류마다 다르게 되어 있는 것을 특징으로 하는 다층 배선기판.
(5) 상기 제 2 주면측에는 상기 접속대상이 마더기판인 마더기판 접속단자가 존재함과 아울러, 상기 접속대상이 IC칩인 IC칩 접속단자 또는 상기 접속대상이 수동부품인 수동부품 접속단자가 존재하는 것을 특징으로 하는 상기 (4)에 기재된 다층 배선기판.
(6) 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 수지 절연층에는 각각 동일한 방향으로 직경이 확대되는 비아 도체가 형성되어 있는 다층 배선기판의 제조방법으로서, 1쌍의 금속박을 서로 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재 상에서, 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성하는 빌드업 공정과, 상기 적층 구조체에 있어서의 최외층의 수지 절연층에 대한 전면 패널 도금을 실시하고, 이 수지 절연층에 필드 비아 도체를 형성하고, 또한 이 수지 절연층을 덮는 전면 도금층을 형성하는 전면 패널 도금 공정과, 상기 전면 패널 도금 공정 후, 상기 1쌍의 금속박을 서로 박리함에 의해서 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정과, 상기 기재 제거공정 후, 상기 적층 구조체에 있어서의 상기 전면 도금층 및 상기 금속박을 서브트랙티브법으로 패터닝함에 의해서, 상기 제 1 주면측 접속단자 및 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
(7) 상기 빌드업 공정에서는 상기 적층 구조체에 있어서의 최외층의 수지 절연층을 형성함에 있어서, 광경화성을 부여하고 있지 않은 수지 절연재료를 주체로하여 그 표면에 동박이 형성된 빌드업 재료를 이용함과 아울러, 적층된 상기 동박이 형성된 빌드업 재료에 대하여 레이저 가공을 실시함에 의해서, 상기 필드 비아 도체를 형성하기 위한 개구부를 형성하고, 상기 빌드업 공정 후 또는 상기 전면 패널 도금 공정 전에, 상기 개구부 내의 스미어를 제거하는 디스미어 공정을 실시하는 것을 특징으로 하는 상기 (6)에 기재된 다층 배선기판의 제조방법.
(8) 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 수지 절연층에는 각각 동일한 방향으로 직경이 확대되는 비아 도체가 형성되어 있는 다층 배선기판의 제조방법으로서, 1쌍의 금속박을 서로 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재 상에서, 같은 수지 절연재로 이루어지는 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성함과 아울러, 최외층의 수지 절연층에 대하여 레이저 가공을 실시함에 의해서 복수의 개구부를 형성하는 빌드업 공정과, 무전해 도금을 실시하여 상기 복수의 개구부의 내부 및 상기 수지 절연층을 덮는 전면 도금층을 형성하는 전면 도금 공정과, 상기 제 1 주면 상에 도금 레지스트를 형성한 상태에서 선택적으로 패턴 도금을 실시함에 의해서 상기 복수의 개구부 중 일부의 것에 대하여 필드 비아 도체를 형성하는 필드 비아 도체 형성공정과, 상기 필드 비아 도체 형성공정 후, 세미 에디티브법으로 패터닝함에 의해서, 상기 필드 비아 도체를 남기면서 상기 전면 도금층을 제거하는 전면 도금층 제거공정과, 상기 전면 도금층 제거공정 후, 상기 1쌍의 금속박을 서로 박리함에 의해서 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정과, 상기 기재 제거공정 후, 상기 적층 구조체에 있어서의 상기 금속박을 서브트랙티브법으로 패터닝함에 의해서, 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
10,10A~10F - 다층 배선기판 21~24 - 수지 절연층
26 - 도체층 30 - 적층 구조체로서의 배선 적층부
31 - 제 1 주면으로서의 상면 32 - 제 2 주면으로서의 하면
33 - 비아 홀 34 - 비아 도체
35 - 개구부 41, 41A - IC칩 접속단자
42, 42A - 수동부품 접속단자로서의 콘덴서 접속단자
45, 45A - 제 2 주면측 접속단자로서의 마더기판 접속단자
46,47 - 도금층 52 - 기재
55 - 금속박으로서의 동박 62 - 구리층으로서의 필드 비아 도체
80 - 솔더 레지스트

Claims (10)

  1. 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해 서로 접속되어 있는 다층 배선기판으로서,
    상기 제 1 주면측에는 접속대상이 다른 적어도 2종류의 제 1 주면측 접속단자가 존재함과 아울러, 상기 제 1 주면측 접속단자의 상면의 높이가 상기 접속대상의 종류마다 다르게 되어 있는 것을 특징으로 하는 다층 배선기판.
  2. 청구항 1에 있어서,
    상기 제 1 주면측에는, 상기 접속대상이 IC칩인 IC칩 접속단자 및 상기 접속대상이 수동부품이며 상기 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 상기 복수의 제 1 주면측 접속단자로써 존재함과 아울러,
    상기 제 1 주면측의 최외층에서 노출되는 수지 절연층의 표면을 기준면으로 했을 때, 상기 수동부품 접속단자의 상면의 높이가 상기 기준면보다도 높고, 상기 IC칩 접속단자의 상면의 높이가 상기 기준면과 같거나 또는 그보다도 낮게 되어 있는 것을 특징으로 하는 다층 배선기판.
  3. 청구항 2에 있어서,
    상기 제 1 주면측의 최외층에서 노출되는 수지 절연층에는 개구부가 형성됨과 아울러, 상기 개구부 내에는 상면의 높이가 상기 기준면보다도 낮게 되는 상태로 상기 IC칩 접속단자가 형성되어 있는 것을 특징으로 하는 다층 배선기판.
  4. 청구항 3에 있어서,
    상기 개구부의 내면은 조화면(粗化面)이며, 상기 IC칩 접속단자는 구리층을 주체로 하여 구성되되, 상기 구리층은 상기 조화면을 추종하도록 하여 상기 개구부 내에 충전되어 있는 것을 특징으로 하는 다층 배선기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 1 주면측에는, 상기 접속대상이 IC칩인 IC칩 접속단자 및 상기 접속대상이 수동부품이며 상기 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 상기 복수의 제 1 주면측 접속단자로써 존재함과 아울러,
    상기 수동부품 접속단자는 주체를 이루는 구리층의 상면 및 측면을 구리 이외의 도금층으로 덮은 구조를 가지며, 상기 IC칩 접속단자는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있는 것을 특징으로 하는 다층 배선기판.
  6. 청구항 2 내지 청구항 5 중 어느 한 항에 있어서,
    상기 수동부품 접속단자는 상면보다도 하면이 큰 단면 사다리꼴 형상을 이루고 있는 것을 특징으로 하는 다층 배선기판.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상대적으로 면적이 큰 상기 제 1 주면측 접속단자의 상면의 높이가, 상대적으로 면적이 작은 상기 제 1 주면측 접속단자의 상면의 높이보다도 높게 되어 있는 것을 특징으로 하는 다층 배선기판.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 복수의 수지 절연층에 형성된 상기 비아 도체는 모두 상기 제 2 주면측에서 상기 제 1 주면측으로 향함에 따라 직경이 확대되는 형상을 가지는 것을 특징으로 하는 다층 배선기판.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 복수의 수지 절연층은 광경화성을 부여하고 있지 않은 수지 절연재료의 경화물로 형성된 것인 것을 특징으로 하는 다층 배선기판.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 제 2 주면 상에는 광경화성을 부여한 수지 절연재료의 경화물을 주체로 한 솔더 레지스트가 형성되어 있는 것을 특징으로 하는 다층 배선기판.
KR1020100135648A 2009-12-28 2010-12-27 다층 배선기판 KR101281410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009296910A JP2011138868A (ja) 2009-12-28 2009-12-28 多層配線基板
JPJP-P-2009-296910 2009-12-28

Publications (2)

Publication Number Publication Date
KR20110076803A true KR20110076803A (ko) 2011-07-06
KR101281410B1 KR101281410B1 (ko) 2013-07-02

Family

ID=44175927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135648A KR101281410B1 (ko) 2009-12-28 2010-12-27 다층 배선기판

Country Status (5)

Country Link
US (1) US20110155438A1 (ko)
JP (1) JP2011138868A (ko)
KR (1) KR101281410B1 (ko)
CN (1) CN102111952B (ko)
TW (1) TW201136466A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2016104519A1 (ja) * 2014-12-22 2016-06-30 学校法人関東学院 プリント配線板の製造方法
KR20170075423A (ko) * 2015-12-23 2017-07-03 삼성전기주식회사 저항 소자 및 그 실장 기판
CN108417496B (zh) * 2018-01-26 2020-06-12 申宇慈 一种用于制造包含导电通孔的基板的方法
CN116031238A (zh) * 2021-10-26 2023-04-28 群创光电股份有限公司 电子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335992A (ja) * 1994-06-13 1995-12-22 Sony Corp 配線基板と配線基板の製造方法
JP2002151618A (ja) * 2000-11-15 2002-05-24 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP3999784B2 (ja) * 2003-01-16 2007-10-31 富士通株式会社 電子部品搭載基板の製造方法
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
JP2007317851A (ja) * 2006-05-25 2007-12-06 Fujikura Ltd プリント配線板、プリント配線板形成方法及び基板間接続構造
US7964800B2 (en) * 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5280032B2 (ja) 2007-09-27 2013-09-04 新光電気工業株式会社 配線基板
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
JP2009277916A (ja) * 2008-05-15 2009-11-26 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
JP5306789B2 (ja) * 2008-12-03 2013-10-02 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN102111952B (zh) 2014-06-04
TW201136466A (en) 2011-10-16
KR101281410B1 (ko) 2013-07-02
US20110155438A1 (en) 2011-06-30
CN102111952A (zh) 2011-06-29
JP2011138868A (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
KR101281410B1 (ko) 다층 배선기판
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
TWI414221B (zh) 多層配線基板及其製造方法
KR101323541B1 (ko) 다층 배선기판
JP4538486B2 (ja) 多層基板およびその製造方法
TWI507096B (zh) 多層電路板及其製作方法
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP5566771B2 (ja) 多層配線基板
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR20120043649A (ko) 다층 배선기판의 제조방법
JP5462777B2 (ja) 多層配線基板の製造方法
JP2011181542A (ja) 多層配線基板及びその製造方法
JP5638269B2 (ja) 多層配線基板
US20230135774A1 (en) Interconnect substrate, method of manufacturing the same, and semiconductor apparatus
JP5269757B2 (ja) 多層配線基板
JP5857632B2 (ja) 回路基板、回路基板の製造方法及び電子装置
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법
TW201507562A (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee