JP3999784B2 - 電子部品搭載基板の製造方法 - Google Patents
電子部品搭載基板の製造方法 Download PDFInfo
- Publication number
- JP3999784B2 JP3999784B2 JP2004566275A JP2004566275A JP3999784B2 JP 3999784 B2 JP3999784 B2 JP 3999784B2 JP 2004566275 A JP2004566275 A JP 2004566275A JP 2004566275 A JP2004566275 A JP 2004566275A JP 3999784 B2 JP3999784 B2 JP 3999784B2
- Authority
- JP
- Japan
- Prior art keywords
- build
- support substrate
- chip
- manufacturing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Description
【0001】
本発明は、電気・電子機器の回路系に使用される電子部品搭載基板の製造方法に関する。
【背景技術】
【0002】
近年、電子機器に対する高性能化および小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。そのような高密度実装化に対応すべく、ICチップについては、ベアチップの状態で配線基板に面実装される即ちフリップチップ実装される場合が多い。ICチップを搭載するための配線基板については、ICチップの多ピン化に伴って、配線の高密度化を達成するうえで好適な多層配線基板が採用される傾向にある。
【0003】
多層配線基板における多層配線構造を形成するための工法として、ビルドアップ法がある。ビルドアップ法においては、コア基板上で、絶縁層の形成と当該絶縁層上での配線パターンの形成とが順次繰り返されて、配線が多層化される。具体的には、まず、コア基板となるガラスエポキシ基板やBT基板上にエポキシ系樹脂からなるビルドアップ絶縁層を積層形成する。次いで、当該絶縁層に対してビアホールを形成する。ビアホールの形成手法としては、絶縁層材料として感光性樹脂を用いてフォトリソグラフィ技術により絶縁層に穴を形成する方法や、レーザーを照射することによって絶縁層に穴を形成する方法などが採用される。絶縁層にビアホールを形成した後、無電解メッキや電気メッキによって、絶縁層上に導体材料を成膜する。このとき、導体材料によりビアホールにはビアが形成される。次に、絶縁層上に成膜された導体材料をエッチングすることによって配線パターンを形成する。このようにして絶縁層上において配線パターンを形成した後、絶縁層の積層形成から配線パターン形成まで一連の工程を所定回数繰り返すことによって、配線の多層化を図ることができ、その結果、回路の集積度を高めることができる。
【0004】
しかし、ビルドアップ法によって多層配線構造が形成された多層配線基板では、高周波帯域における伝送特性が問題となっている。特に、ICチップとキャパシタとの間の距離が長くなると配線抵抗(つまり、インダクタンス)が増大し、それに伴い信号ノイズがより発生し易くなる。
【0005】
そこで、ICチップとキャパシタとの間の距離を短くして配線抵抗を抑制する技術として、コア基板の表面側にICチップの電極部が露出するようにしてコア基板にICチップを内蔵し、その後、コア基板の表面に多層配線構造を形成する技術が公知となっている(たとえば、下記文献1および2参照。)。また、ICチップとキャパシタとの間の距離を短くして配線抵抗を抑制するための他の技術として、金属からなる支持基板の表面にビルドアップ法により多層配線構造を形成し、この多層配線構造の最外層の表面に対してICチップを搭載するとともに補強板加工を施した後、前記支持基板の全体を除去し、それにより露出した絶縁層の裏面にハンダバンプを形成するMulti-Layer Thin-Film(MLTF)Pac
kaging Technologyが公知となっている。(たとえば、下記文献3参照。)。
【0006】
【文献1】
特開2001−352174号公報
【文献2】
R. Emery, S. Towle, H. Braunisch, C. Hu, G. Raiser, and G. J. Vanden
top、"Novel Microelectronic Packaging Method for Reduced Thermomechan
ical Stresses on Low Dielectric Constant Materials"、[online]、平成1
3年10月12日、intel Co. H.P.、URL:http://www.intel.com/research/
silicon/BBULconferencefoils.pdf>
【文献3】
T. Shimoto, K. Kikuchi, H. Honda, K. Kata, K. Baba, and K. Matsui "
High-Performance Flip-Chip BGA based on Multi-Layer Thin-Film Packagin
g Technology", Proceedings of the 2002 IMAPS, p.10-15.
【0007】
上記文献1および2に開示されている技術は、ICチップを予め支持基板に固定した後で、ビルドアップ法により多層配線構造を形成するため、ICチップと多層配線構造との位置合わせが困難である。また、ICチップを予め支持基板に固定した後に多層配線構造を形成するため、多層配線構造に不良が生じた場合、ICチップの再利用が非常に困難である。つまり、多層配線構造の歩留まりが100%でない場合は、非常に高価なICチップを無駄にする可能性が高い。
【0008】
また、文献3に開示されている技術は、ICチップとキャパシタとの距離を近くするために、最終的に支持基板を全面除去する必要がある。このように支持基板を除去するとチップ部品搭載基板として剛性に乏しく、実装やその他のハンドリングを行うのが非常に困難になる。加えて、支持基板が除去されたチップ部品搭載基板に対して剛性付与の目的で多層配線構造の最上層の表面にステフナを設ける場合、プロセス工程が増加するため、作業効率的に好ましくない。また、ICチップ搭載後にチップ部品搭載基板を加工する必要があるため、当該加工時にICチップが壊れる可能性がある。
【0009】
【発明の開示】
そこで、本発明の目的は、電子部品搭載基板の低インダクタンス化を図るとともに、位置合わせ性および実用性に優れ且つ作業効率にも優れた電子部品搭載基板の製造方法を提供することにある。
【0010】
本発明の他の目的は、このような方法により製造されたチップ部品搭載基板を提供することにある。
【0011】
本発明によって提供される電子部品搭載基板の製造方法は、金属製の支持基板の表面に、ビルドアップ絶縁層およびビルドアップ配線パターンを交互に形成するビルドアップ積層工程と、前記支持基板の電子部品を載置する位置に貫通孔を形成して、最内層のビルドアップ絶縁層を露出させる孔形成工程と、前記支持基板の前記貫通孔を介して前記最内層のビルドアップ絶縁層に電子部品を搭載する実装工程とを含んでいる。
【0012】
このような製造方法によれば、支持基板の表面にビルドアップ積層体を形成した後に電子部品の搭載を行うことができる。そのため、ビルドアップ積層体に対して電子部品を搭載する際の位置合わせは、比較的容易に行うことができる。また、ビルドアップ積層体を形成した後で電子部品の搭載を行うことができるので、ビルドアップ積層体が適性に形成されたことを確認してから電子部品を搭載すればよいので電子部品を無駄にすることがな
く、実用性に優れている。さらに、支持基板は電子部品の搭載領域のみを除去するから、支持基板の残りの部分がステフナと同様の役割を果たす。そのため、実装やその他のハンドリングを行うのに充分な剛性を有している。したがって、別途剛性付与を行う工程を設ける必要がなく、作業効率的にも優れている。
【0013】
好ましくは、前記実装工程の後に前記貫通孔において前記電子部品の周りに生じる隙間を絶縁性樹脂で封止する封止工程をさらに含んでいる。これにより、各配線間の絶縁性が向上するのに加え、電子部品の搭載状態における安定度が増す。そのため、電子部品とビルドアップ積層体との間の電気的接続について、より高い信頼性を達成することができる。
【0014】
本発明の製造方法は、前記ビルドアップ積層工程の前に2枚の支持基板の裏面同士を仮接合する仮接合工程をさらに含み、前記ビルドアップ積層工程の後で前記孔形成工程の前に両支持基板を分離する分離工程をさらに含み、前記ビルドアップ積層工程は各支持基板の表面に対して行われる。このような製造方法によれば、ビルドアップ積層工程において支持基板やビルドアップ絶縁層に熱がかかる際、両者の熱膨張率の差に起因して生じる反りを緩和することができる。すなわち、2枚の支持基板の裏面同士を仮接合することによって、一方の支持基板と当該支持基板の表面に形成されたビルドアップ絶縁層との熱膨張率の差に起因する反りが生じたとしても、この反りとは正反対に、他方の支持基板と当該他方の支持基板の表面に形成されたビルドアップ絶縁層との熱膨張率の差に起因する反りが生じ、互いに相殺しあう。これにより、実装信頼性が向上する。
【0015】
本発明の製造方法において、前記仮接合工程は、各支持基板の外周部からはみ出す大きさの2枚の樹脂シートの間に前記両支持基板を挟み、両樹脂シートを加熱下で真空ラミネートすることにより行う。このような製造方法によれば、2枚の支持基板は、接着剤などを使うことなく接合状態を維持することができるとともに、たとえば前記外周部からはみ出している樹脂シートを切断するだけで2枚の支持基板を容易に分離することができる。また、樹脂シートの一部は、ビルドアップ絶縁層の最内層として用いることが可能であり、作業効率的にも優れている。
【0016】
好ましくは、前記仮接合工程の後に前記両樹脂シートの少なくともはみ出し部に金属メッキ膜を形成するメッキ工程をさらに含んでいる。このような製造方法によれば、ビルドアップ積層工程においてビルドアップ絶縁層上にビルドアップ配線パターンを形成する際に表面粗化処理を行う場合でも、前記金属メッキ膜により前記はみ出し部の樹脂シートは表面粗化処理の影響を受けない。したがって、ビルドアップ積層工程において多層形成する場合でも、前記はみ出し部の樹脂シートが破損したりすることがなく、2枚の支持基板の仮接合状態をより安定して維持することができる。
【0017】
好ましくは、前記金属メッキ膜は、前記最内層のビルドアップ絶縁層に対する配線パターンと同時に形成される。このような製造方法によれば、金属メッキ膜の形成を、より作業効率よく行うことができる。
【0018】
好ましくは、前記メッキ工程の後に前記金属メッキ膜上に当該金属メッキ膜とは異なる材料の保護膜を形成する膜形成工程をさらに含んでいる。このような製造方法によれば、金属メッキ膜が、たとえばサブトラクティブ法を用いて配線パターンを形成する際に行われるエッチングなどにより除去されるのを防ぐことができる。これにより、はみ出し部の樹脂シートの破損を防ぐことができ、2枚の支持基板の仮接合状態をより安定して維持することができる。
【0019】
本発明の好ましい実施の形態においては、電子部品において、最内層のビルドアップ絶
縁層におけるビルドアップ配線パターンが形成されていない裏面および/または支持基板の裏面を研磨する研磨工程をさらに有している。このような製造方法によれば、電子部品搭載基板全体の薄肉小型化を図ることが可能となる。
【0020】
本発明の製造方法によって作成される電子部品搭載基板は、金属製の支持基板と、当該支持基板の表面にビルドアップ絶縁層およびビルドアップ配線パターンを交互に形成してなるビルドアップ積層体と、当該ビルドアップ積層体に搭載された電子部品と、を備えた構成を有しており、前記支持基板は、前記電子部品を載置する位置に貫通孔を有しており、前記電子部品は、前記支持基板の前記貫通孔を介して最内層のビルドアップ絶縁層におけるビルドアップ配線パターンが形成されていない裏面に搭載されている。
【0021】
好ましくは、前記貫通孔において前記電子部品の周りに生じる隙間は絶縁性樹脂で封止されている。
【0022】
好ましくは、前記電子部品はICチップであり、最外層のビルドアップ絶縁層におけるビルドアップ配線パターンが形成された表面にキャパシタが搭載されている。これにより、ICチップとキャパシタとの配線距離を短くすることができる。したがって、インダクタンスを低減することができ、ノイズの発生を抑制することができる。
【0023】
本発明の好ましい実施の形態においては、支持基板を構成する金属は、−65℃〜280℃の温度範囲における熱膨張係数が1ppm/K〜20ppm/Kである。このような熱膨張係数を有する金属からなる支持基板を用いることにより、比較的熱膨張係数が大きいビルドアップ積層体と比較的熱膨張係数が小さい電子部品との差をより低減することができる。したがって、ビルドアップ積層体と電子部品との間の電気的接続について、より高い信頼性を達成することができる。なお、金属としては、42アロイ、モリブデン、コバール、インバー、42インバー、チタン、銅/インバー/銅クラッド材、ステンレス、銅、鉄、ニッケル、アルミニウムからなる群より選ばれるのが好ましい。
【0024】
【発明を実施するための最良の形態】
図1は、本発明の実施の形態に係るチップ搭載基板X1の断面図である。チップ搭載基板X1は、表面1aおよび裏面1bを有する支持基板1と、表面1aに形成されたビルドアップ積層体2と、ICチップ3と、キャパシタ4とを備える。
【0025】
支持基板1は、ICチップ3を収容するための貫通孔11を有している。貫通孔11は、支持基板1の裏面1bから表面1aに至るように、搭載するICチップ3の形状に応じて形成されている。また、支持基板1の全体形状としては、たとえば板状であり、その厚みは、ICチップ3の厚みと同程度であることが好ましいが、当該形状や厚みは、これらのものに限られない。
【0026】
また、支持基板1は、金属からなる。この金属は、−65℃〜280℃の温度範囲における熱膨張係数が1ppm/K〜20ppm/Kであるのが好ましい。この金属を構成する材料としては、42アロイ、モリブデン、コバール、インバー、42インバー、チタン、銅/インバー/銅クラッド材、ステンレス、銅、鉄、ニッケル、アルミニウムなどが挙げられる。
【0027】
ビルドアップ積層体2は、絶縁層21a〜21fと、配線パターン22a〜22fと、ビア23と、オーバーコート層24とを含む。絶縁層21aは、その裏面211aにて支持基板1の表面1aに接合するように積層形成されており、絶縁層21aの表面212aには配線パターン22aが形成されている。また、絶縁層21bは、その裏面211bに
て絶縁層21aの表面212aに接合するように積層形成されており、絶縁層21bの表面には配線パターン22bが形成されている。さらに、図1に示したように絶縁層21bと同様に、絶縁層21c〜21fが順次積層形成されている。ただし、ビルドアップ積層体2の積層数は、上記のものに限られず必要に応じて任意に定めればよい。
【0028】
絶縁層21a〜21fの構成材料としては、一般的な熱硬化性樹脂を用いることが好ましい。当該熱硬化性樹脂としては、たとえばポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、熱硬化性ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、フッ素含有樹脂、および全芳香型ポリエステル系液晶ポリマー樹脂などが挙げられる。なお、絶縁層21a〜21fの構成材料は、上記のものに限られない。
【0029】
配線パターン22a〜22fは、それぞれ絶縁層21a〜21f上においてパターン形成されたものである。層間の各配線パターン間(たとえば配線パターン22aと配線パターン22bなど)は、ビア23によって、電気的に接続されている。なお、ビア23は、後述する方法により配線パターン22a〜22fと同時に形成される。
【0030】
オーバーコート層24は、最外層の絶縁層21f上にパターン形成された配線パターン22fを保護するために設けられ、配線パターン22fの一部が臨むように設けた開口部24aを有している。オーバーコート層24を構成する材料としては、絶縁層21a〜21fの構成材料として上掲した樹脂や、あるいは一般的なソルダーレジストに用いられているエポキシアクリレート樹脂を用いることができる。
【0031】
ICチップ3は、図1に示したように、複数のボール電極31を有しており、支持基板1の裏面1b側から貫通孔11を介して最内層の絶縁層21aの裏面211aに搭載されている。ICチップ3は、その主要部分がシリコンなどの一般的な半導体素子材料により構成されており、熱膨張率3.0〜3.5ppm/Kを示す。複数のボール電極31は、ICチップ3の表面3aにてグリッドアレイ状に配列し、ボールグリッドアレイを構成している。ボール電極31は、金、または、所定の組成のハンダよりなる。また、貫通孔11においてICチップ3の周りに生じる隙間は、絶縁性樹脂により樹脂封止され、樹脂封止部32が形成されている。この樹脂封止に用いられる絶縁性樹脂としては、エポキシ樹脂、ポリイミド樹脂、イソシアネート樹脂などが挙げられる。
【0032】
キャパシタ4は、図1に示したように、複数の電極部41を有しており、オーバーコート層24の表面242側から開口部24aを介して、最外層の絶縁層21fの表面212fに搭載されている。キャパシタ4の搭載数や容量は、必要に応じて任意に定めればよい。
【0033】
以下、ビルドアップ法により本実施形態に係るチップ搭載基板X1を製造するのに好適な方法を、図2a〜図2nを参照して説明する。
【0034】
チップ搭載基板X1の製造においては、まず、図2aに示すように、2枚の支持基板1,1´のそれぞれ表面1a,1a´に脱脂・酸処理および/または表面粗化処理(たとえば、銅からなる支持基板の場合は、CZ処理など)を施し、2枚の支持基板1,1´の裏面1b,1b´同士が対向するように重ね合わせて積層支持基板10を構成する。
【0035】
次に、図2bに示すように、絶縁性樹脂からなり、各支持基板1,1´の外周部からはみ出す大きさの2枚の絶縁シート20,20´の間に積層支持基板10を挟み、所定温度および所定時間で真空ラミネートが施される。これにより、2枚の支持基板1,1´は、積層状態を維持することができる。絶縁シート20,20´を構成する絶縁性樹脂として
は、上掲した絶縁層21a〜21fの構成材料と同様のものが挙げられる。したがって、絶縁シート20,20´のうちの各支持基板1,1´を覆う部分は、最内層の絶縁層21a,21a´として機能する。なお、図示の簡素化の観点より、図2bでは1つのチップ搭載基板X1に相当する支持基板1,1´に真空ラミネートを施こした状態で表しているが、たとえば複数個分のチップ搭載基板に対応する大きさの支持基板にまとめて真空ラミネートを施して、後述の工程を行った後に複数個のチップ搭載基板に分割してもよい。
【0036】
次に、絶縁層21a,21a´が形成された積層支持基板10の要部拡大図を図2cに示す。この図に示すように、絶縁層21aの所定箇所において、ビアホール23aを形成し、その後、ビアホール23a内部における樹脂残渣の除去と、ビアホール23aの内壁面および絶縁層21aの表面211bの粗化とを行うためにデスミア処理を行う。ビアホール23aの形成手段としては、炭酸ガスレーザ、エキシマレーザ、UV−YAGレーザなどを採用することができる。なお、図2c〜2hに示す工程は、両支持基板1,1´について同じであるので、一方の支持基板1についてのみ図示している。
【0037】
次に、図2dに示すように、無電解ニッケルメッキ法により、ビアホール23aの底に厚さ0.5〜2μmの無電解ニッケルメッキ層221aを形成する。その後、無電解銅メッキ法により、絶縁層21aの表面211bとビアホール23aの内壁面と無電解ニッケルメッキ層221a上とに厚さ0.1〜0.5μmの無電解銅メッキ層222aを形成する。この無電解銅メッキ層222aは、後の工程の電気メッキ処理における通電層として機能するシード層となる。なお、それぞれの無電解メッキ法における一連の処理としては、公知の手法を採用することができる。
【0038】
次に、図2eに示すように、無電解銅メッキ層222a上にレジストパターン25を形成する。具体的には、無電解銅メッキ層222a上にドライフィルムレジストをラミネートし、所望の配線パターンに対応した露光処理および現像処理により当該ドライフィルムレジストをパターニングすることによって、レジストパターン25を形成する。
【0039】
次に、図2fに示すように、無電解銅メッキ層222aを通電層として、電気銅メッキ処理を施す。これにより、レジストパターン25の非マスク領域に、厚さ10〜30μmの電気銅メッキ層223aを堆積成長させる。電気銅メッキ法としては、たとえば、酸性硫酸銅メッキ液を用いた公知の手法を採用することができる。
【0040】
次に、図2gに示すように、レジストパターン25を剥離する。剥離液としては、水酸化ナトリウム水溶液や有機アミン系水溶液を用いることができる。
【0041】
次に、図2hに示すように、電気銅メッキ層223aに覆われていない無電解銅メッキ層222aを除去する。具体的には、無電解銅メッキ層222aは、たとえば、過酸化水素と硫酸との混合水溶液、または、塩化第二銅水溶液などを用いてエッチング除去する。この際、エッチング液は無電解銅メッキ層222aの露出部分と電気銅メッキ層223aとに同様に作用するが、上述したように、無電解銅メッキ層222aの厚さが電気銅メッキ層223aのそれよりもずっと薄いので、先に無電解銅メッキ層222aの露出部分のみが消失する。この結果、無電解銅メッキ層222aと電気銅メッキ層223aとを有する配線パターン22aが絶縁層21aの表面211b上にパターン形成されることになる。
【0042】
次に、図2c〜2hに示す一連の工程を所定回数(たとえば6回)繰り返す。その結果、図2iに示すように、支持基板1について、ビア23を介して相互に電気的に接続された6層の配線パターン22a〜22fと6層の絶縁層21a〜21fが形成される。また、前述したように、図2c〜2hの工程は他方の支持基板1´についても行われるから、
同様にその表面にも、ビア23´を介して相互に電気的に接続された6層の配線パターン22a´〜22f´と6層の絶縁層21a´〜21f´が形成される。なお、無電解ニッケルメッキ層の形成は、最内層の絶縁層21a,21a´のみでもよい。
【0043】
その後、同じく図2iに示すように、最外層の絶縁層21f,21f´上にソルダレジストを印刷し、露光処理、現像処理および加熱硬化処理を施すことにより開口部24a,24a´を有するオーバーコート層24,24´を形成する。さらに、配線パターン22f,22f´において開口部24a,24a´により露出している部分には、無電解ニッケルメッキ法により、配線パターン22f,22f´上に厚さ0.5〜2μmの無電解ニッケルメッキ層(図示せず)を形成する。
【0044】
次に、図2jに示すように、絶縁シート20,20´において絶縁層21a,21a´として用いない支持基板1,1´からのはみ出し部(すなわち、縁部20a,20a´)を切断除去する。これにより積層支持基板10の積層状態が解除され、2つの中間製品としての多層配線基板Y1,Y1´が得られる。なお、縁部20a,20a´の切断除去は、支持基板1,1´の一部の切断を伴ってもよい。
【0045】
以降の各工程は、多層配線基板Y1のみについて説明を行うが、多層配線基板Y1´についても同様である。
【0046】
次の工程においては、図2kに示すように、支持基板1の裏面1b上にエッチングパターン26を形成する。具体的には、裏面1b上にドライフィルムレジストをラミネートし、所望のエッチングパターンに対応した露光処理および現像処理を施すことにより当該ドライフィルムレジストをパターニングすることによって、エッチングパターン26を形成する。
【0047】
次に、図2lに示すように、エッチングにより支持基板1に貫通孔11を形成する。具体的には、支持基板1は、たとえば、塩化第二銅水溶液、または、過酸化水素と硫酸の混合水溶液などのエポキシ樹脂は溶解させないエッチング液を用いて除去する。この結果、支持基板1に貫通孔11が形成されることになる。なお、ビア23は、ビアホール23aの底に設けた無電解ニッケルメッキ層221a(図2h参照)がバリアメタルとなり、エッチングされない。
【0048】
次に、図2mに示すように、エッチングパターン26を剥離する。剥離液としては、水酸化ナトリウム水溶液や有機アミン系水溶液を用いることができる。
【0049】
次に、図示していないが、無電解金メッキ法により、貫通孔11を介して露出する無電解ニッケルメッキ層221a上に厚さ1〜5μmの無電解金メッキ層を形成する。なお、無電解金メッキ法における一連の処理としては、公知の手法を採用することができる。
【0050】
次に、図2nに示すように、ICチップ3のボール電極31とビア23とを無電解金メッキ層(図示せず)を介して導通するように、支持基板1の裏面1b側から貫通孔11を介してICチップ3を最内層の絶縁層21aの裏面211aに実装する。
【0051】
次に、同じく図2nに示すように、貫通孔11とICチップ3との間に生じた隙間に絶縁性樹脂を注入して樹脂封止部32を形成することにより、当該隙間を封止する。
【0052】
最後に、同じく図2nに示すように、オーバーコート層24上にキャパシタ4を搭載する。その際、オーバーコート層24の開口部24aを介してキャパシタ4の電極部41が最外層の配線パターン22fと電気的に接合される。これによって、図1に示したチップ
搭載基板X1が作製される。
【0053】
上述の多層配線基板Y1,Y1´の形成方法として、積層支持基板10に対して絶縁シート20,20´を用いて真空ラミネートを施した後、図3に示したように、絶縁シート20,20´の縁部20a,20a´上に金属メッキ膜50を形成してから図2c〜2hまでの各工程を行うようにしてもよい。この金属メッキ膜50により、ビルドアップ積層体2の積層数が多く、ビア23の形成時に行われるデスミア処理が多数回繰り返される場合においても、金属メッキ膜50により縁部20a,20a´が保護されるため、縁部20a,20a´における破れや穴などの発生をより効果的に防ぐことができる。なお、金属メッキ膜50の構成材料としては、銅やニッケルなどが挙げられる。
【0054】
金属メッキ膜50は、図2d〜2fに示したような無電解銅メッキと電気銅メッキを行う際に、縁部20a,20a´に対しても同じ処理にて形成してもよい。このようにすることにより、金属メッキ膜50を形成するために別工程を設ける必要がなく、作業効率が向上する。
【0055】
また、上述の金属メッキ膜50の構成材料を銅とした場合、図4に示したように、当該金属メッキ膜50上に、さらに保護膜51を形成してから図2c〜2hまでの各工程を行うようにしてもよい。この保護膜51を設けたことにより、ビルドアップ積層体2の積層数が多く、ビア23の形成時に行われるシード層(無電解銅メッキ膜)のエッチング除去が多数回繰り返される場合においても金属メッキ膜50がエッチング除去されるのを防ぐことができ、ひいては縁部20a,20a´における破れや穴などの発生をより効果的に防ぐことができる。なお、保護膜51の構成材料としては、ポリテトラフルオロエチレンやポリプロピレンなどが挙げられる。
【0056】
上述のチップ搭載基板X1は、支持基板1,1´を2枚積層した積層支持基板10を用いて作製されたが、1枚の支持基板1にビルドアップ積層体2を形成し、ICチップ3およびキャパシタ4を搭載することにより作製してもよい。また、ICチップ3とキャパシタ4の搭載位置を入れ換えてもよい。さらに、ICチップ3もしくはキャパシタ4を貫通孔11を介してビルドアップ積層体2に搭載した後、支持基板1の裏面1bとICチップ3もしくはキャパシタ4とを、さらに研磨する工程を設けてもよい。
【0057】
上述のチップ搭載基板X1の製造においては、図2c〜図2hを参照して、セミアディティブ法により配線パターン22a,22a´を形成する手法を説明したが、本発明では、配線パターン22a,22a´の形成において公知のサブトラクティブ法またはフルアディティブ法を採用してもよい。
【0058】
以上に説明した製造方法により形成されたチップ搭載基板X1は、ICチップ3とキャパシタ4との距離を短くすることができる。これにより、インダクタンスを低減することができ、ノイズの発生を抑制することができる。
【0059】
上記製造方法によれば、支持基板1の表面1aにビルドアップ積層体2を形成した後にICチップ3の搭載を行うことができるので、ビルドアップ積層体2とICチップ3との電気的導通を図るための位置合わせは比較的容易に行うことができる。また、ビルドアップ積層体2の形成後にICチップ3の搭載を行うことができるので、ビルドアップ積層体2が適正に形成されたことを確認してからICチップ3を搭載すればよいからICチップ3を無駄にすることがなく、実用性に優れている。さらに、支持基板1は、ICチップ3の搭載領域のみを除去することにより貫通孔11を形成する。そのため、支持基板1の残りの部分がステフナと同様の役割を果たすことになり、実装やその他のハンドリングを行うのに充分な剛性を有している。したがって、別途剛性付与を行う工程を設ける必要がな
く、作業効率的にも優れている。
【0060】
2枚の支持基板1,1′を積層し、積層支持基板10としてビルドアップ積層体2,2´の形成を行うことにより、ビルドアップ積層体2,2´や支持基板1,1′に熱がかかる際、両者の熱膨張率の差に起因して生じる反りを緩和することができる。すなわち、2枚の支持基板1,1′の裏面同士を仮接合することによって、一方の支持基板1と当該支持基板の表面に形成されたビルドアップ積層体2との熱膨張率の差に起因する反りが生じたとしても、この反りとは正反対に、他方の支持基板1′と当該他方の支持基板の表面に形成されたビルドアップ積層体2´との熱膨張率の差に起因する反りが生じ、互いに相殺しあう。これにより、実装信頼性が向上する。
【0061】
貫通孔11を介して搭載されたICチップ3と、貫通孔11およびビルドアップ積層体2との間に生じる隙間を絶縁性樹脂で封止することにより、各配線間の絶縁性が向上するのに加え、ICチップ3の搭載状態における安定度が増す。そのため、ICチップ3とビルドアップ積層体2との間の電気的接続についてより高い信頼性を達成することができる。また、貫通孔11を介してICチップ3もしくはキャパシタ4をビルドアップ積層体2に搭載した後、支持基板1の裏面1bと、ICチップ3もしくはキャパシタ4をさらに研磨することにより、チップ搭載基板X1全体の薄肉化を図ることができる。
【0062】
【実施例】
次に、本発明を、実施例をもとに具体的に説明する。
【0063】
【実施例1】
(チップ搭載基板の作製)
支持基材として厚さ0.5mmであってサイズ150×150mmの2枚の銅板を用意し、それぞれビルドアップ積層体を形成する表面を脱脂・酸処理およびCZ処理を施した。その後、2枚の銅板の各裏面同士が対向するように重ねたものを、厚さ50μmであってサイズ200×200mmのエポキシ樹脂シート(商品名:SH−9、味の素製)2枚で挟み込み、真空ラミネータを用いて130℃で2分間圧着した。さらに、170℃で30分間、ラミネートすることにより各銅板の表面に、絶縁層を形成した。
【0064】
次に、炭酸ガスレーザを用いて各絶縁層にビアホール(直径50μm)を所定箇所に形成してデスミア処理を行った。次に、各ビアホールの底に厚さ1μmの無電解ニッケル層を形成した。次に、各絶縁層および各無電解ニッケル層上に厚さ0.3μmの無電解銅メッキ層を形成した。次に、各無電解銅メッキ層上にドライフィルムレジスト(商品名:RY−3040、日立化成製)を所定のパターンで形成し、これをマスクとしつつ、先に形成された無電解銅メッキ層を通電層として、電気銅メッキ層を形成した。ドライフィルムレジストを剥離した後、それまでドライフィルムレジストにより被覆されていた無電解銅メッキ膜をエッチング除去した。その後、170℃で60分間加熱することにより配線パターンおよびビアを形成した。以降、上述の、絶縁層を形成する工程から配線パターンおよびビアを形成する工程までの一連の工程を4回繰り返し行うことにより、5層の配線構造を形成した。
【0065】
次に、スクリーン印刷およびフォトリソグラフィにより、5層からなる配線構造にオーバーコート層を積層形成した。オーバーコート層の所定箇所には、最後に形成された配線パターンの一部が臨めるように開口部を設けた。次に、当該開口部から臨む配線パターン上に厚さ1μmの無電解ニッケル層を形成し、続いて厚さ3μmの金メッキ層を形成することにより、外部端子との接続を図るためのランド電極を形成した。ここで形成されたランド電極は、後に搭載されるキャパシタの導電連絡部配置に対応して配置している。
【0066】
次に、絶縁層を構成せず、銅板の表面に形成されたビルドアップ積層体からはみ出しているエポキシ樹脂シートを切断除去することにより、2枚の銅板の積層状態を解除した。
【0067】
次に、銅板の裏面にドライフィルムレジスト(商品名:NIT−50、日合モートン製)を所定のパターンで形成し、これをマスクとしつつ、エッチング液として塩化第2銅水溶液(関東化学製)を用いて、銅板をエッチングし、貫通孔を形成した。このとき、ビアは、ビアホールの底に形成した無電解ニッケル層がバリアメタルとなりエッチングされなかった。ドライフィルムレジストを剥離した後、当該貫通孔から臨むビアの無電解ニッケル層上に、厚さ3μmの金メッキ層を形成することにより、外部端子との接続を図るためのランド電極を形成した。ここで形成されたランド電極は、後に搭載されるICチップの電極配置に対応して配置している。
【0068】
次に、パッケージサイズに切断した後、厚さ0.5mmのICチップは、前記貫通孔に収納するような形でランド電極を介してハンダ接合によりビルドアップ積層体に搭載された。次に、ICチップと貫通孔との間に生じた隙間をエポキシ樹脂(商品名:U8434−6、ナミックス製)で封止した。また、キャパシタは、ランド電極を介してハンダ接合によりビルドアップ積層体に搭載された。
【0069】
【実施例2】
(チップ搭載基板の作製)
支持基材として厚さ0.3mmであってサイズ150×150mmの2枚のステンレス板を用意し、それぞれビルドアップ積層体を形成する表面を脱脂・酸処理および表面粗化処理を施した。その後、2枚のステンレス板の各裏面同士が対向するように重ねたものを、厚さ50μmであってサイズ200×200mmのエポキシ樹脂シート(商品名:SH−9、味の素製)2枚で挟み込み、真空ラミネータを用いて130℃で2分間圧着した。さらに、170℃で30分間、ラミネートすることにより各ステンレス板の表面に、絶縁層を形成した。
【0070】
次に、炭酸ガスレーザを用いて各絶縁層にビアホール(直径50μm)を所定箇所に形成してデスミア処理を行った。次に、各ビアホールの底に厚さ1μmの無電解ニッケル層を形成した。次に、各絶縁層および各無電解ニッケル層上に厚さ0.3μmの無電解銅メッキ層を形成した。また、同時的に、各エポキシ樹脂シートの縁部(絶縁層以外の部分)上にも無電解銅メッキを行い、膜厚0.3μmの金属メッキ膜を形成した。次に、各無電解銅メッキ層上にドライフィルムレジスト(商品名:RY−3240、日立化成製)を所定のパターンで形成し、これをマスクとしつつ、先に形成された無電解銅メッキ層を通電層として、電気銅メッキ層を形成した。ドライフィルムレジストを剥離した後、それまでドライフィルムレジストにより被覆されていた無電解銅メッキ膜をエッチング除去した。その後、170℃で60分間加熱することにより配線パターンおよびビアを形成した。以降、上述の、絶縁層を形成する工程から配線パターンおよびビアを形成する工程までの一連の工程を4回繰り返し行うことにより、5層の配線構造を形成した。
【0071】
次に、スクリーン印刷およびフォトリソグラフィにより、5層からなる配線構造にオーバーコート層を積層形成した。オーバーコート層の所定箇所には、最後に形成された配線パターンの一部が臨めるように開口部を設けた。次に、当該開口部から臨む配線パターン上に厚さ1μmの無電解ニッケル層を形成し、続いて厚さ3μmの金メッキ層を形成することにより、外部端子との接続を図るためのランド電極を形成した。ここで形成されたランド電極は、後に搭載されるキャパシタの導電連絡部配置に対応して配置している。
【0072】
次に、絶縁層を構成せず、ステンレス板の表面に形成されたビルドアップ積層体からはみ出しているエポキシ樹脂シートを切断除去することにより、2枚のステンレス板の積層
状態を解除した。
【0073】
次に、ステンレス板の裏面にドライフィルムレジスト(商品名:NIT−40、日合モートン製)を所定のパターンで形成し、これをマスクとしつつ、エッチング液を用いて、ステンレス板をエッチングし、貫通孔を形成した。なお、当該エッチング液は、50wt%の塩化第2鉄と、63wt%の硝酸と、36wt%の塩酸とを3:1:3(=塩化第2鉄:硝酸:塩酸)の割合で混合した混合液である。このとき、ビアは、ビアホールの底に形成した無電解ニッケル層がバリアメタルとなりエッチングされなかった。ドライフィルムレジストを剥離した後、当該貫通孔から臨むビアの無電解ニッケル層上に、厚さ3μmの金メッキ層を形成することにより、外部端子との接続を図るためのランド電極を形成した。ここで形成されたランド電極は、後に搭載されるICチップの電極配置に対応して配置している。
【0074】
次に、パッケージサイズに切断した後、厚さ0.3mmのICチップは、前記貫通孔に収納するような形でランド電極を介してハンダ接合によりビルドアップ積層体に搭載された。次に、ICチップと貫通孔との間に生じた隙間をエポキシ樹脂(商品名:U8434−6、ナミックス製)で封止した。また、キャパシは、ランド電極を介してハンダ接合によりビルドアップ積層体に搭載された。
【0075】
以上に説明したように、本発明によるとICチップとビルドアップ積層体との位置合わせが比較的容易で、ビルドアップ積層体の歩留まりに起因するICチップの無駄の発生が抑制されるのに加え、別途剛性付与することなく、効率的に、実装性に優れたチップ搭載基板の製造が行える。また、製造されたチップ搭載基板は、ICチップとキャパシタとの間の距離が小さいためインダクタンスが小さくなり、ノイズが低減される。
【図面の簡単な説明】
【図1】 図1は、本発明に係るチップ搭載基板の断面図である。
【図2a〜2n】 図2a〜2nは、同チップ搭載基板の製造方法の一連の工程を示す断面図である。
【図3】 図3は、上記製造方法の一工程の変形例を表す断面図である。
【図4】 図4は、上記製造方法の一工程の他の変形例を表す断面図である。
Claims (5)
- 金属製の支持基板の表面に、ビルドアップ絶縁層およびビルドアップ配線パターンを交互に形成するビルドアップ積層工程と、
前記支持基板の電子部品を載置する位置に貫通孔を形成して、最内層のビルドアップ絶縁層を露出させる孔形成工程と、
前記支持基板の前記貫通孔を介して前記最内層のビルドアップ絶縁層に電子部品を実装する実装工程とを含む、電子部品搭載基板の製造方法であって、
前記ビルドアップ積層工程の前に2枚の支持基板の裏面同士を仮接合する仮接合工程をさらに含み、前記ビルドアップ積層工程の後で前記孔形成工程の前に両支持基板を分離する分離工程をさらに含み、前記ビルドアップ積層工程は各支持基板の表面に対して行われ、
前記仮接合工程は、各支持基板の外周部からはみ出す大きさの2枚の樹脂シートの間に前記両支持基板を挟み、両樹脂シートを加熱下で真空ラミネートすることにより行うことを特徴とする電子部品搭載基板の製造方法。 - 前記実装工程の後に前記貫通孔において前記電子部品の周りに生じる隙間を絶縁性樹脂で封止する封止工程をさらに含む、請求項1に記載の製造方法。
- 前記仮接合工程の後に前記両樹脂シートの少なくともはみ出し部に金属メッキ膜を形成するメッキ工程をさらに含んでいる、請求項1に記載の製造方法。
- 前記金属メッキ膜は、前記最内層のビルドアップ絶縁層に対する配線パターンと同時に形成される、請求項3に記載の製造方法。
- 前記メッキ工程の後に前記金属メッキ膜上に当該金属メッキ膜とは異なる材料の保護膜を形成する膜形成工程をさらに含んでいる、請求項3に記載の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/000326 WO2004064150A1 (ja) | 2003-01-16 | 2003-01-16 | 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004064150A1 JPWO2004064150A1 (ja) | 2006-05-18 |
JP3999784B2 true JP3999784B2 (ja) | 2007-10-31 |
Family
ID=32587975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004566275A Expired - Fee Related JP3999784B2 (ja) | 2003-01-16 | 2003-01-16 | 電子部品搭載基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3999784B2 (ja) |
TW (1) | TW566065B (ja) |
WO (1) | WO2004064150A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150083476A1 (en) * | 2013-09-25 | 2015-03-26 | Samsung Electro-Mechanics Co., Ltd. | Device embedded printed circuit board and method of manufacturing the same |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4528062B2 (ja) * | 2004-08-25 | 2010-08-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP4912716B2 (ja) * | 2006-03-29 | 2012-04-11 | 新光電気工業株式会社 | 配線基板の製造方法、及び半導体装置の製造方法 |
TWI407870B (zh) * | 2006-04-25 | 2013-09-01 | Ngk Spark Plug Co | 配線基板之製造方法 |
JP4983288B2 (ja) * | 2007-02-14 | 2012-07-25 | 富士通株式会社 | 多層配線基板およびその製造方法 |
JP5172404B2 (ja) * | 2008-03-13 | 2013-03-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法、及び多層配線基板の中間製品 |
KR100956688B1 (ko) * | 2008-05-13 | 2010-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TWI393231B (zh) * | 2008-05-21 | 2013-04-11 | Unimicron Technology Corp | 嵌埋半導體晶片之封裝基板及其製法 |
JP5324191B2 (ja) | 2008-11-07 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP5633096B2 (ja) * | 2013-02-18 | 2014-12-03 | 新光電気工業株式会社 | 半導体パッケージ |
KR20180070276A (ko) * | 2016-12-16 | 2018-06-26 | 삼성전기주식회사 | 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100234719B1 (ko) * | 1997-03-14 | 1999-12-15 | 김영환 | 에리어 어레이 패키지 및 그 제조방법 |
US6841862B2 (en) * | 2000-06-30 | 2005-01-11 | Nec Corporation | Semiconductor package board using a metal base |
JP4427874B2 (ja) * | 2000-07-06 | 2010-03-10 | 住友ベークライト株式会社 | 多層配線板の製造方法および多層配線板 |
JP2002319760A (ja) * | 2001-04-20 | 2002-10-31 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
-
2003
- 2003-01-16 JP JP2004566275A patent/JP3999784B2/ja not_active Expired - Fee Related
- 2003-01-16 WO PCT/JP2003/000326 patent/WO2004064150A1/ja active Application Filing
- 2003-01-21 TW TW092101273A patent/TW566065B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150083476A1 (en) * | 2013-09-25 | 2015-03-26 | Samsung Electro-Mechanics Co., Ltd. | Device embedded printed circuit board and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
WO2004064150A1 (ja) | 2004-07-29 |
TW200414856A (en) | 2004-08-01 |
JPWO2004064150A1 (ja) | 2006-05-18 |
TW566065B (en) | 2003-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8959760B2 (en) | Printed wiring board and method for manufacturing same | |
KR101475109B1 (ko) | 다층배선기판 및 그의 제조방법 | |
US7595228B2 (en) | Method for manufacturing electronic component-mounted board | |
KR100722635B1 (ko) | 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법 | |
US20120030938A1 (en) | Method of manufacturing printed circuit board | |
JP2012039090A (ja) | 半導体装置及びその製造方法 | |
JP2001028483A (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
JP3999784B2 (ja) | 電子部品搭載基板の製造方法 | |
KR101044105B1 (ko) | 휨 발생 방지를 위한 기판의 제조방법 | |
JP2010226075A (ja) | 配線板及びその製造方法 | |
US20080073025A1 (en) | Method of manufacturing copper-clad laminate for VOP application | |
JP6293436B2 (ja) | 配線基板の製造方法 | |
KR20030010887A (ko) | 비지에이 기판의 제조방법 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2012186270A (ja) | 半導体パッケージの製造方法 | |
JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
JP2018182252A (ja) | プリント配線板の製造方法 | |
KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20240005415A (ko) | 캐비티 기반의 글래스 기판 구조 및 그 제조 방법 | |
KR101156924B1 (ko) | 인쇄회로기판의 제조방법 | |
JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
JPH08321678A (ja) | 多層プリント配線板の製造方法 | |
KR20100116931A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |