KR100234719B1 - 에리어 어레이 패키지 및 그 제조방법 - Google Patents

에리어 어레이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100234719B1
KR100234719B1 KR1019970008653A KR19970008653A KR100234719B1 KR 100234719 B1 KR100234719 B1 KR 100234719B1 KR 1019970008653 A KR1019970008653 A KR 1019970008653A KR 19970008653 A KR19970008653 A KR 19970008653A KR 100234719 B1 KR100234719 B1 KR 100234719B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
area array
package
ball
Prior art date
Application number
KR1019970008653A
Other languages
English (en)
Other versions
KR19980073411A (ko
Inventor
송치중
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970008653A priority Critical patent/KR100234719B1/ko
Priority to TW86116757A priority patent/TW413877B/zh
Priority to US09/021,829 priority patent/US6031284A/en
Priority to JP5511698A priority patent/JPH10261738A/ja
Publication of KR19980073411A publication Critical patent/KR19980073411A/ko
Application granted granted Critical
Publication of KR100234719B1 publication Critical patent/KR100234719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 에리어 어레이 패키지 및 그 제조방법에 관한 것으로, 종래에는 금속와이어를 이용한 와이어본딩을 필수적으로 실시하여 패키지의 경박단소화 및 생산성향상에 한계가 있는 문제점이 있었다. 본 발명 에리어 어레이 패키지는 서브스트레이트(11)의 상면에 일정 깊이의 단차부(11b)를 형성하고, 그 단차부(11b)의 중앙에 일정 깊이의 안착부(11c)를 형성하며, 그 안착부(11c)의 내측에 반도체 칩(13)을 설치함으로서 패키지의 전체 높이가 종래 보다 감소하게 되어 패키지가 경박단소화되는 효과가 있고, 칩(13)의 상면에 형성되어 있는 칩패드(13a)와 서브스트레이트(11)에 형성된 패턴(미도시)을 각각 연결하는 와이어본딩 공정을 배제함으로서 시간의 절감에 따른 생산성 향상의 효과가 있다. 또한, 상기 칩(13)의 하면이 외부로 노출되도록 몰딩부(15)를 형성함으로서 칩의 동작시 발생하는 열을 방출하기 위한 열교환면적이 증가되어 열방출이 잘되는 효과가 있다.

Description

에리어 어레이 패키지 및 그 제조방법
본 발명은 에리어 어레이 패키지(AREA ARRAY PACKAGE) 및 그 제조방법에 관한 것으로, 특히 패키지의 경박단소화 시키고, 생산성을 향상시키도록 하는데 적합한 에리어 어레이 패키지 및 그 제조방법에 관한 것이다.
일반적인 에리어 어레이 패키지의 일종으로 일정공간에서 다수개의 솔더볼(SOLDER BALL)을 부착하여 외부단자로 이용하는 비 지 에이 패키지(BALL GRID PACKAGE)가 소개되고 있다. 이와 같은 일반적인 비 지 에이 패키지는 주어진 면적에서 다핀을 실현할 수 있기 때문에 널리 이용되고 있으며, 이와 같은 비 지 에이 패키지는 외부단자의 길이가 짧아서 외부충격으로 부터 휨발생이 방지되고, 전기적인 신호의 전달이 용이하며, 아울러 마더보드(MOTHER BOARD)에 패키지를 실장시 노(FURNACE)에서 일시에 리플로우(REFLOW) 시켜서 실장함으로서 실장시 시간이 절감되는 장점이 있다. 이와 같은 일반적인 종래 비 지 에이 패키지의 구조가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 비 지 에이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 종래 비 지 에이 패키지는 다층회로기판인 서브스트레이트(SUBSTRATE)(1)와, 그 서브스트레이트(1)의 상면 중앙에 접착제(2)로 고정부착되는 반도체 칩(CHIP)(3)과, 그 칩(3)의 상면에 형성되는 다수개의 칩패드(CHIP PAD)(3a)와 상기 서브스트레이트(1)의 패턴(PATTERN)(미도시)을 전기적으로 각각 연결하는 금속와이어(4)와, 상기 칩(3), 금속와이어(4)를 감싸도록 서브스트레이트(1)의 상면에 형성되는 몰딩부(5)와, 상기 서브스트레이트(1)의 하면에 부착되며 외부단자가 되는 다수개의 솔더볼(SOLDER BALL)(6)로 구성되어 있다.
상기와 같이 구성되어 있는 본 발명 비 지 에이 패키지의 제조방법을 설명하면 다음과 같다.
상기 서브스트레이트(1)의 상면 중앙에 접착제(2)를 이용하여 반도체 칩(3)를 고정부착하는 다이본딩(DIE BONDING)공정을 실시하고, 상기 반도체 칩(3)의 상면에 형성되어 있는 다수개의 칩패드(3a)와 서브스트레이트(1)에 형성되어 있는 패턴(미도시)을 금속와이어(4)로 각각 연결하는 와이어본딩(WIRE BONDING)공정을 실시하며, 상기 칩(3), 금속와이어(4)를 감싸도록 서브스트레이트(1)의 상을 에폭시(EPOXY)로 몰딩부(5)를 형성하는 몰딩(MOLDING)공정을 실시하고, 상기 서브스트레이트(1)의 하면에 다수개의 솔더볼(6)를 부착하는 솔더볼어태치(SOLDER BALL ATTACH)공정을 실시하여 패키지를 완성한다.
그러나, 상기와 같은 종래 비 지 에이 패키지는 일정 두께를 갖는 서브스트레이트(1)의 상면에 칩(3)을 고정부착하고, 그 칩(3)의 상면에 형성되어 있는 칩패드(3a)와 서브스트레이트(1)의 패턴(미도시)을 연결하는 금속와이어(4)가 루프 높이(LOOP HEIGHT)만큼 일정 높이를 가져야하기 때문에 경박단소화에 한계가 있는 문제점이 있었다.
또한, 상기 칩(3)의 상면에 형성되어 있는 칩패드(3a)와 서브스트레이트(1)의 패턴(미도시)를 각각 금속와이어(4)로 연결하는 와이어본딩작업이 고난도이고 시간이 많이 소요되기 때문에 생산성을 향상시키는데 한계가 있는 문제점이 있었다.
본 발명의 주 목적은 상기와 같은 여러 문제점을 갖지 않는 에리어 어레이 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 서브스트레이트와 금속와이어의 사용을 배제하여 패키지의 경박단소화를 실현할 수 있도록 하는데 적합한 에리어 어레이 패키지를 제공함에 있다.
본 발명의 또다른 목적은 시간이 많이 소요되는 와이어본딩공정을 배제하여 생산성을 향상시키도록 하는데 적합한 에리어 어레이 패키지의 제조방법을 제공함에 있다.
도 1은 종래 비 지 에이 패키지의 구조를 보인 종단면도.
도 2는 본 발명 에리어 어레이 패키지의 구조를 보인 종단면도.
도 3a 내지 3e는 본 발명 에리어 어레이 패키지의 제조순서를 순차적으로 보인 종단면도.
도 4는 본 발명 에리어 어레이 패키지의 제조순서를 보인 공정도.
* * 도면의 주요부분에 대한 부호의 설명 * *
11a: 패턴 11b: 단차부
11c: 안착부 11d: 비어홀
11 : 서브스트레이트 12 : 이방성전도성볼
13a: 칩패드 13 : 칩
14 : 봉지부 15 : 몰딩부
16 : 솔더볼 17 : 메탈 플레이트
18 : 더미 볼
상기와 같은 본 발명의 목적을 달성하기 위하여 다수개의 패턴이 내설되고, 상면에 일정깊이의 단차부가 형성되며, 그 단차부의 중앙에 일정깊이의 안착부가 형성되는 다층회로기판인 서브스트레이트와; 상기 안착부의 저면에 노출된 패턴의 상단부에 부착되는 이방성전도성볼과; 그 이방성전도성볼의 상면에 칩패드가 부착되도록 설치되는 반도체 칩과; 상기 안착부의 내측에 액상봉지제가 주입되어 형성되는 봉지부와; 상기 단차부의 내측에 상기 칩의 하면이 외부로 노출되도록 에폭시로 몰딩되는 몰딩부와; 상기 서브스트레이트의 하면에 설치되며, 상기 패턴의 하단부에 연결되도록 각각 부착되는 다수개의 솔더볼을 구비하여서 구성된 것을 특징으로 하는 에리어 어레이 패키지가 제공된다.
또한, 칩의 상면에 형성되어 있는 다수개의 칩패드 상면에 이방성전도설볼을 각각 부착하는 볼본딩공정을 수행하는 단계와, 상기 칩을 뒤집어서 서브스트레이트의 단차부 중앙에 형성된 안착부의 저면에 노출된 패턴의 상단부에 이방성전도성볼이 부착되도록 설치하는 다이본딩공정을 수행하는 단계와, 상기 단차부의 내측에 액상봉지제를 주입하는 언더필공정을 수행하는 단계와, 상기 칩의 하면이 외부로 노출되도록 단차부의 내측에 에폭시를 주입하는 인캡슐레이션공정을 수행하는 단계와, 상기 서브스트레이트에 내설되어 있는 다수개의 패턴의 하단부에 각각 솔더볼을 부착하는 볼 마운팅공정을 수행하는 단계의 순서로 진행하는 것을 특징으로 하는 에리어 어레이 패키지의 제조방법이 제공된다.
이하, 상기와 같이 구성되는 본 발명 에리어 어레이 패키지의 구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 에리어 어레이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 본 발명 에리어 어레이 패키지는 다수개의 패턴(11a)이 내설되어 있는 다층회로기판인 서브스트레이트(11)의 상면에 일정깊이의 장방형 단차부(11b)가 형성되고, 그 단차부(11b)의 중앙에 일정깊이의 장방형 안착부(11c)가 형성되며, 그 안착부(11c)의 저면에 노출된 상기 패턴(11a)의 상단부에 각각 이방성전도성볼(12)이 부착되고, 그 이방성전도성볼(12)의 상면에 칩패드(13a)가 부착되도록 반도체 칩(13)이 설치되며, 상기 안착부(11c)의 내측에 봉지부(14)가 형성되고, 상기 단차부(11b)의 내측에 상기 칩(13)의 하면이 외부로 노출되도록 에폭시로 몰딩부(15)가 형성되며, 상기 서브스트레이트(11)의 하면에는 패턴(11a)의 하단부에 각각 연결되도록 솔더볼(16)이 부착되어서 구성된다.
그리고, 상기 단차부(11b)의 저면에는 중앙에 사각형의 관통공이 형성되어 있는 일정두께의 메탈 플레이트(METAL PLATE)(17)를 설치하여, 에폭시로 단차부(11b)의 내측에 몰딩부(15)를 형성시 접착력을 향상시킬 수 있도록 구성된다.
또한, 상기 안착부(11c)의 하방으로는 다수개의 비어홀(VIA HOLE)(11d)을 형성하고, 그 비아홀(11c)의 하단부에는 더미 볼(DUMMY BALL)(18)을 부착하여, 칩(13)의 동작시 발생하는 열을 비어홀(11d)과 더미 볼(18)을 통하여 외부로 방출할 수 있도록 구성된다.
상기와 같이 구성되는 본 발명 에리어 어레이 패키지의 제조방법을 도 3과 도4를 참조하여 설명하면 다음과 같다.
도 3a 내지 3e는 본 발명 에리어 어레이 패키지의 제조순서를 순차적으로 보인 종단면도이고, 도 4는 본 발명 에리어 어레이 패키지의 제조순서를 보인 공정도이다.
도시된 바와 같이, 본 발명 에리어 어레이 패키지는 먼저, 웨이퍼 상태에서 칩(13)의 상면에 형성되어 있는 다수개의 칩패드(13a) 상면에 범프(BUMP)(미도시)를 형성하고, 칩(13)를 절단하여 낟개로 분리한 다음, 도 3a와 같이 범프(미도시)가 형성되어 있는 칩패드(13a)의 상면에 이방성전도설볼(12)을 각각 부착하는 볼본딩(BALL BONDING)공정을 실시한다.
상기와 같이 범핑공정이 완료되면 도 3b와 같이 상기 칩(13)을 뒤집어서 서브스트레이트(11)의 단차부(11b) 중앙에 형성된 안착부(11c)의 저면에 노출된 패턴(11a)의 상단부에 이방성전도성볼(12)이 부착되도록 설치하는 다이본딩(DIEBONDING)공정을 실시한다.
그런 다음, 도 3c와 같이 상기 단차부(11b)의 내측에 점도가 낮은 액상봉지제를 주입하여 일정시간이 경과한 후 경화되어 봉지부(14)가 형성되도록 함으로서 결과적으로 이방성전도성볼(12)이 견고하게 부착되도록 하기 위한 언더필(UNDER FILL)공정을 실시한다.
상기와 같이 언더필공정을 완료한 뒤에는 도 3d와 같이 상기 칩(13)의 하면이 외부로 노출되도록 단차부(11b)의 내측에 에폭시를 주입하는 인캡슐레이션(ENCAPSULATION)공정을 실시한다.
그런 다음, 마지막으로 도 3e와 같이 상기 서브스트레이트(11)에 내설되어 있는 다수개의 패턴(11a)의 하단부에 각각 솔더볼(16)을 부착하는 볼 마운팅(BALL MOUNTING)공정을 실시한다.
이상에서 상세히 설명한 바와 같이 본 발명 에리어 어레이 패키지는 서브스트레이트의 상면에 일정 깊이의 단차부를 형성하고, 그 단차부의 중앙에 일정 깊이의 안착부를 형성하며, 그 안착부의 내측에 반도체 칩을 설치함으로서 패키지의 전체 높이가 종래 보다 감소하게 되어 패키지가 경박단소화되는 효과가 있고, 칩의 상면에 형성되어 있는 칩패드와 서브스트레이트에 형성된 패턴을 각각 연결하는 와이어본딩 공정을 배제함으로서 시간의 절감에 따른 생산성 향상의 효과가 있다. 또한, 상기 칩의 하면을 외부로 노출되도록 몰딩부를 형성함으로서 칩의 동작시 발생하는 열을 방출하기 위한 열교환면적이 증가되어 열방출이 잘되는 효과가 있다.

Claims (4)

  1. 다수개의 패턴이 내설되고, 상면에 일정깊이의 단차부가 형성되며, 그 단차부의 중앙에 일정깊이의 안착부가 형성되는 다층회로기판인 서브스트레이트와;
    상기 안착부의 저면에 노출된 패턴의 상단부에 부착되는 이방성전도성볼과;
    그 이방성전도성볼의 상면에 칩패드가 부착되도록 설치되는 반도체 칩과;
    상기 안착부의 내측에 액상봉지제가 주입되어 형성되는 봉지부와;
    상기 단차부의 내측에 상기 칩의 하면이 외부로 노출되도록 에폭시로 몰딩되는 몰딩부와,
    상기 서브스트레이트의 하면에 설치되며, 상기 패턴의 하단부에 각각 연결되도록 부착되는 다수개의 솔더볼을 구비하여서 구성된 것을 특징으로 하는 에리어 어레이 패키지.
  2. 제 1항에 있어서, 상기 단차부의 저면에는 일정두께의 메탈 플레이트를 설치하여, 에폭시로 단차부의 내측에 몰딩부를 형성시 접착력을 향상시킬 수 있도록 한 것을 특징으로 하는 에리어 어레이 패키지.
  3. 제 1항에 있어서, 상기 안착부의 하방으로는 다수개의 비어홀을 형성하고, 그 비아홀의 하단부에는 더미 볼을 부착하여, 칩의 동작시 발생하는 열을 비어홀과 더미 볼을 통하여 외부로 방출할 수 있도록 한 것을 특징으로 하는 에리어 어레이 패키지.
  4. 칩의 상면에 형성되어 있는 다수개의 칩패드 상면에 이방성전도설볼을 각각 부착하는 볼본딩공정을 수행하는 단계와,
    상기 칩을 뒤집어서 서브스트레이트의 단차부 중앙에 형성된 안착부의 저면에 노출된 패턴의 상단부에 이방성전도성볼이 부착되도록 설치하는 다이본딩공정을 수행하는 단계와,
    상기 단차부의 내측에 액상봉지제를 주입하는 언더필공정을 수행하는 단계와,
    상기 칩의 하면이 외부로 노출되도록 단차부의 내측에 에폭시를 주입하는 인캡슐레이션공정을 수행하는 단계와,
    상기 서브스트레이트에 내설되어 있는 다수개의 패턴의 하단부에 각각 솔더볼을 부착하는 볼 마운팅공정을 수행하는 단계의 순서로 진행하는 것을 특징으로 하는 에리어 어레이 패키지의 제조방법.
KR1019970008653A 1997-03-14 1997-03-14 에리어 어레이 패키지 및 그 제조방법 KR100234719B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970008653A KR100234719B1 (ko) 1997-03-14 1997-03-14 에리어 어레이 패키지 및 그 제조방법
TW86116757A TW413877B (en) 1997-03-14 1997-11-10 Package body and semiconductor chip package using same
US09/021,829 US6031284A (en) 1997-03-14 1998-02-11 Package body and semiconductor chip package using same
JP5511698A JPH10261738A (ja) 1997-03-14 1998-03-06 パッケージボディー及びそのパッケージボディーを利用した半導体チップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008653A KR100234719B1 (ko) 1997-03-14 1997-03-14 에리어 어레이 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980073411A KR19980073411A (ko) 1998-11-05
KR100234719B1 true KR100234719B1 (ko) 1999-12-15

Family

ID=19499732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008653A KR100234719B1 (ko) 1997-03-14 1997-03-14 에리어 어레이 패키지 및 그 제조방법

Country Status (4)

Country Link
US (1) US6031284A (ko)
JP (1) JPH10261738A (ko)
KR (1) KR100234719B1 (ko)
TW (1) TW413877B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990040758A (ko) * 1997-11-19 1999-06-05 김영환 비지에이 패키지 및 그 제조 방법
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
JP2000216334A (ja) 1999-01-25 2000-08-04 Seiko Epson Corp 半導体装置
JP3627565B2 (ja) * 1999-03-30 2005-03-09 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
KR20020028018A (ko) * 2000-10-06 2002-04-15 박종섭 멀티 칩 패키지
DE10120256C1 (de) * 2001-04-25 2002-11-28 Siemens Production & Logistics Anschlußgehäuse für ein elektronisches Bauelement
DE10137184B4 (de) * 2001-07-31 2007-09-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
JP3999784B2 (ja) * 2003-01-16 2007-10-31 富士通株式会社 電子部品搭載基板の製造方法
TWI224840B (en) * 2003-07-22 2004-12-01 Advanced Semiconductor Eng Method for fabricating flip chip ball grid array package
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
DE102005026098B3 (de) * 2005-06-01 2007-01-04 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
JP2009515352A (ja) * 2005-11-09 2009-04-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 少なくとも１つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法
US8492030B2 (en) * 2006-06-19 2013-07-23 Uchicago Argonne Llc Cathode material for lithium batteries
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
JP5767695B2 (ja) * 2011-03-22 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置
US8409923B2 (en) * 2011-06-15 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
US9548251B2 (en) * 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US9343442B2 (en) * 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
CN103878462A (zh) * 2012-12-20 2014-06-25 浙江大学 使用小焊块取代焊锡片的焊接方式
US9659815B2 (en) * 2014-01-23 2017-05-23 Nvidia Corporation System, method, and computer program product for a cavity package-on-package structure
US9941246B2 (en) * 2014-07-02 2018-04-10 Intel Corporation Electronic assembly that includes stacked electronic devices
US9704739B2 (en) 2014-07-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10613349B2 (en) 2017-04-26 2020-04-07 Tectus Corporation Contact lens wiring
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法
CN110211888A (zh) * 2019-06-14 2019-09-06 上海先方半导体有限公司 一种嵌入式扇出封装结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JPH10261738A (ja) 1998-09-29
US6031284A (en) 2000-02-29
KR19980073411A (ko) 1998-11-05
TW413877B (en) 2000-12-01

Similar Documents

Publication Publication Date Title
KR100234719B1 (ko) 에리어 어레이 패키지 및 그 제조방법
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
US7279366B2 (en) Method for assembling semiconductor die packages with standard ball grid array footprint
US6133064A (en) Flip chip ball grid array package with laminated substrate
US20040164385A1 (en) Semiconductor device and manufacturing method thereof
US7002246B2 (en) Chip package structure with dual heat sinks
US6248951B1 (en) Dielectric decal for a substrate of an integrated circuit package
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
KR20090041987A (ko) 미세 피치형 본드패드를 갖는 반도체 소자
JP2001203298A (ja) 半導体装置およびその製造方法
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
KR200278534Y1 (ko) 칩 크기 패키지
KR200278535Y1 (ko) 칩 크기 패키지
US20070158841A1 (en) Structure of Ball Grid Array package
TWM613718U (zh) 覆晶封裝結構
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법
KR100237566B1 (ko) 반도체 박형 패키지
KR200162892Y1 (ko) 볼 그리드 어레이 패키지
KR100446913B1 (ko) 칩 캐리어를 사용하지 않는 반도체 장치 및 그 제조 방법
KR20040024164A (ko) 클립 타입의 방열판을 갖는 반도체 패키지
KR20080023995A (ko) 웨이퍼 레벨 플립 칩 패키지 및 그의 제조방법
KR19990027163A (ko) 반도체 에리어 어레이 패키지
KR20000011420U (ko) 적층형 반도체 패키지
KR19980048633A (ko) 직립형 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee