JP2009515352A - 少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法 - Google Patents

少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法 Download PDF

Info

Publication number
JP2009515352A
JP2009515352A JP2008539546A JP2008539546A JP2009515352A JP 2009515352 A JP2009515352 A JP 2009515352A JP 2008539546 A JP2008539546 A JP 2008539546A JP 2008539546 A JP2008539546 A JP 2008539546A JP 2009515352 A JP2009515352 A JP 2009515352A
Authority
JP
Japan
Prior art keywords
package
recess
carrier
hole
main part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008539546A
Other languages
English (en)
Inventor
ウェー ウェーカンプ,ヨハネス
デン アッケルフェーケン,アントニウス セー イェー セー ファン
イェー ハー アンセムス,ウィル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2009515352A publication Critical patent/JP2009515352A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L3/00Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
    • B01L3/50Containers for the purpose of retaining a material to be analysed, e.g. test tubes
    • B01L3/502Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
    • B01L3/5027Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
    • B01L3/502707Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip characterised by the manufacture of the container or its components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/12Specific details about manufacturing devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/06Auxiliary integrated devices, integrated components
    • B01L2300/0627Sensor or part of a sensor is integrated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/06Auxiliary integrated devices, integrated components
    • B01L2300/0627Sensor or part of a sensor is integrated
    • B01L2300/0645Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/08Geometry, shape and general structure
    • B01L2300/0809Geometry, shape and general structure rectangular shaped
    • B01L2300/0816Cards, e.g. flat sample carriers usually with flow in two horizontal directions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01LCHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2300/00Additional constructional details
    • B01L2300/08Geometry, shape and general structure
    • B01L2300/0832Geometry, shape and general structure cylindrical, tube shaped
    • B01L2300/0838Capillaries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4981Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Hematology (AREA)
  • Clinical Laboratory Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

センサダイのようなマイクロエレクトロニクス素子(60)を少なくとも1つ密封し、かつ他の素子と電気的に接続するための導電性接続パッド(31)を有するパッケージは、犠牲担体を供する工程、導電性パターン(30)を前記担体の一面に与える工程、前記担体が隆起部及び凹部を有するよう前記担体を曲げる工程、前記担体の導電性パターン(30)が存在する面上に主部(45)を形成する工程、前記犠牲担体を除去する工程、前記担体の隆起部の位置で前記主部(45)内に形成された凹部(47)内にマイクロエレクトロニクス素子(60)を設ける工程、並びに、前記マイクロエレクトロニクス素子(60)と前記導電性パターン(30)を接続する工程、によって製造される。さらに前記マイクロエレクトロニクス素子(60)の感受性表面へ接近するための穴(41)が当該パッケージ内に備えられている。

Description

本発明は、少なくとも1つのマイクロエレクトロニクス素子の密封に適したパッケージキャリアであって、他の素子と電気的に接続するための導電性パッドを有するパッケージキャリアの製造方法に関する。また本発明は、当該パッケージキャリアの製造方法の基礎となる少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージの製造方法及び診断目的にも適用されうる素子の製造方法にも関する。さらに本発明は、少なくとも1つのマイクロエレクトロニクス素子の密封に適したパッケージキャリア、当該パッケージキャリア及び少なくとも1つのマイクロエレクトロニクス素子を含むパッケージ、並びに診断目的にも適用されうる素子に関する。
少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージは周知であり、そのようなパッケージは様々な種類が開発されてきた。一般には、そのパッケージの大きさはミリメータ範囲である。パッケージは様々な機能を有する。とりわけ、そのパッケージは、マイクロエレクトロニクス素子を保護する役割、及びそのマイクロエレクトロニクス素子が他の素子と容易に接続することを可能にする役割を果たす。そのマイクロエレクトロニクス素子は、プロセッサチップ、MEMSマイクロホン、トランジスタ、ダイオード、受動素子、バイオセンサダイ、化学センサダイ等であって良い。ここでMEMSとは、マイクロ電気機械システムを意味する。
センサダイ用パッケージの分野では、そのパッケージが、密封されたダイと外界との制御された相互作用を可能にすることが重要である。たとえばそのパッケージが、血液試料の特性を判断するための操作に適したバイオセンサダイを密封する場合、そのパッケージは、血液とそのセンサダイの感受性表面とが接触できるようにする必要がある。
少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージ及び診断素子の製造方法は、特許文献1から既知である。既知のパッケージは絶縁性の平板である。その絶縁性の平板は、第1面に導体を有し、かつ第1面から反対側である第2面へ延びる凹部を有する。その平板は、インサート成形によって適切に作られる。犠牲キャリア上には導体が供される。その犠牲キャリアの一部は、成形操作後に除去される。センサダイ又はチップは、凹部を覆うように第1面上に設けられる。それによりセンサダイ又はチップは、凹部内で露出している一面を有する。この面はたとえば、分析される流体の一部が吸収可能であるセンサ表面である。チップへの流体の流れを改善するように、平板の第2面上にはチャネルが画定されて良い。このパッケージは、流体の処理が導体から隔離されているという利点を有する。
既知のパッケージの欠点は、平板全体に延びる凹部がチップに覆われるように、その凹部の直径を十分小さくしなければならない場合、そのような凹部を供することは容易ではないし、又は安価でもないことである。そのように凹部を作製するには、非常に高品質でそれゆえに高価な鋳型が必要となる。しかも導体は開口端部近くに設計されるのが好ましいにも関わらず、鋳型を閉じてしまうと、犠牲キャリア及び/又はその上に設けられた導体を損失させることができない。
国際公開第2005/38911号パンフレット
従って本発明の目的は、少なくとも1つのマイクロエレクトロニクス素子の密封に適したパッケージキャリアの改良された製造方法を供することである。当該方法は、相対的に単純であるが正確である。また当該方法は、標準的な材料及びプロセスを用いたパッケージキャリアの製造を可能にする。さらに当該方法はそれと同時に、少なくとも1つのセンサダイを密封するのに適したパッケージキャリアを製造できる可能性を供する。
上記目的は、以下の工程を有する製造方法によって実現される。
保持面並びに該保持面に導電性接続パッド及び導電性トラックのパターンを有し、さらに前記保持面上に設けられた少なくとも1つの穴を有する被覆部を有し、かつパッド及びトラックの前記パターンの少なくとも一部を被覆する犠牲キャリアを供する工程;
犠牲キャリアが、それぞれの水平高さが異なる少なくとも2つの部分を有するような形状となるように、曲げられることで、被覆部内の穴及び該穴の周囲に位置する被覆部の上部が、より高い水平位置に存在する工程;
被覆部の上部をそのままにしながら、犠牲キャリアに材料を堆積することによって、導電性パターンが存在する面に主部を形成する工程;並びに
犠牲キャリアの少なくとも一部を除去することで、マイクロエレクトロニクス素子との電気的結合に適したパターンの導電性パッドを少なくとも1つ有する凹部であって、被覆部内の穴にまで及ぶ凹部を生成する工程;
によって実現される。
本発明による方法の全工程は、既存技術以外の方法を必要としない。たとえば当業者は、導電性パッド及び導電性トラックのパターンを一時的に保持するために犠牲キャリアを用いることを知っている。
犠牲キャリアについての記載を完璧なものにするため、係るキャリアは大抵の場合多数の層を有することを付記しておく。周知の例には、特に銅とアルミニウムの2層を含むキャリアがある。一般には、犠牲キャリアは、主部に設けられる必要のある導電性パッド及び/又は導電性トラックのパターンを一時的に保持する役割を果たす。たとえばパターンが設けられた面でキャリアをオーバーモールドすることによって主部が作られた後、キャリアは部分的又は完全に除去されて良い。そのプロセスでは、たとえばエッチングのような適当な方法が用いられる。
本発明による方法の注目すべき特徴は、犠牲キャリアは、それぞれの水平高さが異なる少なくとも2つの部分を有するような形状となるように、曲げられることである。このようにしてマイクロエレクトロニクス素子を受ける凹部の作製に係る問題に対する単純な解決方法が供される。主部が形成されるとき、キャリアの各部分の水平高さが異なるので、凹部が自動的に得られる。
パッケージキャリアの製造後、マイクロエレクトロニクス素子は、凹部内のパターンが有する少なくとも1つの導電性パッドと結合して良い。これは、たとえばはんだ付け又は超音波接合のような適当な接続方法を用いて行われて良い。所謂フリップチップ接合法が用いられるとき、たとえば熱、リフロー、又は超音波の影響下で、以下の工程によって実際の接続が確立される。凹部内にマイクロエレクトロニクス素子を設けることは、主部を非常に壊れやすくすることなく、そのマイクロエレクトロニクス素子を他の面へ移動させるという利点がある。しかも凹部内に設けられているため、その後マイクロエレクトロニクス素子を封止することができる。
しかも本発明は、マイクロエレクトロニクス素子を受ける凹部の底に所定の大きさ及び位置を有する穴を生成する工程にも関する。本発明によると、少なくとも1つの穴を有する被覆部が主部に付与される。被覆部は、フォトリソグラフィ、インクジェットプリント、スクリーンプリント等によって高解像度でパターニングされることで、主部を貫通する凹部/貫通穴の直径は、従来技術での穴の直径よりもはるかに小さくすることができる。それに加えて成型法の好適場合では、被覆部は、鋳型と導体とが直接相互作用することを防止する。また高精度で穴を位置設定することも可能である。このことは、パッケージのアレイを製造する場合に非常に重要である。被覆部はたとえば、中心位置に穴が設けられた薄い細片のような形状であって良い。適切な材料はたとえば、はんだレジストとして知られた材料である非導電性材料である。
パッケージキャリアの主部を形成する実用的な方法には、鋳型の使用が含まれる。鋳型及び犠牲キャリアを互いに所定位置に設置することによって、主部を形成するのに用いられる材料を受ける空間が形成される。少なくとも1つの穴を有する被覆部が犠牲キャリアに付与される場合において、被覆部の少なくとも一部、具体的には前記少なくとも1つの穴が存在する部分を材料が覆わないように、鋳型が突起部を有する場合には、前記穴は開いたままで保持される。従って係る場合には、そのような突起部を有する鋳型の使用が好ましい。
有利な実施例では、鋳型の突起部は、主部内に溝状の凹部を形成するように備えられている。その突起部は、主部の一の側面から他の側面へ延びている。その場合、少なくとも1つの穴を有する被覆部が凹部の底となるように、主部内に溝状の凹部を形成することが可能である。当該製造方法によって得られたパッケージでは、この凹部によって、マイクロエレクトロニクス素子へ穴を介して流体を容易に供給することが可能となる。
生成される前記少なくとも1つの穴は、可能な限り浅くて良い。前記少なくとも1つの穴を有する被覆部が用いられる場合には、その被覆部は可能な限り薄くて良い。このようにして、マイクロエレクトロニクス素子の感受性表面の水平高さが、流体が流れる表面の水平高さとはわずかに異なるパッケージが得られる。それにより、流体の流れは穴の存在によってはほとんど妨害されず、またマイクロエレクトロニクス素子の感受性表面への全流体の接触が実現される。溝状凹部は、主部内に適切に形成される。これは、突起部を有する鋳型によって実現される。
本発明を実行する特別な方法では、主部を作製するプロセスに鋳型が用いられ、かつ鋳型と犠牲キャリアを互いに位置設定する工程中に、鋳型の突起部によって溝状の凹部が主部内に形成される場合、鋳型の突起部の長軸は、他の部分よりも高い水平位置にあるキャリアの保持表面部分の長軸に対して直交するように配置される。このようにして、前記少なくとも1つの穴が存在する相対的に薄い領域があるにもかかわらず、頑丈なパッケージが得られる。実際、この比較的薄い領域の大きさは、マイクロエレクトロニクス素子を受ける底と溝状凹部を受ける凹部の底とが交差する領域の大きさに制限される。
マイクロエレクトロニクス素子の良好な保護を保証するため、マイクロエレクトロニクス素子が凹部内に設けられ、かつ少なくとも1つの導電性接続パッドと接続した後に、犠牲キャリアの除去される部分が存在する面に存在する主部内の凹部は閉じられるので有利である。たとえば凹部はマイクロエレクトロニクス素子を封止する材料で満たされる。
パッケージが、該パッケージによる完全密封が可能な他のマイクロエレクトロニクス素子を密封する必要があるとき、係るマイクロエレクトロニクス素子を一時的に保持するのに、他の部分よりも低い水平位置にある犠牲キャリアの保持表面部分が用いられて良い。その素子は、保持表面上に存在するパターンが有する少なくとも1つの導電性接続パッドと接続する。マイクロエレクトロニクス素子の設置及び必要な電気的接続の確立処理は、主部の作製に先立って行われる。主部の形成後、マイクロエレクトロニクス素子は主部内に埋め込まれ、もはや犠牲キャリアによって支えられている必要はない。
本発明による方法は、パッケージのアレイを製造するのに非常に良好に適用できる。一般的には、パッケージのアレイを製造する方法は、縦横に配列した多数のパッケージを同時に製造する工程を含む。全パッケージの準備ができたとき、各独立したパッケージが得られるように、アレイはダイシングされる。パッケージがパッケージアレイの一部として製造される場合、そのパッケージの製造プロセスで用いられる犠牲キャリアは、波状形状となるように曲げられる大きな犠牲キャリアの一部である。これは、アレイの全パッケージについて、それぞれの水平高さが異なる少なくとも2つの部分を有するように犠牲キャリアの形状を形成する容易な方法である。
本発明によるパッケージ製造方法は、密封されたマイクロエレクトロニクス素子と外界との間での相互作用を可能にするための穴が設けられている。当該方法は、診断目的に適用可能な素子の製造プロセスにも用いられて良い。多くの場合、係るプロセスは、少なくとも1種類の試薬をパッケージ主部に用いる工程をさらに含む。
診断素子が動作するとき、検査される必要のある流体は、最初に試薬と接触し、その結果、その流体は、マイクロエレクトロニクス素子による検査が行われるのに必要な状態になる。たとえば流体中に存在するある特定の分子は、既知の方法でラベルされる。それにより、マイクロエレクトロニクス素子は、その分子を検出することが可能となる。続いてその流体は、前記少なくとも1つの穴を介してマイクロエレクトロニクス素子の感受性表面と接触する。
流体を制御して供給するため、具体的には前記少なくとも1種類の試薬と接触するように流体を流し、かつ少なくとも1つの穴へ向かうようにその流体を流すことで、その少なくとも1つの穴を介してマイクロエレクトロニクス素子とその流体が接触できるように備えられている部材が供される。パッケージ主部内に溝状の凹部が形成されるとき、この凹部は、流体を流すように備えられた部材の少なくとも一部を収容するのに用いられて良い。たとえば流体を流すように備えられた部材は、流体を流すチャネルのパターンを面上に有する平板を有して良い。また流体を流すように備えられた部材は、曲がったホースを有して良い。検査される流体と、試薬及びマイクロエレクトロニクス素子の感受性表面とが必要に応じて接触できるようにするため、そのホースは、パッケージと接触する位置で穴を有する。
ここで図を参照しながら本発明をより詳細に説明する。図中、同様の部品は、同一参照番号で示される。
図1aから1jは、本発明の第1好適実施例によるパッケージ製造方法に係る一連の工程を図示している。簡明を期すため、以降では、本発明の第1好適実施例によるパッケージを第1パッケージと呼ぶことにする。
第1パッケージの製造方法では、2つの鋳型部品を有する鋳型が用いられる。図1aでは、鋳型の底部部品11が図示されている。鋳型の底部部品11は、多数の細長い波状部13を有する平板12を含む。細長い波状部13は、所定の間隔で、互いにほぼ平行に延びている。また細長い波状部13は、底部部品11の上側表面14上に配置されている。図示された例では、波状部13の断面は台形である。
図1bに図示されている第1パッケージの製造方法に係る第1工程では、犠牲キャリア20が、鋳型の底部部品11上に設けられている。そのキャリア20は、製造方法の後の段階で除去される材料のシートを有する。たとえばキャリア20は銅のシートを有する。鋳型の底部部品11上にキャリア20を設ける過程で、キャリア20が曲げられる。それにより、そのキャリア20の下に位置する表面は鋳型の底部部品11の上側表面と一致するので、表面14と表面21との間には実質的に空間が存在しない。その結果、凸部22及び凹部23を有する波状形状のキャリア20が得られる。
キャリア20の上側表面24では、導電性接続パッド31及び導電性トラック32のパターンが供される。以降では簡明を期すため、キャリア20の上側表面24を保持表面24と呼ぶことにする。
図1bに図示された例では、キャリア20は、パッケージアレイの製造過程で用いられる。従って図示されたキャリア20には、2つ以上の導電性パターン30が供される。特に図示された例では、各々が3つのパターン30を有する列33が3列、キャリア20の保持表面24上に配置されている。さらにパターン30の列33の方向は、キャリア20の凸部22の長軸22Iの方向にほぼ等しい。またパターン30の中心部は凸部22上に設けられている。本発明がパッケージアレイの製造に用いられるとき、パッケージの数は自由に選ぶことができることに留意して欲しい。
導電性パターン30の中心部は、絶縁性材料層40によって覆われる。そのような絶縁性材料層40とはたとえば、たとえばエポキシ材料又はアクリル材料のような有機材料で、はんだ材料として知られた材料である。層40の中心部では、中心の穴41が開けられる。以降では簡明を期すため、絶縁層40を被覆部40と呼ぶことにする。
鋳型の底部部品11上にキャリア20が設けられた後、鋳型の上部部品15がキャリア20の上に設けられる。図1cでは、キャリア20と鋳型の上部部品15の両方が図示されている。鋳型の底部部品11と同様に、鋳型の上部部品15も、多数の細長い波状部17を有する平板16を含む。細長い波状部17は、所定の間隔で、互いにほぼ平行に延びている。また細長い波状部17は、上部部品15の上側表面18上に配置されている。図示された例では、波状部17の断面は台形である。
キャリア20に対して鋳型の上部部品15を位置設定する方法が図1dに図示されている。鋳型の上部部品15とキャリア20との相互の位置に係る第1の特徴的な態様は、鋳型の上部部品の波状部17の長軸17Iとキャリア20の凸部22の長軸22Iが互いに直角をなすように延びていることである。鋳型の上部部品15とキャリア20との相互の位置に係る第2の特徴的な態様は、鋳型の上部部品の波状部17が、キャリア20の凸部22上に存在する被覆部40と接することである。
鋳型の上部部品15がキャリア20に対して正しい位置に設けられた後、パッケージの主部45を形成するため、キャリア20と鋳型の上部部品15との間に存在する空間19がエポキシ樹脂のような材料で満たされる。そのプロセスでは、たとえば注入成型法のような適切な方法が用いられて良い。図1eでは、空間19が満たされている様子が図示されている。
当該製造方法に係る後続の工程では、主部45の材料を硬化させることが可能となり、かつ鋳型の上部部品15が除去される。鋳型の上部部品15を除去する工程が図1fに図示されている。図1fに図示された面では、主部45は溝状の凹部46を有する。溝状の凹部46内には、被覆部40の上面が存在する。
主部45の硬化が可能となった後は、被覆部40並びに導電性パッド31及び導電性トラック32のパターン30を支持するためのキャリア20を有している必要はない。従ってキャリア20は、化学エッチング、剥離、又は他の適当な方法によって除去される。作製過程で得られたパッケージのアレイ50の上面が図1fに図示されている。キャリア20が存在したアレイ50の面である底面が図1g図示されている。アレイ50の底面であってキャリア20の凸部22が存在した位置には、溝状の凹部47が形成される。溝状の凹部47内には、導電性パターン30の中心部が存在し、かつ被覆部40の主要部分が存在する。被覆部40はパターン30の後方に配置されている。さらにキャリア20が除去された結果、被覆部40の穴41が開く。
図1hから1jでは、当該製造方法に係る次の工程が、単一パッケージについて図示されている。しかしこれらの工程は、パッケージのアレイ50でも同様に実行可能である。個々のパッケージは、パッケージのアレイ50をダイシングすることによって得られる。これらの図についての記載を完璧なものにするため、図1hから1jの各々は、作製過程においてパッケージの2つの異なる面を示すことを付記しておく。
犠牲キャリア30の除去後に得られ、かつまだマイクロエレクトロニクス素子が装備されていない作製過程中のパッケージも、パッケージキャリア55と呼ぶことにする。図1hでは、個々のパッケージキャリア55は、主部45、被覆部40、及び導電性接続パッド31と導電性トラック32のパターン30を有している様子が図示されている。特に下側表面と呼ばれる、キャリア20が存在した面では、被覆部40によって覆われた溝状凹部47が存在する。さらにパッケージキャリア55の下側表面には、導電性接続パッド31と導電性トラック32のパターン30が存在する。以降において上側表面と呼ばれるパッケージキャリア55の他の面では、溝状の凹部46が存在し、かつ被覆部40の上面がこの凹部46の底部に位置する。主部45の様々な面での凹部46,47の長軸46I,47Iは、互いに直角をなす。凹部46,47の底部が交差する位置では、パッケージキャリア55は被覆部40のみを有する。その結果この位置では、パッケージキャリアは相対的に薄くなり、パッケージキャリア55は、一の凹部46から他の凹部47へのアクセスを可能にする穴を有する。
図1iに図示されている当該製造方法の最終工程のうちの一工程では、たとえばセンサダイのようなマイクロエレクトロニクス素子60が、凹部47内のパッケージキャリア55の下側表面でかつ穴41の位置に設けられる。さらにマイクロエレクトロニクス素子60は、たとえばはんだ付け又は超音波接合法のような適当な接続法により、穴41付近に存在する少なくとも1つの接続パッド31と接続する。
続いてマイクロエレクトロニクス素子60を含む凹部47は、たとえばエポキシ樹脂のような適当な材料で凹部47を満たすことによって閉じられる。その過程では、マイクロエレクトロニクス素子60は、このようにして作製された充填体65内で封止される。図1jに図示された凹部47を閉じるこの工程は、パッケージ1を作製する最終工程である。パッケージ1が複数のパッケージ1のアレイ50の一部として製造され、かつまだ他のパッケージ1とは分離されない場合、アレイ50をダイシングするプロセスが行われる。
原則的には凹部47は、必ずしも閉じられている必要はないが、多くの場合では、マイクロエレクトロニクス素子60を良好に保護するために閉じられることが好ましいと考えられることに留意して欲しい。
図1aから1jに基づいて説明した製造方法の結果得られた第1パッケージでは、マイクロエレクトロニクス素子60は、充填体65内に安全に埋め込まれる。中にマイクロエレクトロニクス素子60が設けられている凹部47は、簡単に得られる。具体的には、犠牲キャリア20を曲げることで、このキャリア20が波状形状となるようにすることで得られる。このようにしてキャリア20内で作製された凸部22の位置では、パッケージ1の主部45を作製するために、キャリア20が材料によって被覆されるとき、凹部47は自動的に得られる。
たとえマイクロエレクトロニクス素子60が充填体65内に埋め込まれるとしても、適切な方法でマイクロエレクトロニクス素子60へアクセスするのは依然として非常に容易である。第1の理由は、主部の下側面に存在しながら凹部47の外側へ延び、かつマイクロエレクトロニクス素子60と直接接続するパターン30が有するトラック32及び接続パッド31を介して、マイクロエレクトロニクス素子60は非常に容易に他の素子と接続可能なことである。第2の理由は、マイクロエレクトロニクス素子60の表面は、穴41を介して主部45の上側面からアクセス可能であることである。マイクロエレクトロニクス素子60がセンサダイである場合、この特徴は非常に有利である。なぜなら、係るダイの感受性表面は被覆部40の直下に位置するので、検査される流体等はアクセス可能である一方、ダイの残りの部分はパッケージ1によって安全に密封されているからである。
凹部46,47が直角をなすように配置することの利点は、パッケージ1が相対的に薄い被服部40のみを有する領域が可能な限り小さくなることである。このようにしてパッケージ1は依然として可能な限り頑丈でありえる。
被覆部40を用いる必要はないことに留意して欲しい。原則的には、被覆部40は省略されて良いし、かつ鋳型の上部部品15は、少なくとも1の穴41を有する相対的に薄い領域を形成するように適合されて良い。しかし実際にこのようにして穴41及び周辺領域を作製するときには、主部45を作製する過程で用いられる薄い材料層によって穴41が遮断される恐れがある。そのため、その薄い層を除去するための別な処理が行われる必要がある。また穴41を作製するこの代替方法は正確ではないので、所望の位置に正確に穴を設けるのがより難しくなる。
第1パッケージ1は、診断目的で用いることができる素子の一部としての利用に適している。第1パッケージ1から開始して係る素子5を製造する方法が、図2aから2dに図示されている。
図2aでは、マイクロエレクトロニクス素子60を含む凹部47が依然として開いている第1パッケージ1が図示されている。凹部46内のパッケージ1の上側面では、流体を流すように備えられた部材が設けられている。図示された例では、流体を流すように備えられた部材は曲がったホース70を有する。検査される流体とマイクロエレクトロニクス素子60の感受性表面との接触を可能にするため、曲がったホース70は、パッケージ1と接する位置に穴71を有する。ホース70の一部が図2bに図示されている。ホース70内の穴71は、単純にホース70が曲がっている位置でホース70の一部を切り落とすことによって得られる。
図2cでは、診断素子5の製造方法に係る他の工程が図示されている。この工程の間、マイクロエレクトロニクス素子60が設けられている凹部47は閉じられている。図2dに図示されているさらに他の工程では、ホース70は、ストラップ上の取り付け部材78によって、パッケージ1に堅く取り付けられている。取り付け部材78によって、ホース70は、適切な位置に固定され、かつパッケージ1に対して押しつけられる。そのため診断素子5の動作中にホース70によって流れる流体は、ホース70内の穴71に到達するときにも漏れない。
診断素子5が動作するとき、検査される流体はホース70によって流れる。その過程で、流体が、診断素子5によって密封されるマイクロエレクトロニクス素子60の感受性表面と接する。それによりマイクロエレクトロニクス素子60が流体のある特性を測定することができる。マイクロエレクトロニクス素子60によって供され、かつ流体のある特性を表す出力は、最も便利な方法で診断素子5から得られて良い。最も便利な方法とは具体的に、パッケージ1の下側面で自由にアクセス可能な少なくとも1つの接続パッド31と少なくとも1つのエレクトロニクス素子とを接続することである。
パッケージ1では、被覆部40が非常に薄いので、マイクロエレクトロニクス素子60は非常に浅い穴41の直下に位置する。パッケージ1のこの特徴に関する重要な利点は、診断素子5の動作中、ホース70内の流体の流れは穴41の存在によって妨害されることがほとんどないこと、及び流体が穴41の後方に留まる恐れがないことである。そのため測定結果がそのような意図しない効果によって妨害される恐れはない。
図3aから3fは、本発明の第2好適実施例によるパッケージ製造方法に係る一連の工程を図示している。以降では簡明を期すため、本発明の第2好適実施例によるパッケージを第2パッケージと呼ぶことにする。
図3aから3fの各々では、作製過程中のパッケージの下側面の斜視図と作製過程中のパッケージの上側面の斜視図の両方が図示されている。以降では1つのパッケージについての製造方法を説明する。それでも第1パッケージ同様に、第2パッケージも、パッケージのアレイの一部として製造されて良い。
図3aに図示されている第2パッケージの製造方法の第1工程では、犠牲キャリア20が供される。キャリア20は、たとえば銅のような材料のシートを有する。キャリア20の保持表面24では、導電性接続パッド31及び導電性トラック32のパターン30が供される。
キャリア20は、2つの部分22,23がそれぞれ異なる水平高さになるように曲げられる。具体的にはキャリア20を曲げた後、保持表面24の凸部22及び凹部23が識別可能となる。キャリア20の保持表面24の凸部22では、複数の小さな穴41を有する薄い絶縁性材料層である被覆部40が備えられる。
図3bに図示されている第2パッケージの製造方法の第2工程では、プロセッサチップ61又は他の適当なマイクロエレクトロニクス素子が、保持表面24の凹部23上に設けられる。ここでプロセッサチップ61と導電性パターン30との間の電気的接続が実現される。
図3cに図示されている第2パッケージの製造方法の第3工程では、キャリア20及び保持表面24上に備えられた部品30,40,61が、適当な材料でオーバーモールドされる。それに基づいて、キャリア20上の保持表面24の面に主部45が作製される。その過程では、プロセッサチップ61が主部45内で密封される。
パッケージの主部45は、第1パッケージの製造方法に用いられるのに適した鋳型同様の、底部部品及び上部部品を有する鋳型を用いることによって作製される。ここでキャリア20は、鋳型の底部部品上に設けられる。第2パッケージの製造過程で用いられるのに適した鋳型の上部部品はピン形状の突起部を有する。作製過程中のパッケージが、適切な方法で鋳型内に設けられるとき、ピン形状の突起部の端部は被覆部40の一部と接する。それにより被覆部40のこの部分は、主部45を作製するために鋳型内に導入された材料によって被覆されない。その代わりに、被覆部40の上側面は、凹部46の底部に設けられる。
図3dに図示されている第2パッケージの製造方法の第4工程では、キャリア20は、化学エッチング、剥離、又は他の適当な方法によって除去される。この工程の結果得られた製品もまたパッケージキャリア55と呼ぶことにする。パッケージキャリア55の下側面で、かつキャリア20の凸部22が存在した位置では、溝状の凹部47が形成される。ここで被覆部40は凹部47の底部に存在する。さらにキャリア20が除去された結果、被覆部40の穴41が開く。
図3eに図示されている第2パッケージの製造方法の第5工程では、MEMSマイクロホン60又は他の適当なマイクロホン素子が、主部45の上側面に備えられた凹部47内に設けられる。さらにMEMSマイクロホン60は、主部45の下側面に存在する導電性パターン30と接続する。
図3fに図示されている第2パッケージの製造方法の第6工程では、MEMSマイクロホン60を含む凹部47は、たとえばエポキシ樹脂のような適当な材料によって埋められることで閉じられる。その過程では、MEMSマイクロホン60は、このようにして形成される充填体65内で封止される。凹部47を閉じるこの工程は第2パッケージ2を形成する方法の最終工程である。パッケージ2が、そのパッケージ2のアレイ50の一部として製造され、かつまだ他のパッケージ2と分離されていない場合には、ダイシング処理が実行される。
上述の製造方法が実行されることによって、小型で頑丈なパッケージ2が実現される。それによってMEMSマイクロホン60及びプロセッサチップ61は損傷から保護される。それにもかかわらずMEMSマイクロホン60には、被覆部40内の穴41を介して音波が到達できる。さらに導電性パターン30、MEMSマイクロホン60、及びプロセッサチップ61を含む電気回路は、パターン30のトラック32及び接続パッド31を介して、他のエレクトロニクス素子と容易に接続できる。パターン30のトラック32及び接続パッド31は、主部45の上側面に存在しながらも、凹部47の外側へ延びる。
図4aから4iは、本発明の第2好適実施例によるパッケージを有する診断素子の製造方法に係る一連の工程を図示している。以降では1つの診断素子についての製造方法を説明する。それでも診断素子は、診断素子のアレイの一部として製造されて良い。
図4cから4hの各々では、作製過程中の診断素子の下側面の斜視図と作製過程中の診断素子の上側面の斜視図の両方が図示されている。以降では1つのパッケージについての製造方法を説明する。さらに図4iでは、診断素子のマイクロ流体板の下側面の斜視図と診断素子のマイクロ流体板の上側面の斜視図の両方が図示されている。
図4aに図示されている診断素子の製造方法の第1工程では、犠牲キャリア20が供される。キャリア20は、たとえば銅のような材料のシートを有する。キャリア20の保持表面24では、導電性接続パッド31及び導電性トラック32のパターン30が供される。
キャリア20は、2つの部分22,23がそれぞれ異なる水平高さになるように曲げられる。具体的にはキャリア20を曲げた後、保持表面24の凸部22及び凹部23が識別可能となる。キャリア20の保持表面24の凸部22では、複数の小さな穴41を有する薄い絶縁性材料層である被覆部40が備えられる。
図4bに図示されている診断素子の製造方法の第2工程では、プロセッサチップ61又は他の適当なマイクロエレクトロニクス素子が、保持表面24の凹部23上に設けられる。ここでプロセッサチップ61と導電性パターン30との間の電気的接続が実現される。
図4cに図示されている診断素子の製造方法の第3工程では、キャリア20及び保持表面24上に備えられた部品30,40,61が、適当な材料でオーバーモールドされる。それに基づいて、キャリア20上の保持表面24の面に主部45が作製される。その過程では、プロセッサチップ61が主部45内で密封される。さらにその過程では、主部45内に溝状の凹部46が形成される。被覆部40の上側面は凹部46の底部に位置する。第1パッケージ1の製造方法ですでに論じたような方法で、キャリア20及び鋳型内の保持表面24上に備えられた部品30,40,61を位置設定し、かつこの鋳型内に主部45を形成するための材料を導入することによって、主部45は作製及び成形されて良い。
図4dに図示されている診断素子の製造方法の第4工程では、キャリア20は、化学エッチング、剥離、又は他の適当な方法によって除去される。この工程の結果得られた製品もまたパッケージキャリア55と呼ぶことにする。パッケージキャリア55の下側面で、かつキャリア20の凸部22が存在した位置では、溝状の凹部47が形成される。ここで被覆部40は凹部47の底部に存在する。さらにキャリア20が除去された結果、被覆部40の穴41が開く。
図4eに図示されている診断素子の製造方法の第5工程では、センサダイ60又は他の適当なマイクロホン素子が、主部45の上側面に備えられた凹部47内に設けられる。さらにセンサダイ60は、主部45の下側面に存在する導電性パターン30と接続する。
図4fに図示されている診断素子の製造方法の第6工程では、センサダイ60を含む凹部47は、たとえばエポキシ樹脂のような適当な材料によって埋められることで閉じられる。その過程では、センサダイ60は、このようにして形成される充填体65内で封止される。
図4gに図示されている診断素子の製造方法の第7工程では、試薬81,82が、主部45の上側面に設けられた開いた凹部46の底部に付与される。
図4hに図示されている診断素子の製造方法の第8工程では、流体を流すチャネルのパターンを面上に有するマイクロ流体板72が凹部46内に設けられる。それによりチャネルのパターン73を有する流体板72の面は、凹部46の底部と対向する。マイクロ流体板72は図4iに図示されている。図示された例では、マイクロ流体板72は、試薬81,82のうちの一を被覆しないままにするように備えられている。流体を他の試薬と接触させるため、マイクロ流体板72は、環状凹部のような形状をとるチャネル74を有する。被覆部40内の穴41を介して流体をセンサダイ60に供給するため、マイクロ流体板72は供給チャネル75を有する。さらに穴41から流体を放出するため、マイクロ流体板72は、2つの放出チャネル76を有する。
本発明の技術的範囲内で、マイクロ流体板72は適当な形状を有して良く、かつ適当なチャネルのパターンを有して良い。マイクロ流体板72の設計は、被覆部40内の穴41を介して、試薬81,82及びセンサダイ60の感受性表面にわたって流体を流すように備えることが重要である。さらにマイクロ流体板72は、適当な材料で製造されて良い。この点について、適当な材料の一例はプラスチックである。
図4aから4iに基づいて説明した製造方法の結果得られた診断素子6では、センサダイ60は充填体65内に安全に埋め込まれ、かつプロセッサチップ61は、主部45内に安全に埋め込まれる。センサダイが設けられている凹部47は簡単な方法で得られる。簡単な方法とは具体的には、それぞれ異なる水平高さにある部分22,23が得られるように犠牲キャリアを曲げることである。このようにしてキャリア20内で形成された凸部22の位置では、キャリア20が主部45を形成するための材料によって覆われるときに、凹部47は自動的に得られる。
センサダイ60及びプロセッサチップ61を有する診断素子6の電気回路は、素子6の下側面で露出している接続パッド31によって、読み出しユニット又は他のエレクトロニクス素子と接続可能である。
診断素子の有利な特徴は、被覆部40が相対的に薄いため、センサダイ60の感受性表面が凹部46の底部とほとんど同一の水平高さでよいことである。その結果、診断素子6は動作中、正確な結果を得ることができる。なぜなら検査される流体がセンサダイ60の感受性表面を制御された状態で通過するためである。なお穴41の位置で流体の流れは妨害されない。
有利となるように、診断素子6の主部45内に備えられている凹部46の長軸46I及び凹部47の長軸47Iは、互いに直角をなすように延びている。そのため素子6が相対的に薄い被覆部40のみを有する領域は可能な限り小さくなる。このようにして診断素子6は依然として、可能な限り頑丈にすることができる。頑丈な素子6を得るという目的においては、長軸46I,47Iが上述したように延びる方向は、互いに直角をなしている必要はないことに留意して欲しい。一般的には、これらの長軸46I,47Iの延びる方向が互いに異なっているときに、この効果は得られる。
前述したパッケージ1,2及び診断素子5,6は、本発明の技術的範囲内に存在する多数の可能性のうちのほんの一部にすぎない。
パッケージ1,2及び診断素子5,6の製造方法には、複雑な工程は含まれず、かつ安価で実行可能である。また用いられる材料は高価でなくても良い。
前述の説明では、1つのマイクロエレクトロニクス素子60を用いた例及び2つのマイクロエレクトロニクス素子60,61を用いた例しか記載されていない。しかし本発明の技術的範囲内で、パッケージ1,2及び診断素子5,6によって密封されるマイクロエレクトロニクス素子60,61の数は自由に選ぶことができる。
本発明の技術的範囲は、前述の例に限定されず、複数の改良型及び修正型が、「特許請求の範囲」で定義された本発明の技術的範囲から逸脱することなく可能であることは当業者にとって明らかである。
前述の説明では、たとえばセンサダイのような少なくとも1つのマイクロエレクトロニクス素子60を密封して、かつ他の素子と電気的に接続するための導電性接続パッド31を有するパッケージ1,2を製造する方法が記載されている。特に本方法は、犠牲キャリア20を供する工程、前記キャリア20へ導電性パターン30を付与する工程、前記キャリア20が凸部22及び少なくとも1つの凹部23を有するよう前記キャリア20を曲げる工程、前記キャリア20の導電性パターン30が存在する面に主部45を形成する工程、前記犠牲キャリア20を除去する工程、前記キャリア20の凸部22が存在した主部45内の位置に生成された凹部47内にマイクロエレクトロニクス素子60を設ける工程、並びに前記マイクロエレクトロニクス素子60を前記導電性パターン30へ接続する工程を有する。さらにマイクロエレクトロニクス素子60へのアクセスを供する穴41が、パッケージ1,2内に備えられる。また、穴41へ向けて流体を流すための部材70,72の少なくとも一部分を受けるために、他の凹部46が形成される。
aからjは、本発明の第1好適実施例によるパッケージ製造方法に係る一連の工程を図示している。図1aは、当該方法で用いられる鋳型の底部を図示している。 aからdは、本発明の第1好適実施例によるパッケージを有する診断素子の製造方法に係る一連の工程を図示している。図2bは、当該方法で用いられるホースを図示している。 aからfは、本発明の第2好適実施例によるパッケージ製造方法に係る一連の工程を図示している。 aからiは、本発明の第2好適実施例によるパッケージを有する診断素子の製造方法に係る一連の工程を図示している。図4iは、当該方法で用いられるマイクロ流体プレートを図示している。

Claims (22)

  1. 少なくとも1つのマイクロエレクトロニクス素子を密封して、かつ他の素子と電気的に接続するための導電性接続パッドを有するパッケージキャリアを製造する方法であって:
    保持表面並びに該保持表面に導電性接続パッド及び導電性トラックのパターンを有し、さらに前記保持面上に設けられた少なくとも1つの穴を有する被覆部を有し、かつ前記の導電性接続パッド及び導電性トラックのパターンの少なくとも一部を被覆する犠牲キャリアを供する工程;
    前記犠牲キャリアがそれぞれの水平高さが異なる少なくとも2つの部分を有するような形状となるように前記犠牲キャリアを曲げることで、前記被覆部内の穴及び該穴の周囲に位置する前記被覆部の上部をより高い水平位置に存在させる、工程;
    前記の被覆部の上部をそのままにしながら、前記犠牲キャリアに材料を堆積することによって、前記導電性パターンが存在する面に主部を形成する工程;並びに
    前記犠牲キャリアの少なくとも一部を除去することで、マイクロエレクトロニクス素子との電気的結合に適した前記パターンの導電性パッドを少なくとも1つ有する凹部であって、前記の被覆部内の穴にまで及ぶ凹部を生成する工程;
    を有する方法。
  2. 前記主部を形成するために鋳型が用いられ、
    前記鋳型及び前記犠牲キャリアを互いに所定位置に設置することによって、前記主部を形成するのに用いられる材料を受ける空間が形成され、かつ
    前記鋳型は、前記材料が前記被覆部の少なくとも一部を覆わないようにするための突起部を有する、
    請求項1に記載の方法。
  3. 前記の鋳型の突起部は、前記主部内に溝状の凹部を形成するように備えられ、
    前記突起部は、前記主部の一の側面から他の側面へ延びている、
    請求項2に記載の方法。
  4. 前記鋳型と前記犠牲キャリアを互いに位置設定する工程中に、前記主部内に溝状の凹部を形成するように備えられている前記の鋳型の突起部の長軸は、他の部分よりも高い水平位置にある前記の犠牲キャリアの保持表面部分の長軸に対して直角をなすように配置される、請求項3に記載の方法。
  5. 前記主部の形成前に、マイクロエレクトロニクス素子が、前記の犠牲キャリアの保持表面上、具体的には他の部分よりも低い水平位置にある前記保持表面部分上、に設けられ、かつ
    前記マイクロエレクトロニクス素子は、前記保持表面上に存在する前記パターンの導電性接続パッドのうちの少なくとも1つと接続する、
    請求項1から4のうちのいずれかに記載の方法。
  6. 前記パッケージキャリアが複数のパッケージキャリアからなるアレイの一部として製造され、
    前記パッケージキャリアの製造過程で用いられる前記犠牲キャリアは、前記犠牲キャリアの波状形状を生成するために曲げられる、より大きな犠牲キャリアの一部である、
    請求項1から5のうちのいずれかに記載の方法。
  7. パッケージの製造方法であって:
    上記請求項のうちのいずれかに記載のパッケージキャリアを供する工程;
    前記犠牲キャリアのうちの除去された部分が存在した面であって、前記の主部の凹部内にマイクロエレクトロニクス素子を設ける工程;及び
    前記マイクロエレクトロニクス素子を前記主部のこの面に存在する前記パターンの導電性接続パッドのうちの少なくとも1つと接続する工程;
    を有する方法。
  8. 前記犠牲キャリアのうちの除去された部分が存在した面に位置する前記の主部内の凹部は、前記マイクロエレクトロニクス素子が前記凹部内に設けられ、かつ少なくとも1つの導電性接続パッドと接続した後に、閉じられる、請求項7に記載の方法。
  9. 診断素子に利用可能な素子の製造方法であって:
    請求項8に記載の方法を実行することによってパッケージを製造する工程;及び
    少なくとも1つの穴へ向けて流体を流すように備えられた部材を供する工程であって、前記少なくとも1つの穴を介して前記マイクロエレクトロニクス素子がアクセス可能となる、工程;
    を有する方法。
  10. 溝状の凹部が前記のパッケージの主部内に形成され、かつ
    流体を流すように備えられた前記部材の少なくとも一部が前記凹部内に設けられている、
    請求項9に記載の方法。
  11. 前記のパッケージの主部へ少なくとも1種類の試薬を付与する工程をさらに有する、請求項9又は10に記載の方法。
  12. マイクロエレクトロニクス素子の収容に適した凹部を有する主部;
    前記主部の一面、具体的には前記凹部が存在する面、に備えられ、かつ前記導電性接続パッドのうちの少なくとも1つは前記凹部内に存在する、導電性接続パッド及び導電性トラックのパターン;
    を有するパッケージキャリアであって、
    前記主部は少なくとも1つの穴を有し、かつ
    前記凹部は前記穴にまで及ぶ、
    パッケージキャリア。
  13. 請求項12に記載のパッケージキャリア、及び
    前記の主部の凹部内に備えられ、かつ前記導電性接続パッドのうちの少なくとも1つと接続するマイクロエレクトロニクス素子、
    を有するパッケージ。
  14. 被覆部をさらに有するパッケージキャリアであって、
    前記被覆部は、前記主部に設けられ、かつ前記主部の少なくとも1つの穴を有する、
    請求項12に記載のパッケージキャリア及び13に記載のパッケージ。
  15. 前記マイクロエレクトロニクス素子を有する前記凹部が充填体によって満たされる、請求項13又は14に記載のパッケージキャリア。
  16. 前記主部が他の凹部を有し、
    前記他の凹部は前記凹部及び前記導電性パターンが存在する面以外の面に備えられ、かつ
    前記主部の少なくとも1つの穴は前記他の凹部の底に存在する、
    請求項12に記載のパッケージキャリア及び請求項13に記載のパッケージ。
  17. 前記主部の各異なる面に備えられた前記凹部の長軸及び前記他の凹部の長軸が各異なる方向へ延びている、請求項16に記載のパッケージキャリア及びパッケージ。
  18. 診断目的に利用可能な素子であって:
    請求項13から17のうちのいずれかに記載のパッケージ;及び
    少なくとも1つの穴へ向けて流体を流すように備えられた部材;
    を有し、
    前記少なくとも1つの穴を介して前記マイクロエレクトロニクス素子がアクセス可能となる、
    素子。
  19. 前記のパッケージの主部が、前記マイクロエレクトロニクス素子が少なくとも1つの穴を介してアクセス可能となる面に前記他の凹部を有し、
    前記少なくとも1つの穴は前記他の凹部に存在し、かつ
    流体を流すように備えられた前記部材の少なくとも一部は前記他の凹部内に設けられている、
    請求項18に記載の素子。
  20. 流体を流すように備えられた前記部材がホースを有し、
    前記ホースはある位置に穴を有し、
    前記位置では、前記ホースが前記穴を覆い、かつ
    前記穴を介して前記マイクロエレクトロニクス素子はアクセス可能となる、
    請求項18又は19に記載の素子。
  21. 流体を流すように備えられた前記部材が平板を有し、
    前記平板は、流体を流すチャネルのパターンを有し、かつ
    前記パターンは前記平板の一面に存在する、
    請求項18又は19に記載の素子。
  22. 前記のパッケージの主部に備えられた少なくとも1種類の試薬をさらに有する素子であって、
    流体を流すように備えられた前記部材は、前記流体を前記少なくとも1種類の試薬と接触させるように備えられている、
    請求項18から21までのいずれかに記載の素子。
JP2008539546A 2005-11-09 2006-10-26 少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法 Pending JP2009515352A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05110522 2005-11-09
PCT/IB2006/053946 WO2007054847A2 (en) 2005-11-09 2006-10-26 Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device

Publications (1)

Publication Number Publication Date
JP2009515352A true JP2009515352A (ja) 2009-04-09

Family

ID=38023645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539546A Pending JP2009515352A (ja) 2005-11-09 2006-10-26 少なくとも1つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法

Country Status (6)

Country Link
US (3) US8011082B2 (ja)
EP (1) EP1949770B1 (ja)
JP (1) JP2009515352A (ja)
CN (1) CN100586253C (ja)
TW (1) TW200729419A (ja)
WO (1) WO2007054847A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461356B2 (ja) * 2010-09-30 2014-04-02 京セラSlcテクノロジー株式会社 配線基板
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
US9192934B2 (en) 2012-10-25 2015-11-24 General Electric Company Insert assembly for a microfluidic device
FR3041209B1 (fr) * 2015-09-15 2017-09-15 Sagem Defense Securite Systeme electronique compact et dispositif comprenant un tel systeme
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158252A (ja) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054938A (en) * 1974-05-13 1977-10-18 American Microsystems, Inc. Combined semiconductor device and printed circuit board assembly
US4026412A (en) * 1974-09-26 1977-05-31 Henson Richard D Electronic circuit carrier and test fixture
JPS5940554A (ja) * 1982-08-31 1984-03-06 Seiko Epson Corp 多層チツプキヤリア
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
EP0376721B1 (en) * 1988-12-29 1998-07-15 Sharp Kabushiki Kaisha Moisture-sensitive device
JP2927053B2 (ja) * 1991-07-05 1999-07-28 日本電気株式会社 リードレスチップキャリア型ハイブリッドic
US5285690A (en) * 1992-01-24 1994-02-15 The Foxboro Company Pressure sensor having a laminated substrate
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
JP2544084B2 (ja) * 1993-12-28 1996-10-16 山一電機株式会社 電気部品の接続器
US5986459A (en) * 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
KR100355209B1 (ko) * 1994-09-22 2003-02-11 로무 가부시키가이샤 비접촉형ic카드및그제조방법
US5563341A (en) * 1995-06-07 1996-10-08 Fenner; Ralph L. Vapor pressure sensor and method
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサicパッケージおよびその組立方法
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
KR100186329B1 (ko) * 1996-06-14 1999-03-20 문정환 고체 촬상 소자용 반도체 패키지
US6034712A (en) * 1996-06-26 2000-03-07 Brother Kogyo Kabushiki Kaisha Exposure apparatus and image forming machine including it
US5833903A (en) * 1996-12-10 1998-11-10 Great American Gumball Corporation Injection molding encapsulation for an electronic device directly onto a substrate
SE9700612D0 (sv) * 1997-02-20 1997-02-20 Cecap Ab Sensorelement med integrerat referenstryck
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
US6531334B2 (en) * 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
US6573028B1 (en) * 1998-02-10 2003-06-03 Nissha Printing Co., Ltd. Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
KR100271656B1 (ko) * 1998-05-30 2000-11-15 김영환 비지에이 반도체 패키지 및 그 제조방법
US6515355B1 (en) * 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
US6351027B1 (en) 2000-02-29 2002-02-26 Agilent Technologies, Inc. Chip-mounted enclosure
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
US6433411B1 (en) * 2000-05-22 2002-08-13 Agere Systems Guardian Corp. Packaging micromechanical devices
JP4926337B2 (ja) * 2000-06-28 2012-05-09 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 光源
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) * 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US7276394B2 (en) * 2001-09-20 2007-10-02 Eastman Kodak Company Large area flat image sensor assembly
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
JPWO2003034508A1 (ja) * 2001-10-12 2005-02-03 日亜化学工業株式会社 発光装置及びその製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
AU2002257013A1 (en) 2002-02-28 2003-10-20 Nano Storage Pte Ltd Micro-electro-mechanical systems packaging
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US20040046248A1 (en) * 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
US6845664B1 (en) * 2002-10-03 2005-01-25 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration MEMS direct chip attach packaging methodologies and apparatuses for harsh environments
US20040217451A1 (en) * 2002-11-14 2004-11-04 Sai-Mun Lee Semiconductor packaging structure
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Necエレクトロニクス株式会社 電子部品装置及びその製造方法
JPWO2004049356A1 (ja) * 2002-11-25 2006-03-30 日本カーバイド工業株式会社 セラミックパッケージ及びチップ抵抗器並びにそれらの製造方法
JP2004177343A (ja) * 2002-11-28 2004-06-24 Fujikura Ltd 圧力センサ
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4527714B2 (ja) * 2003-02-07 2010-08-18 パナソニック株式会社 発光体用金属ベース基板、発光光源、照明装置及び表示装置
US6835960B2 (en) * 2003-03-03 2004-12-28 Opto Tech Corporation Light emitting diode package structure
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
DE10343256B4 (de) 2003-09-17 2006-08-10 Infineon Technologies Ag Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung
TW200514484A (en) * 2003-10-08 2005-04-16 Chung-Cheng Wang Substrate for electrical device and methods of fabricating the same
EP1676313A1 (en) 2003-10-15 2006-07-05 Koninklijke Philips Electronics N.V. Device, system and electric element
JP4792726B2 (ja) * 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
JP4628008B2 (ja) * 2004-03-31 2011-02-09 セイコーインスツル株式会社 シリコン基板を有する電子回路装置
JP4598432B2 (ja) * 2004-05-12 2010-12-15 浜松ホトニクス株式会社 電子部品及びその製造方法
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
US20050275081A1 (en) * 2004-06-12 2005-12-15 Roger Chang Embedded chip semiconductor having dual electronic connection faces
US7311009B2 (en) * 2004-11-17 2007-12-25 Lawrence Livermore National Security, Llc Microelectromechanical systems contact stress sensor
JP2006156668A (ja) * 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
US7343060B2 (en) * 2005-03-04 2008-03-11 Fuji Xerox Co., Ltd. Light transmission and reception module, sub-mount, and method of manufacturing the sub-mount
WO2006112039A1 (ja) * 2005-04-01 2006-10-26 Matsushita Electric Industrial Co., Ltd. 表面実装型光半導体装置およびその製造方法
EP1878062A2 (en) * 2005-04-28 2008-01-16 Koninklijke Philips Electronics N.V. Light source comprising led arranged in recess
DE602005018553D1 (de) * 2005-07-25 2010-02-04 Fraunhofer Ges Forschung Chip-halter für einen mikrofluid-chip
KR100632003B1 (ko) * 2005-08-08 2006-10-09 삼성전기주식회사 열전달부에 오목부가 형성된 led 패키지
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US20080048310A1 (en) * 2006-08-25 2008-02-28 Phoenix Precision Technology Corporation Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158252A (ja) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
US9173315B2 (en) 2015-10-27
US20110292633A1 (en) 2011-12-01
US8351222B2 (en) 2013-01-08
WO2007054847A3 (en) 2007-10-25
WO2007054847A2 (en) 2007-05-18
US8011082B2 (en) 2011-09-06
EP1949770B1 (en) 2018-12-12
CN101305645A (zh) 2008-11-12
TW200729419A (en) 2007-08-01
US20130094128A1 (en) 2013-04-18
EP1949770A2 (en) 2008-07-30
CN100586253C (zh) 2010-01-27
US20080276454A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US8847340B2 (en) Packaged sensor structure having sensor opening and package opening aligned with sensor element
US9366720B2 (en) Sensor protection
US8546895B2 (en) Electronic device including MEMS devices and holed substrates, in particular of the LGA or BGA type
JP4119608B2 (ja) 封止パッケージ、および電子回路モジュールをパッケージングする方法
KR101740014B1 (ko) 압력센서장치 및 그 제조방법
US9173315B2 (en) Package carrier for a microelectronic element
CN105374778B (zh) 晶片封装体及其制造方法
US20120043628A1 (en) Packaged device including a well for containing a die
US9899290B2 (en) Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
CN105158299A (zh) 用于制造气体传感器封装的方法
US20080150154A1 (en) Method for fabricating a circuit
JP2010153519A (ja) 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ
JP2013512422A (ja) センサモジュールおよびセンサモジュールの製造方法
KR101715244B1 (ko) 압력센서장치 및 그 제조방법
CN108987293B (zh) 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
CN106395731A (zh) 气体传感器、阵列及其制造方法
US11364493B2 (en) Planarization layers over silicon dies
JP6494564B2 (ja) パッケージ樹脂開封装置および開封用治具
JP2010153517A (ja) リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法
KR101762429B1 (ko) 압력센서장치 및 그 제조방법
KR20120126895A (ko) Mems 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717