JP3507251B2 - 光センサｉｃパッケージおよびその組立方法 - Google Patents

光センサｉｃパッケージおよびその組立方法

Info

Publication number
JP3507251B2
JP3507251B2 JP22807996A JP22807996A JP3507251B2 JP 3507251 B2 JP3507251 B2 JP 3507251B2 JP 22807996 A JP22807996 A JP 22807996A JP 22807996 A JP22807996 A JP 22807996A JP 3507251 B2 JP3507251 B2 JP 3507251B2
Authority
JP
Japan
Prior art keywords
substrate
package
chip
optical sensor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22807996A
Other languages
English (en)
Other versions
JPH09129780A (ja
Inventor
文夫 畑
忠志 小坂
久種 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22807996A priority Critical patent/JP3507251B2/ja
Priority to EP96113927A priority patent/EP0790653B1/en
Priority to DE69636335T priority patent/DE69636335T2/de
Priority to US08/707,046 priority patent/US6383835B1/en
Publication of JPH09129780A publication Critical patent/JPH09129780A/ja
Application granted granted Critical
Publication of JP3507251B2 publication Critical patent/JP3507251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は光センサ集積回路
（ＩＣ）のパッケージおよびその組立方法に関する。
【０００２】
【従来の技術】ＩＣチップを回路基板などに実装するた
めには、従来、図１９から図２３に示すような、リード
フレームを使用した樹脂封止パッケージか、図２４に示
す中空部材を使用したパッケージに組み立てることが行
われてきた。
【０００３】まず、図１９から図２３の樹脂封止パッケ
ージの組立方法について説明する。
【０００４】まず金属の薄板にプレス又はエッチングに
より所定の回路パターンを形成したリードフレーム（図
１９に図示）に光センサＩＣチップ４を搭載する。次に
ボンディングワイヤ５で結線する（図２０に図示）。そ
してこれを透明な熱硬化性樹脂６で封止する（図２１に
図示）。その後リード８ａを切断、成型して所定の形状
を得る（図２２に図示）。この方法は大量生産が容易で
あること、回路基板への半田付けが比較的容易であるこ
となどから広く普及している。
【０００５】また図２３に示すように受光素子を有する
ＩＣをパッケージングする場合には、光入射面の傷防
止、不要反射光の除去などの目的からガラス板等の光透
過性部材９を接着することも行われている（特開昭６３
−２１８７８号公報）。
【０００６】一方、図２４のパッケージは、セラミック
又は樹脂により成型された中空部材１０の内部に光セン
サＩＣチップ４を搭載し、ワイヤ５で配線を行った後に
光透過性部材９を前記中空部材１０に接着し、気密構造
とするものである。このような構成では気密封止を維持
するための糊代９ａが必要であり、必然的にパッケージ
サイズの大型化を招く。
【０００７】
【発明が解決しようとする課題】これら従来の方法はパ
ッケージの種類毎に高価な金型を用意しなければなら
ず、多品種の生産には莫大な設備投資が必要であること
や、新規の金型が必要となるような試作品の完成までに
は多くの時間を要することや、パッケージの取り扱いに
よってはリード８ａを破損しやすいことや、光透過性部
材９の接着に余分な工程が必要で組立コストが上昇す
る、等の課題がある。
【０００８】これに対し、リードフレームの代わりに両
面プリント板を用い、リードレス構造とするパッケージ
も提案されているが（特開平２−２１５０号公報）、金
型を用意しなければならない点は上記の方法と同様であ
るため、同様な課題を有する。 （発明の目的） 本発明は、金型を必要とせず、多品種少量の生産でも多
くの設備投資を必要とせず、また組立に要する費用も安
価で大量生産にも適用でき、かつ回路基板への半田付け
も容易であるＩＣパッケージ及びその組立方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明は、凹部を側面に
有する基板と、該凹部の基板主面側の開口を塞ぐ絶縁性
フィルムと、該基板のフィルム配置面に搭載された光セ
ンサＩＣチップと、該光センサＩＣチップを封止し、前
記基板の前記光センサＩＣチップ搭載面全面を覆って形
成された透明樹脂と、該透明樹脂上に設けられた光透過
性の非可撓性部材とを有し、該凹部に形成された導電部
が前記光センサＩＣチップの外部接続端子とされている
光センサＩＣパッケージを提供するものである。
【００１０】 また本発明は、開口部の一方を絶縁性フ
ィルムで塞いだ複数のスルーホールを持つ基板を形成す
る工程と、該基板のフィルム配置側の主面に一又は二以
上の光センサＩＣチップを搭載し、この光センサＩＣチ
ップと前記スルーホールとを電気的に接続する工程と、
前記基板の前記光センサＩＣチップ
を搭載した面の全面を覆って透明樹脂を形成する工程
と、 該樹脂上に光透過
性の非可撓性部材を配する工程と、 前記光センサＩ
Ｃチップを搭載した基板を、該非可撓性部材とともに前
記スルーホールの壁面が露出するように切断する工程
と、を有する光センサＩＣパッケージの組立方法を提供
するものである。
【００１１】
【００１２】
【００１３】
【００１４】本発明によれば、基板のスルーホールを利
用して従来例のリードに代わる外部接続端子とするた
め、従来のように、各種のＩＣチップ毎にリードフレー
ムの金型を製作する必要が無くなる。
【００１５】 また、スルーホールは絶縁性フィルムで
基板裏表の貫通が妨げられているので、樹脂が基板の反
対側に流れ出ることがなく、樹脂の流れを止めるための
型等を用意する必要も無い。
【００１６】 また、縦に切断したスルーホールの壁面
を外部接続端子とするため、従来のようにリードを破損
するおそれが少なくなる。
【００１７】また、必要に応じて透明樹脂を用い、その
表面にガラス等硬度の高い光透過性部材を載せれば、樹
脂表面に傷がつくことを防止できるほか、光学的な平面
度を確保することが容易になる。こうして、本発明のＩ
Ｃパッケージは、光センサや発光ダイオード、半導体レ
ーザーなどの光能動素子に好ましく用いることができ
る。
【００１８】さらに、光透過性部材の接着は樹脂の塗
布、硬化と同時に行われるため、工程の増加を防止で
き、かつ、余分な糊代を必要としないためパッケージの
外形を小型化できる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。（参考例） 本発明の実施形態の説明に先立って、本発明に関連する
参考例について説明する。
【００２０】図１（ａ），（ｂ）は本発明のＩＣパッケ
ージの一参考例の構成を示す斜視図及びプリント基板の
みの斜視図である。図２はそのＸ−Ｘ線縦断面図であ
る。
【００２１】図１及び図２において、１ａは半導体メモ
リー、マイクロプロセッサ、デジタルシグナルプロセッ
サ、光センサ、半導体レーザー、ＬＥＤなどのＩＣが搭
載されるプリント基板、２は回路パターン、３は絶縁性
フィルム、４はＩＣチップ、５はボンディングワイヤ、
６は封止樹脂である。回路パターン２はプリント基板１
ａに形成されており、スルーホール部２ａ，パッド部２
ｂ，ＩＣチップの搭載部２ｃ，及びこれらを接続する配
線部２ｄからなる。スルーホール部２ａは半田付け可能
な金属でメッキされて構成されており、この部分で外部
と半田付け等で電気的に接続可能であり、外部接続端子
となる。なお、本参考例に用いる基板としてはポリイミ
ドやガラスエポキシ等を用いたプリント基板に限られ
ず、セラミック基板等の基板も用いることができる。ま
た、ここではプリント基板１ａの四側面すべてに凹部
（切断されたスルーホール）が設けられているが、外部
接続の便宜等により任意の位置に配置してよく、例えば
長辺側にのみ設けてもよい。さらに基板内に切断されな
いスルーホール部があってもよい。
【００２２】以下、図３から図６を用いて上記ＩＣパッ
ケージの製造工程を説明する。
【００２３】まず、図３に示すように、予め所定の回路
パターン２が形成されたプリント基板１を用意する。図
３（ａ）は基板全体の斜視図、図３（ｂ）はその部分拡
大図である。プリント基板１に設けられた円筒形又は角
柱形のスルーホールは半田付け可能な金属でメッキされ
ている。回路パターン２は、スルーホール部２ａ，パッ
ド部２ｂ，ＩＣチップの搭載部２ｃ，及びこれらを接続
する配線部２ｄからなる。スルーホールは格子状に配さ
れている。
【００２４】次に、図４に示すように、このプリント基
板１の回路形成面のすべてのスルーホール開口部を覆う
ように絶縁性フィルム３を接着する。図４（ａ）は基板
全体の斜視図、図４（ｂ）はその部分拡大図である（な
お、以下に説明する図５、図６については基板の部分拡
大図のみを示すものとする。）。このとき、パッド部２
ｂ、及びＩＣチップ搭載部２ｃにはこの絶縁性フィルム
３が貼付しないよう、予め格子状に切り抜いておくか、
或いは全面に貼付した後に不要部分を取り去る。本実施
形態では感光性ソルダーレジストフィルムを貼付した
後、マスク露光、現像のプロセスにより不要部分を取り
除いた。
【００２５】その後、ＩＣチップ４を搭載し、ワイヤボ
ンディングなどの手段（５はボンディングワイヤを示
す）によって前記回路パターン２と接続する（図５）。
【００２６】さらに、ＩＣチップ４及びボンディングワ
イヤ５を保護するための液状の封止樹脂６をプリント基
板１のＩＣ搭載面に塗布する（図６）。この時、スルー
ホール開口部は絶縁性フィルム３で塞がれているため封
止樹脂６がスルーホール２ａを通してプリント基板１の
裏面に流れ出ることはなく、このため特に型や型枠等を
用いて塗布範囲を限定する必要はない。なお、封止樹脂
６は本実施形態ではプリント基板１のＩＣチップ搭載面
を全部覆っているが、ＩＣチップ４及びワイヤ５を覆う
ように一部のみ封止するようにしてもよい。
【００２７】封止樹脂６を放置、加熱、紫外線照射など
の方法で硬化させた後、スルーホール２ａをスルーホー
ルの配列方向に縦に切断する。本実施形態では図６の７
に示す位置でプリント基板１及び封止樹脂６を切断する
ことにより、図１（ａ）に示した側面に凹部を有し、凹
部の導電部材が端子となるリードレスパッケージが得ら
れる。なお、ＩＣパッケージの製造工程において、絶縁
性フィルムでスルーホールを塞ぐ前に、ＩＣチップの搭
載、ワイヤボンディングを行うことも可能である。
【００２８】以上の説明から明らかなように、上述した
構成は、既存のプリント基板製造工程を利用でき、樹脂
封止用や、リードフレーム製作用などの金型が不要であ
るという特長がある。
【００２９】また、このような形状のリードレスパッケ
ージは、既存の表面実装方法（リフロー半田付け等）に
より、スルーホール部２ａで外部と半田付け可能であ
り、容易かつ安価に実装することが出来る。
【００３０】特に、封止樹脂として、日東電工（株）製
ＮＴ−８０００（商品名）等の光透過性エポキシ樹脂を
用い、ＩＣチップとして、受光素子、発光素子、ＥＰＲ
ＯＭ等の光能動素子を用いる場合には、光半導体装置を
金型を用いずに作製することが出来る。
【００３１】以上述べたように、基板上の複数のスルー
ホールをＩＣチップの外部接続端子として利用できるた
め、従来のように各種のＩＣチップ毎にリードフレーム
や樹脂封止の金型を作成する必要が無くなる。このた
め、多品種少量の生産でも多くの設備投資を必要とせ
ず、また組立に要する費用も安価で大量生産にも適用で
きるという効果が得られる。
【００３２】また、スルーホールを縦に切断して露出し
た凹部をもつ壁面を外部端子とするため、構造が強固で
破損するおそれが少ないという特長を持つ。 （第１及び第２実施形態） 以下、本発明の実施形態について図面を用いて詳細に説
明する。
【００３３】図７（ａ），（ｂ）は本発明のＩＣパッケ
ージの第１実施形態の構成を示す斜視図及びプリント基
板のみの斜視図である。図８はそのＸ−Ｘ線縦断面図で
ある。
【００３４】図７及び図８において、１ａは半導体メモ
リー、マイクロプロセッサ、デジタルシグナルプロセッ
サ、光センサ、半導体レーザー、ＬＥＤなどのＩＣが搭
載されるプリント基板、２は回路パターン、３ｂは絶縁
性フィルム、４はＩＣチップ、５はボンディングワイ
ヤ、６は透明樹脂、９は光透過性部材である。回路パタ
ーン２はプリント基板１ａに形成されており、凹部（ス
ルーホール部）２ａ，パッド部２ｂ，ＩＣチップの搭載
部２ｃ，及びこれらを接続する配線部２ｄからなる。凹
部２ａは半田付け可能な金属でメッキされて構成されて
おり、この部分で外部と半田付け等で電気的に接続可能
であり、外部接続端子となる。凹部は円筒形又は角柱形
のスルーホールを切断することにより得られる。
【００３５】また、図９は本発明のＩＣパッケージの第
２実施形態の構成を示す斜視図である。図１０はそのＸ
−Ｘ線縦断面図である。
【００３６】図９及び図１０において、１ａは半導体メ
モリー、マイクロプロセッサ、デジタルシグナルプロセ
ッサ、光センサ、半導体レーザー、ＬＥＤなどのＩＣが
搭載されるプリント基板、２は回路パターン、３ａは導
電材料、４はＩＣチップ、５はボンディングワイヤ、６
は透明樹脂、９は光透過性部材である。回路パターン２
はプリント基板１ａに形成されており、スルーホール部
２ａ，パッド部２ｂ，ＩＣチップの搭載部２ｃ，及びこ
れらを接続する配線部２ｄからなる。スルーホール部２
ａは導電材料３ａで塞がれており、この部分で外部と半
田付け等で電気的に接続可能であり、外部接続端子とな
る。
【００３７】なお、本発明に用いる基板としてはポリイ
ミドやガラスエポキシなどの樹脂を用いて基材が作製さ
れたプリント基板に限られず、セラミック基板等の基板
も用いることができる。また、ここではプリント基板１
ａの四側面すべてにスルーホール部が設けられている
が、外部接続の便宜等により任意の位置に配置してよ
く、例えば長辺側にのみ設けてもよい。さらに基板内に
切断されないスルーホールがあってもよい。
【００３８】以下図１１から図１６を用いてＩＣパッケ
ージの製造工程を説明する。
【００３９】ここでは、ＩＣとして光能動素子としての
光センサを用いた例を紹介する。
【００４０】まず、図１１に示すように、予め所定の回
路パターン２が形成されたプリント基板１を用意する。
図１１（ａ）は基板全体の斜視図、図１１（ｂ）はその
部分拡大図である。プリント基板１に設けられたスルー
ホールは半田付け可能な金属でメッキされている。回路
パターン２は、スルーホール部２ａ，パッド部２ｂ，光
センサＩＣチップの搭載部２ｃ，及びこれらを接続する
配線部２ｄがある。
【００４１】次に、このプリント基板１の表裏を貫通す
るすべてのスルーホールを導電材料３ａで塞ぐか（図１
３）、または絶縁フィルム３ｂで開口部の一方を覆うこ
とで塞ぐ（図１２（ａ），（ｂ））。図１２（ａ）はフ
ィルムで覆った場合の基板全体の斜視図、図１２（ｂ）
はその部分拡大断面図であり、図１３は導電材料で塞い
だ場合の基板部分拡大断面図である（なお、以下に説明
する図１４〜図１６については基板の部分拡大断面図の
みを示すものとする）。ここではスルーホールをメッキ
した後に導電材料３ａで塞いでいるが、同一工程でスル
ーホールの穴埋めを行ってもよい。絶縁性フィルム３ｂ
で覆う場合には、スルーホールの配置に合わせて予め
（例えば格子状に）切り抜いておくか、或いは全面に貼
付した後に不要部分を取り去る。本実施形態では感光性
ソルダーレジストフィルムを貼付した後、マスク露光、
現像のプロセスにより不要部分を取り除いた。なお、以
下に説明する図１４〜図１６においては簡易化のため、
導電材料３ａを用いた場合は図示せず、絶縁フィルム３
ｂを用いた場合のみを図示しているが、工程自体は同じ
である。
【００４２】その後、ＩＣチップ４を搭載し、ワイヤボ
ンディングなどの手段（５はボンディングワイヤを示
す）によって前記リードパターン２と接続する（図１
４）。
【００４３】さらに、光センサＩＣチップ４及びボンデ
ィングワイヤ５を保護するための液状の透明樹脂６をプ
リント基板１の光センサＩＣ搭載面に塗布する（図１
５）。この時、スルーホールは導電材料３ａ（不図示）
または絶縁性フィルム３ｂで塞がれているため透明樹脂
６がスルーホール２ａを通してプリント基板１の裏面に
流れ出ることはなく、このため特に型や型枠等を用いて
塗布範囲を限定する必要はない。
【００４４】透明樹脂６が硬化する前に板状の光透過性
部材９をプリント基板１と平行に近接させ、透明樹脂６
がプリント基板１と光透過性部材９の間隙を満たすよう
にする（図１６）。
【００４５】不図示の治具等によりプリント基板１と光
透過性部材９の間隙を一定に保ちつつ、放置、加熱、紫
外線照射などの方法で透明樹脂６を硬化させた後、スル
ーホール２ａをスルーホールの配列方向に縦に切断す
る。本実施形態では図１６の７に示す位置でプリント基
板１、透明樹脂６、及び光透過性部材９を同時に切断す
ることにより、図７，図８に示した本発明の第１の実施
形態又は図９，図１０に示した第２の実施形態のリード
レスパッケージが得られる。なお、本発明の光センサＩ
Ｃパッケージの製造工程において、スルーホールを塞ぐ
前にＩＣチップの搭載、ワイヤボンディングを行うこと
も可能である。
【００４６】以上の説明から明らかなように、本発明
は、既存のプリント基板製造工程を利用でき、樹脂封止
用や、リードフレーム製作用などの金型が不要であると
いう特長がある。
【００４７】また、このような形状のリードレスパッケ
ージは、既存の表面実装方法（リフロー半田付け等）に
より、容易かつ安価に実装することが出来る。
【００４８】本実施形態ではプリント基板１に三菱ガス
化学（株）製のＢＴレジン（商品名）、絶縁フィルム３
ｂに感光性ソルダーレジストフィルム、透明樹脂６に協
立化学工業（株）製のワールドロックＮｏ．８０１ Ｓ
Ｅ−Ｌ、同ＸＶＬ−０１Ｌ（何れも商品名）、光透過性
部材９に硼珪酸ガラス板を用いて半田耐熱と光学性能と
に優れた光センサＩＣパッケージを得ることが出来た。
【００４９】なお、光透過性部材９を赤外線カットフィ
ルタ、たとえばＨＯＹＡ（株）製ＣＭ−５００（商品
名）等とすることで、光センサの分光感度を所望の特性
に調整することが出来る。又、特定の光をカットする場
合には、色付きの樹脂や光透過部材を用いることができ
るし、光を利用しないＩＣの場合は非透光性樹脂や非透
光性部材を用いることができる。
【００５０】以上述べたように、本発明によれば、基板
上の複数のスルーホールを光センサＩＣチップの外部接
続端子として利用できるため、従来のように各種の光セ
ンサＩＣチップ毎にリードフレームや樹脂封止の金型を
作成する必要が無くなる。このため、多品種少量の生産
でも多くの設備投資を必要とせず、また組立に要する費
用も安価で大量生産にも適用できるという効果が得られ
る。
【００５１】さらには光透過性部材を接着するための糊
代を設ける必要がないため、外形寸法を著しく小さくで
きるという利点も得られる。
【００５２】また、スルーホールを縦に切断して露出し
た凹部を有する壁面を外部接続端子とするため、構造が
強固で破損するおそれが少ないという特長を持つ。 （第３実施形態） 図１７は本発明の第３実施形態のＩＣパッケージの構造
を示す図である。
【００５３】リジッド（非可撓性）な基板１ａの４辺に
は、外部接続端子となる凹部２ａが設けられ、基板１ａ
の上面のチップ搭載部２ｃ上にはＩＣチップ４が配置さ
れている。
【００５４】ＩＣチップ４のボンディングパッドと配線
２ｄのボンディングパッド部２ｂとはボンディングワイ
ヤ５によって電気的接続がなされている。
【００５５】配線２ｄは、このＩＣパッケージ端部から
の水分の侵入による腐食を防止する為に配線長が長くな
っている。狭いスペースに長い配線長を実現する為に、
この配線２ｄのパターンは図のように屈曲している。水
分は導電体である配線に沿ってパッケージ内に侵入して
くるので、外部端子２ａからボンディングパッド部２ｂ
までの実効的長さを長くすれば耐久性が向上する。
【００５６】３ｂは絶縁フィルタ、６は樹脂、９は保護
部材である。
【００５７】本例では、ＩＣ４として光能動素子を用い
たために、樹脂６として透明な樹脂を、部材９として透
明でガラス、アクリル樹脂等のリジッド（非可撓性）な
部材を選択した。４ａはＩＣ４の受光部である。
【００５８】特に光能動素子の場合は、パッケージ表面
における光の反射の悪影響を受けないようにパッケージ
の表面から受光部（又は発光部）までの厚さ（長さ）を
受光部の最大長に応じて比較的厚くする必要がある（特
開昭６３−２１８７８号公報）。本例では部材９を貼り
合わせることにより、部材９の表面から受光部４ａまで
の厚さを厚くしている。
【００５９】製造方法は図１１〜図１６に示した方法と
同様の方法により製造できる。
【００６０】光能動素子のＩＣを用いる場合、図２に示
したパッケージの樹脂６上に面積が基板１ａより小さ
く、より好ましくはＩＣ４と同等の面積の部材を貼り合
わせることもできる（図１８参照）。
【００６１】但し、この方法は、樹脂を硬化させた後に
切断し、個々のパッケージを作製した後に部材９を貼る
方法、又は硬化した樹脂上に部材９を個々に貼り合わせ
た後、基板を切断する方法のいずれかによりなされる。
これらの方法はスループットを低下させる恐れがある
為、図１１〜図１６に示すように部材９を配した後、樹
脂を硬化させ、部材９と硬化した樹脂６と基板１とを同
時に切断する方法がより好ましい。
【図面の簡単な説明】
【図１】本発明のＩＣパッケージの一参考例の構成を示
す斜視図及びプリント基板のみの斜視図である。
【図２】図１のＸ−Ｘ線縦断面図である。
【図３】上記参考例のＩＣパッケージの製造工程を示す
斜視図及びその部分拡大図である。
【図４】上記参考例のＩＣパッケージの製造工程を示す
斜視図及びその部分拡大図である。
【図５】上記参考例のＩＣパッケージの製造工程を示す
部分拡大図である。
【図６】上記参考例のＩＣパッケージの製造工程を示す
部分拡大図である。
【図７】本発明のＩＣパッケージの第１実施形態の構成
を示す斜視図及びプリント基板のみの斜視図である。
【図８】図７のＸ−Ｘ線縦断面図である。
【図９】本発明のＩＣパッケージの第２実施形態の構成
を示す斜視図である。
【図１０】図９のＸ−Ｘ線縦断面図である。
【図１１】本発明の実施形態によるＩＣパッケージの製
造工程を示す斜視図及びその部分拡大図である。
【図１２】上記実施形態のＩＣパッケージの製造工程を
示す基板の斜視図及びその断面図である。
【図１３】上記実施形態のＩＣパッケージの製造工程を
示す断面図である。
【図１４】上記実施形態のＩＣパッケージの製造工程を
示す断面図である。
【図１５】上記実施形態のＩＣパッケージの製造工程を
示す断面図である。
【図１６】上記実施形態のＩＣパッケージの製造工程を
示す断面図である。
【図１７】本発明の第３実施形態のＩＣパッケージの構
造を示す図である。
【図１８】本発明の第３実施形態のＩＣパッケージの構
造の変形例を示す断面図である。
【図１９】従来技術による工程を示す平面図である。
【図２０】従来技術による工程を示す平面図である。
【図２１】従来技術による工程を示す平面図である。
【図２２】従来技術による工程を示す平面図である。
【図２３】従来技術による工程を示す断面図である。
【図２４】従来技術によるパッケージを示す断面図であ
る。
【符号の説明】
１，１ａ プリント基板 ２ 回路パターン ２ａ スルーホール部 ２ｂ パッド部 ２ｃ ＩＣチップ搭載部 ２ｄ 配線部 ３ 絶縁性フィルム ４ ＩＣチップ ５ ボンディングワイヤ ６ 封止樹脂 ８ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−77349（ＪＰ，Ａ) 特開 平１−57661（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 31/02

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 凹部を側面に有する基板と、該凹部の基
    板主面側の開口を塞ぐ絶縁性フィルムと、該基板のフィ
    ルム配置面に搭載された光センサＩＣチップと、該光セ
    ンサＩＣチップを封止し、前記基板の前記光センサＩＣ
    チップ搭載面全面を覆って形成された透明樹脂と、該透
    明樹脂上に設けられた光透過性の非可撓性部材とを有
    し、 該凹部に形成された導電部が前記光センサＩＣチップの
    外部接続端子とされている光センサＩＣパッケージ。
  2. 【請求項２】 請求項１記載の光センサＩＣパッケージ
    において、前記透明樹脂の表面に設けられた非可撓性部
    材としての光透過性部材と、前記基板との面積がほぼ等
    しいことを特徴とする光センサＩＣパッケージ。
  3. 【請求項３】 開口部の一方を絶縁性フィルムで塞いだ
    複数のスルーホールを持つ基板を形成する工程と、 該基板のフィルム配置側の主面に一又は二以上の光セン
    サＩＣチップを搭載し、この光センサＩＣチップと前記
    スルーホールとを電気的に接続する工程と、前記基板の前記光センサＩＣチップを搭載した面の全面
    を覆って透明樹脂を形成する 工程と、 該樹脂上に光透過性の非可撓性部材を配する工程と、 前記光センサＩＣチップを搭載した基板を、該非可撓性
    部材とともに前記スルーホールの壁面が露出するように
    切断する工程と、を有する光センサＩＣパッケージの組
    立方法。
  4. 【請求項４】 請求項３記載の光センサＩＣパッケージ
    の組立方法において、前記透明樹脂上に前記非可撓性部
    材を配した後、硬化させて前記切断を行う光センサＩＣ
    パッケージの組立方法。
JP22807996A 1995-09-01 1996-08-29 光センサｉｃパッケージおよびその組立方法 Expired - Fee Related JP3507251B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22807996A JP3507251B2 (ja) 1995-09-01 1996-08-29 光センサｉｃパッケージおよびその組立方法
EP96113927A EP0790653B1 (en) 1995-09-01 1996-08-30 IC package and its assembly method
DE69636335T DE69636335T2 (de) 1995-09-01 1996-08-30 Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau
US08/707,046 US6383835B1 (en) 1995-09-01 1996-08-30 IC package having a conductive material at least partially filling a recess

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP22529695 1995-09-01
JP22529795 1995-09-01
JP7-225296 1995-09-01
JP7-225297 1995-09-01
JP22807996A JP3507251B2 (ja) 1995-09-01 1996-08-29 光センサｉｃパッケージおよびその組立方法

Publications (2)

Publication Number Publication Date
JPH09129780A JPH09129780A (ja) 1997-05-16
JP3507251B2 true JP3507251B2 (ja) 2004-03-15

Family

ID=27331024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22807996A Expired - Fee Related JP3507251B2 (ja) 1995-09-01 1996-08-29 光センサｉｃパッケージおよびその組立方法

Country Status (4)

Country Link
US (1) US6383835B1 (ja)
EP (1) EP0790653B1 (ja)
JP (1) JP3507251B2 (ja)
DE (1) DE69636335T2 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JP4016454B2 (ja) * 1997-07-18 2007-12-05 株式会社デンソー 電子部品
US7041527B2 (en) * 1997-07-29 2006-05-09 Harvatek Corp. Charge coupled device package
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
EP1063699A4 (en) * 1998-02-10 2007-07-25 Nissha Printing BASIC FOIL FOR SEMICONDUCTOR MODULE, METHOD FOR PRODUCING A BASE FOIL FOR A SEMICONDUCTOR MODULE, AND SEMICONDUCTOR MODULE
JP3553405B2 (ja) * 1999-03-03 2004-08-11 ローム株式会社 チップ型電子部品
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US20010007475A1 (en) * 2000-01-06 2001-07-12 Asahi Kogaku Kogyo Kabushiki Kaisha Image pickup device and its mounting structure for an optical low-pass filter
JP2001345485A (ja) * 2000-06-02 2001-12-14 Toyoda Gosei Co Ltd 発光装置
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6534799B1 (en) * 2000-10-03 2003-03-18 Harvatek Corp. Surface mount light emitting diode package
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
KR20020045768A (ko) * 2000-12-11 2002-06-20 윤종광 차폐 기능을 갖는 멀티플 라인 그리드
EP1356718A4 (en) 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
EP1220390A1 (en) * 2000-12-28 2002-07-03 Corning O.T.I. S.p.A. Low cost optical bench having high thermal conductivity
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
JP3694255B2 (ja) * 2001-06-19 2005-09-14 株式会社シチズン電子 Ｓｍｄ部品の構造および製造方法
JP2003124480A (ja) * 2001-08-08 2003-04-25 Hosiden Corp 光コネクタ及び光素子
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
EP1486077A4 (en) * 2002-03-18 2008-03-26 Sarcos Invest Lc MINIATURIZED IMAGING DEVICE
TW526613B (en) * 2002-03-27 2003-04-01 Kingpak Tech Inc Packaging method of image sensor
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
US6753553B2 (en) * 2002-06-17 2004-06-22 Jiahn-Chang Wu LED matrix substrate with convection holes
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US7919787B2 (en) * 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
US7256486B2 (en) * 2003-06-27 2007-08-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
US7279355B2 (en) * 2003-06-27 2007-10-09 Avago Technologies Ecbuip (Singapore) Pte Ltd Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
JP4405208B2 (ja) * 2003-08-25 2010-01-27 株式会社ルネサステクノロジ 固体撮像装置の製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
US7253388B2 (en) * 2004-04-23 2007-08-07 Hymite A/S Assembly with self-alignment features to position a cover on a substrate that supports a micro component
JP4598432B2 (ja) * 2004-05-12 2010-12-15 浜松ホトニクス株式会社 電子部品及びその製造方法
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
KR100646630B1 (ko) * 2004-10-08 2006-11-23 서울반도체 주식회사 발광다이오드용 인쇄회로기판 제조방법 및 이를 이용한발광다이오드용 인쇄회로기판
KR100600372B1 (ko) 2005-06-08 2006-07-18 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
US7566853B2 (en) 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
CN100586253C (zh) * 2005-11-09 2010-01-27 皇家飞利浦电子股份有限公司 包装、包装载体及其制造方法、诊断设备及其制造方法
JP4852319B2 (ja) * 2006-02-21 2012-01-11 オンセミコンダクター・トレーディング・リミテッド 回路基板及び半導体装置
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7843060B2 (en) * 2007-06-11 2010-11-30 Cree, Inc. Droop-free high output light emitting devices and methods of fabricating and operating same
TW200937597A (en) * 2008-02-20 2009-09-01 Chipmos Technologies Inc Quad flat non-leaded package structure
US7554189B1 (en) * 2008-03-03 2009-06-30 Universal Scientific Industrial Co., Ltd. Wireless communication module
TWI488329B (zh) * 2008-05-15 2015-06-11 Everlight Electronics Co Ltd 線路基板與發光二極體封裝
CN102142423B (zh) * 2008-05-16 2014-11-26 亿光电子工业股份有限公司 线路基板与发光二极管封装
JP4567073B2 (ja) * 2008-05-20 2010-10-20 株式会社エレメント電子 回路基板の製造方法
JP2008235939A (ja) * 2008-06-27 2008-10-02 Mitsumi Electric Co Ltd 半導体装置
TWI384591B (zh) * 2008-11-17 2013-02-01 Everlight Electronics Co Ltd 發光二極體電路板
KR101352276B1 (ko) * 2009-07-24 2014-01-16 엘지디스플레이 주식회사 발광다이오드의 방열장치와 이를 이용한 액정표시장치
JP2012033884A (ja) * 2010-06-29 2012-02-16 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
CN102468374A (zh) * 2010-11-11 2012-05-23 展晶科技(深圳)有限公司 发光二极管制造方法
CN102760793A (zh) * 2011-04-26 2012-10-31 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
JP2013118230A (ja) 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
JP6478449B2 (ja) 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
JP5985452B2 (ja) * 2013-09-12 2016-09-06 株式会社東芝 半導体装置
US9583445B2 (en) * 2014-03-18 2017-02-28 Apple Inc. Metal electromagnetic interference (EMI) shielding coating along an edge of a ceramic substrate
KR101532557B1 (ko) * 2014-05-09 2015-06-30 부경대학교 산학협력단 하이브리드 센서를 가지는 ＬＥＤ ｃｈｉｐ과 그 제작방법
JP6736256B2 (ja) * 2015-03-23 2020-08-05 ローム株式会社 Ｌｅｄパッケージ
JP6366557B2 (ja) * 2015-09-30 2018-08-01 ミネベアミツミ株式会社 面状照明装置
JP6329596B2 (ja) * 2016-07-22 2018-05-23 株式会社東芝 半導体装置
US10378736B2 (en) * 2016-11-03 2019-08-13 Foshan Nationstar Optoelectronics Co., Ltd. LED bracket, LED bracket array, LED device and LED display screen
JP6755233B2 (ja) * 2017-12-14 2020-09-16 ミネベアミツミ株式会社 基板および面状照明装置
JP7171223B2 (ja) * 2018-04-27 2022-11-15 キヤノン株式会社 撮像ユニットおよびその製造方法
US20190363039A1 (en) * 2018-05-22 2019-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing process
CN113451478A (zh) * 2020-03-25 2021-09-28 深圳市聚飞光电股份有限公司 发光二极管的加工方法及相关装置
JP7410782B2 (ja) * 2020-04-03 2024-01-10 京セラ株式会社 電磁波検出装置および検出モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
US5098630A (en) 1985-03-08 1992-03-24 Olympus Optical Co., Ltd. Method of molding a solid state image pickup device
JPS6243139A (ja) * 1985-08-21 1987-02-25 Olympus Optical Co Ltd 半導体素子およびその実装方法
DE3782201T2 (de) 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
JPH0719893B2 (ja) * 1986-07-16 1995-03-06 キヤノン株式会社 光半導体装置
EP0263497B1 (en) 1986-10-07 1994-05-18 Canon Kabushiki Kaisha Image reading device
JPH01164073A (ja) 1987-09-11 1989-06-28 Canon Inc 光電変換装置
JP2744273B2 (ja) 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
JPH022150A (ja) * 1988-06-14 1990-01-08 Citizen Watch Co Ltd Ｉｃパッケージの構造
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
EP0582881B1 (en) 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
JPH06203225A (ja) * 1992-12-29 1994-07-22 Casio Comput Co Ltd メモリ装置
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品

Also Published As

Publication number Publication date
DE69636335D1 (de) 2006-08-24
EP0790653A3 (en) 1998-04-15
US6383835B1 (en) 2002-05-07
JPH09129780A (ja) 1997-05-16
EP0790653A2 (en) 1997-08-20
EP0790653B1 (en) 2006-07-12
DE69636335T2 (de) 2007-08-09

Similar Documents

Publication Publication Date Title
JP3507251B2 (ja) 光センサｉｃパッケージおよびその組立方法
US5962810A (en) Integrated circuit package employing a transparent encapsulant
US8097895B2 (en) Electronic device package with an optical device
US20020053742A1 (en) IC package and its assembly method
JP5063839B2 (ja) チップマウント型封止構造体の製造方法
US20040041221A1 (en) Leadless packaging for image sensor devices and methods of assembly
KR100282290B1 (ko) 칩규모패키지및그제조방법
JPH11131283A (ja) 赤外線リモートコントロール受光ユニット及びその製造方法
CN212434647U (zh) 光学芯片封装结构及光电装置
TWI442270B (zh) 製造光電模組的方法及以此方法製造的光電模組
JPH11126913A (ja) 赤外線データ通信モジュール及びその製造方法
JP3431993B2 (ja) Ｉｃパッケージの組立方法
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP2002076427A (ja) 赤外線データ通信モジュール
JP3493302B2 (ja) 光結合装置及びその製造方法
JPH07326778A (ja) センサーモジュール
JP2002076428A (ja) 赤外線データ通信モジュール
JPH0553310B2 (ja)
JPS5994886A (ja) 半導体装置の製造方法
JP2004253455A (ja) 半導体装置およびその製造方法
JPH02129937A (ja) ピングリッドアレイ型半導体装置
JPH11154764A (ja) 赤外線データ通信モジュールの製造方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees