JP5985452B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5985452B2
JP5985452B2 JP2013189400A JP2013189400A JP5985452B2 JP 5985452 B2 JP5985452 B2 JP 5985452B2 JP 2013189400 A JP2013189400 A JP 2013189400A JP 2013189400 A JP2013189400 A JP 2013189400A JP 5985452 B2 JP5985452 B2 JP 5985452B2
Authority
JP
Japan
Prior art keywords
terminal
light receiving
conductive region
light
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013189400A
Other languages
English (en)
Other versions
JP2015056531A (ja
Inventor
真美 山本
真美 山本
野口　吉雄
吉雄 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013189400A priority Critical patent/JP5985452B2/ja
Priority to CN201310722113.8A priority patent/CN104465531A/zh
Priority to CN201710441310.0A priority patent/CN107275436B/zh
Priority to US14/162,145 priority patent/US9171969B2/en
Priority to TW103120026A priority patent/TWI551909B/zh
Publication of JP2015056531A publication Critical patent/JP2015056531A/ja
Priority to US14/860,486 priority patent/US9379273B2/en
Priority to US15/165,218 priority patent/US9722127B2/en
Application granted granted Critical
Publication of JP5985452B2 publication Critical patent/JP5985452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明の実施形態は、半導体装置に関する。
光結合装置（フォトカプラやフォトリレーを含む）は、発光素子を用いて入力電気信号を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
産業用機器、事務用機器、家電機器では、ＤＣ電圧系、ＡＣ電源系、電話回線系および制御系などの異なる電源系が１つの装置内に配置されている。しかし、異なる電源系や回路系を直接結合すると、動作不良を生じることがある。
もし、光結合装置を用いると、異なる電源間が絶縁されるので、動作不良を抑制することができる。
たとえば、インバータ・エアコンなどでは、交流負荷用を含めて多数のフォトカプラが使用される。また、テスター用途の信号切り替えに使用される場合、非常に多数のフォトカプラーが実装される。このような場合、基板への実装面積を小さくする必要から、小型化が強く要求される。小型であっても高い耐湿性および信頼性を維持することが要求される。
特開平９−３６４１３号公報
耐湿性および信頼性を維持しつつ、小型化が容易な半導体装置を提供する。
実施形態の半導体装置は、第１の面と、前記第１の面とは反対の側の第２の面と、を有する絶縁基板を含む実装部材と、ＡｕまたはＡｇを含む第１導電領域と、Ｃｕ、Ｎｉ、およびＰｄのうちの少なくとも１つを含む第２導電領域と、を含み、前記第１の面に設けられた第１の端子と、ＡｕまたはＡｇを含む第３導電領域と、Ｃｕ、Ｎｉ、およびＰｄのうちの少なくとも１つを含む第４導電領域と、を含み、前記第１の面に設けられた第２の端子と、受光素子と、前記受光素子の上に設けられた発光素子と、を含む半導体素子であって、前記受光素子は前記第１の端子の前記第１導電領域に設けられた、半導体素子と、前記半導体素子と、前記絶縁基板の前記第１の面と、前記第２導電領域と、前記第４導電領域とを覆う封止樹脂層と、を有する。
図１（ａ）は第１の実施形態にかかる実装部材の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。 図２（ａ）は第１の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、である。 図３（ａ）は第２の実施形態にかかる実装部材の模式平面図、図３（ｂ）はＡ−Ａ線に沿った模式断面図、図３（ｃ）はＡ−Ａ線に沿った変型例の模式断面図、である。 図４（ａ）は第２の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図４（ｂ）はＡ−Ａ線に沿った模式断面図、である。 図５（ａ）は第１の実施形態の変形例にかかる実装部材を用いたい光結合装置の模式斜視図、図５（ｂ）はＡ−Ａ線に沿った模式断面図、図５（ｃ）は封止前の模式斜視図、である。 図６（ａ）〜（ｈ）は、比較例にかかる対向型光結合装置の製造工程を表す模式図である。 図７（ａ）は切断前の絶縁基板の模式平面図、図７（ｂ）はＢ−Ｂ線に沿った模式断面図、である。 第１の実施形態にかかる光結合装置の構成図である。 第２の実施形態の変形例にかかる実装部材を用いた光結合装置の模式斜視図である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は第１の実施形態にかかる実装部材の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。
実装部材は、絶縁基板１０と、第１ダイパッド部４０と、第１の端子２０と、第２の端子３０と、を有する。
絶縁基板１０は、矩形状の第１の面１０ａと、第１の面１０ａとは反対の側の第２の面１０ｂと、第１の側面１０ｃと、第１の側面１０ｃに対向する第２の側面１０ｄと、第３の側面１０ｅと、第３の側面１０ｅに対向する第４の側面１０ｆと、を有し、第１の面１０ａから第２の面１０ｂに通じる貫通孔１０ｇが設けられる。絶縁基板１０は、ガラスファイバーなどからなり、０．１〜０．５ｍｍなどの厚さとすることができる。
絶縁基板１０の第１の側面１０ｃと第２の側面１０ｄとには、切り欠き部１０ｈを設けることができる。切り欠き部１０ｈの内壁には導電部を設けることができる。
第１の端子２０は、たとえば、２つの導電領域２１、２２を有する。それぞれの導電領域２１、２２は、第１の側面１０ｃの導電領域を介して、第１の面１０ａに設けられた導電領域と、第２の面１０ｂに設けられた導電領域領域と、が接続される。第１の側面１０ｃの導電領域と、回路基板などの配線部と、を半田フィレットなどで接着すると、半田材の接合状態の確認が容易である。図１に表すように、第１の側面１０ｃに切り欠き部１０ｈを設け、切り欠き部１０ｈの表面に導電領域を設けてもよい。
同様に、第２の端子３０は、たとえば、２つの導電領域３１、３２を有する。それぞれの導電領域３１、３２は、切り欠き部１０ｈに設けられた導電領域を介して、第１の面１０ａに設けられた導電領域と、第２の面１０ｂに設けられた導電領域と、が接続される。
第１パッド部４０は、第１の面１０ａに設けられる。第２の端子３０は、貫通孔１０ｇの内部に充填された導電性ペースト層またはメッキ層または側壁導電領域などにより、第１ダイパッド部４０と接続する。第２の端子３０は、第１の端子２０とは絶縁される。
第１ダイパッド部４０、第１の端子２０、および第２の端子３０、の導電領域は、絶縁基板１０の第１の面１０ａの上に設けられたＣｕ箔、およびその上に積層されたＮｉ、Ａｕなどのメッキ層などからなるものすることができる。また、上方からみて、第１ダイパッド部４０と、第１の端子２０と、第２の端子３０と、は、絶縁基板１０の第１の面１０ａ上において互いに離間する。
図２（ａ）は第１の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、である。
光結合装置は、図１の実装部材５と、受光素子５０と、発光素子６０と、封止樹脂層９０と、を有する。受光素子５０は、第１ダイパッド部４０に接着され受光面を上面に有する。発光素子６０は、裏面から、受光素子５０の受光面に向けて光を照射する。接着層５２は、透光性と絶縁性を有し、受光素子５０の上面に発光素子６０を接着する。接着層５２はポリイミド樹脂、エポキシ樹脂、シリコーン樹脂などを含む絶縁ペーストなどからなり、封止樹脂層９０はエポキシ樹脂やシリコーン樹脂などからなるものとすることができる。
また、発光素子６０のアノード電極と、カソード電極と、は、第１の端子２１、２２にそれぞれボンディングワイヤなどで接続される。また、受光素子５０の第１の面に設けられた一方の電極は、第２の端子３２にボンディングワイヤなどで接続される。また、受光素子５０の他方の電極（たとえば、裏面に設けられる）は、第１ダイパッド部４０に接着され、貫通孔１０ｇを介して、第２の端子３１に接続される。
封止樹脂層９０は、受光素子５０と、発光素子６０と、絶縁基板１０の第１の面１０ａと、を覆い発光素子６０、受光素子５０、ボンディングワイヤなどを保護する。上方からみて、第１ダイパッド部４０と、第１の端子２０と、第２の端子３０と、は、絶縁基板１０の第１の面１０ａ上において互いに離間している。このため、封止樹脂層９０は、絶縁基板１０の第１の面１０ａと密着し、高い耐湿性や信頼性を保つことができる。
図３（ａ）は第２の実施形態にかかる実装部材の模式平面図、図３（ｂ）はＡ−Ａ線に沿った模式断面図、図３（ｃ）はＡ−Ａ線に沿った変型例の模式断面図、である。
実装部材５は、絶縁基板１０と、第１の端子２０と、第２の端子３０と、を有する。
絶縁基板１０は、矩形状の第１の面１０ａと、第１の面１０ａとは反対の側の第２の面１０ｂと、第１の側面１０ｃと、第１の側面１０ｃに対向する第２の側面１０ｄと、第３の側面１０ｅと、第３の側面１０ｅに対向する第４の側面１０ｆと、を有する。
絶縁基板１０の第１の側面１０ｃと第２の側面１０ｄとには、切り欠き部１０ｈを設けることができる。切り欠き部１０ｈの側面には導電領域を設けることができる。
第１の端子２０は、２つの導電領域２１、２２を有する。それぞれの導電領域２１、２２は、切り欠き部１０ｈに設けられた導電領域を介して、第１の面１０ａに設けられた導電領域と、第２の面１０ｂに設けられた導電領域と、が接続される。
第２の端子３０は、２つの導電領域３１、３２を有する。それぞれの導電領域３１、３２は、切り欠き部１０ｈに設けられた導電領域を介して、第１の面１０ａに設けられた導電領域と、第２の面１０ｂに設けられた導電領域と、が接続される。第２の端子３０と、第１の端子２０と、は絶縁される。
図３（ｂ）において、第１の端子２０と、第２の端子３０と、は、ＡｕまたはＡｇを含む表面保護層を有する第１導電領域ＡＡと、第１導電領域ＡＡの表面保護層とは異なり、Ｃｕなどを表面とする第２導電領域ＢＢと、を含む。また、上方からみて、第１の端子２０と、第２の端子３０と、は、絶縁基板１０の第１の面１０ａ上で互いに離間する。
Ｃｕは、主電流経路となる。また、第１導電領域ＡＡは、Ｃｕと、その上に設けられＡｕやＡｇと、を含み、半導体素子の接着やワイヤボンディングを確実に行うために設けられる。
しかしながら、第１導電領域ＡＡにおいて、ＡｕやＡｇは、封止樹脂層９０との密着性が不十分であり、耐湿性や信頼性が十分ではない。このため、Ｃｕを形成したのち、第２導電領域ＢＢとする領域をマスクなどで覆いＡｕやＡｇを形成しない。このようにして、封止樹脂層９０と、第２の端子３１のＣｕを表面層とする第２導電領域ＢＢと、の密着性を高めることができる。
または、図３（ｃ）に表すように、Ｃｕの上にＡｕまたはＡｇなどを含む表面保護層２３、３３が設けられた第１および第２の端子２０、３０の上に、第１導電領域ＡＡにマスクを設けるなどをして第２導電領域ＢＢとする。第２導電領域ＢＢは、封止樹脂層９０との密着性が良好なＣｕ、Ｎｉ、Ｐｄなどを表面に含むものか、または、少なくとも数ｎｍ程度の酸化膜などを表面に含むものとする。第１導電領域ＡＡの表面に比べ第２導電領域ＢＢの表面の酸化物の厚さを厚くすることが望ましい。
図４（ａ）は第２の実施形態にかかる実装部材を用いた光結合装置の模式平面図、図４（ｂ）はＡ−Ａ線に沿った模式断面図、である。
光結合装置は、図３の実装部材５と、第２の端子３１に接着され、受光面を上面に有する受光素子５０と、受光面に光を照射する発光素子６０と、透光性と絶縁性を有し、受光素子５０の上面に発光素子６０を接着する接着層５２と、封止樹脂層９０と、を有する。
また、発光素子６０のアノード電極と、カソード電極と、は、第１の端子２１、２２のうち、第１導電領域ＡＡにそれぞれボンディングワイヤなどで接続される。また、受光素子５０の第１の面１０ａに設けられた一方の電極は、第２の端子３２にボンディングワイヤなどで接続される。受光素子５０の他方の電極は、第２の端子３１に接着される。
封止樹脂層９０は、受光素子５０と、発光素子６０と、絶縁基板１０の第１の面１０ａと、それぞれの第１導電領域ＡＡとそれぞれの第２の端子３１の上の第２導電領域ＢＢを覆い内部を保護する。このため、封止樹脂層９０は、実装部材５と密着し、高い耐湿性と信頼性を保つことができる。
図５（ａ）は第１の実施形態の変形例にかかる実装部材を用いた光半導体装置の模式斜視図、図５（ｂ）はＡ−Ａ線に沿った模式断面図、図５（ｃ）は封止前の模式斜視図、である。
実装部材５は、第１の端子２０と、第１ダイパッド部４０と、の間の第１の面１０ａの領域に設けられた第２ダイパッド部４１をさらに有する。
第１の実施形態の変形例にかかる実装部材５は、上方からみて、第１ダイパッド部４０と、第２ダイパッド部４１と、第１の端子２０と、第２の端子３０と、は、絶縁基板１０の第１の面１０ａ上で互いに離間する。
光結合装置は、実装部材５と、第１ダイパッド部４０に接着されたＭＯＳＦＥＴ７０と、第２ダイパッド部４１に接着され、受光面を上面に有する受光素子５０と、受光面に光を照射する発光素子６０と、透光性と絶縁性を有し、受光素子５０の上面に発光素子６０を接着する接着層５２と、封止樹脂層９０と、を有する。また、受光面を上面に有する受光素子５０と、受光面に光を照射する発光素子６０とを透明シリコーン樹脂８９（破線で表す）などで覆ってもよい。
ＭＯＳＦＥＴ７０は、１つでもよいが、本図では、ソース・コモン接続された２つの素子を含むものとする。それぞれのＭＯＳＦＥＴ７０のチップ裏面をドレインとすると、第２の端子３１、３２は、それぞれのＭＯＳＦＥＴのドレインとなる。
封止樹脂層９０は、受光素子５０と、発光素子６０と、絶縁基板１０の第１の面１０ａと、導電領域２１、２２、３１、３２と、ＭＯＳＦＥＴ７０と、を覆い内部を保護する。受光素子５０と、発光素子６０と、を透明シリコーン樹脂８９などで覆った場合、実装部材５は、ＭＯＳＦＥＴ７０のマウントベッドの外縁と封止樹脂層９０の外縁との距離ＤＤを４０μｍなど、また受光素子５０のマウントベッドの外縁と封止樹脂層９０の外縁との距離ＥＥを７０μｍなどとすると、封止樹脂層９０は、絶縁基板１０の第１の面１０ａと密着し、高い耐湿性と信頼性を保つことができる。
（表１）は、封止樹脂層外縁と、マウントベッド外縁と、の間に距離に対するグロースリークテスト不良率とを表す。
Figure 0005985452
（表１）に表すように、受光素子５０のマウントベッド外縁と封止樹脂層９０外縁との距離ＥＥは、ＭＯＳＦＥＴ７０のマウントベッドの外縁と封止樹脂層９０の外縁との距離ＤＤより長くする必要がある。、さらに、距離ＤＤが最小数値の時、距離ＥＥは距離ＤＤよりも少なくとも１５μｍ以上長いことが好ましい。または、距離ＥＥが最小数値のとき、距離ＤＤは（距離ＥＥ−１５μｍ）よりも長いことが好ましい。この結果、ＭＯＳＦＥＴ７０、発光素子６０、受光素子５０、およびこれらを接続するボンディングワイヤは、高温、高湿の環境であっても、高い長期信頼性を保つことができる。
光結合装置は、実装部材５と、第１ダイパッド部４０に接着されたＭＯＳＦＥＴ７０と、第２ダイパッド部４１に接着され、受光面を上面に有する受光素子５０と、受光面に光を照射する発光素子６０と、第１および第２の端子２０、３０が設けられ、最小構成面積で、設計される。一実施例として、実装部材５の面積を３．６ｍｍ２程度にすることができる。その時のＭＯＳＦＥＴ７０は０．２８ｍｍ２、受光素子５０は０．５８ｍｍ２等することができ、実装部材５に対する各素子の面積比率は約３２％、また、第１ダイパッド部４０と、第２ダイパッド部４１の実装部材５に対する面積比率は６１％とする事ができ従来に比べて大幅小型ができると共に、第１の面１０ａと封止樹脂層９０と密着は３９％確保でき、高温、高湿の環境であっても、高い長期信頼性を保つことができる。この密着面積を下回る場合は、封止樹脂層９０の外縁からの剥離等により、長期信頼性を保つことができなかった。
図５（ｂ）に表すＡ−Ａ線に沿った模式断面図において、実装部材５と、第１ダイパッド部４０に接着されたＭＯＳＦＥＴ７０と、第２ダイパッド部４１に接着され、受光面を上面に有する受光素子５０と、受光面に光を照射する発光素子６０と、発光素子５０の電極と第１の端子２０を結合するボンディングワイアーＢＷ１、ＢＷ２からなる垂直方向の高さは、０．９４ｍｍ程度にすることができ、その公差最大０．１１ｍｍを取っても、１．０５ｍｍとなり、ボンディングワイアーＢＷ１、ＢＷ２の上面が封止樹脂層９０からはみ出しことがなく、長期信頼性を保つことができる最小の、実装部材５と封止樹脂層９０の合計厚１，３ｍｍを設計することができる。更には、透明シリコーン樹脂８９を含むボンディングワイアーＢＷ１、ＢＷ２と封止樹脂層９０外縁との距離ＦＦを０．１１ｍｍとし、１，１６ｍｍまでは、同じく信頼性を得ることができた。この距離ＦＦは、少なくとも上面から見た封止樹脂層９０外縁と受光素子５０との距離ＥＥと同じく７０μｍとすることができる。高精度の金型を用いて３０μｍ程度にすることも可能である。また、図５（ｃ）に表すように、絶縁基板１０の側面に設けられた切り欠き部の内壁面には、メッキなどにより形成された内壁導電領域（３１ｍ、３２ｍなど）を設け、導電領域２１、２２、３１、３２にそれぞれ接続させることができる。
図６（ａ）〜（ｈ）は、比較例にかかる対向型光結合装置の製造工程を表す模式図である。すなわち、図６（ａ）は発光側リードフレームの部分模式側面図、図６（ｂ）はその部分模式平面図、図６（ｃ）は受光側リードフレームの部分模式側面図、図６（ｄ）はその部分模式平面図、図６（ｅ）は２つのリードフレームを対向させた模式側面図、図６（ｆ）はチップを光透過性樹脂で覆った構造の模式断面図、図６（ｇ）は光透過性樹脂と、リードフレームとを光遮断性樹脂で成型した構造の模式断面図、図６（ｈ）はリードカット後の模式断面図、である。
図６（ａ）、（ｂ）に表されるように、発光素子１１１が発光側リードフレーム１００に接着される。なお、図６（ａ）は、Ｃ−Ｃ線に沿った部分模式断面図である。図６（ｃ）、（ｄ）に表されるように、受光素子１２１および２つのＭＯＳＦＥＴ１３１、１３２が受光側リードフレーム２００に接着される。なお、図６（ｃ）は、Ｄ−Ｄ線に沿った部分模式断面図である。
発光側リードフレーム１１０と、受光側リードフレーム２００と、を、図６（ｅ）のように、互いに対向させる。発光素子１１０と、受光素子１２０と、２つのＭＯＳＦＥＴ １３１、１３２と、を光透過性樹脂１６０で覆う。光透過性樹脂１６０の形状は、表面張力などにより決められ光伝搬経路となる。
さらに、図６（ｇ）に表すように、光透過性樹脂１６０と、発光側リードフレーム１００と、受光側リードフレーム２００と、を光遮断性樹脂１７０により封止する。さらに、図６（ｈ）に表すように、発光側リードフレーム１００および受光側リードフレーム２００をカットおよびフォーミングなどにより光結合装置とする。
比較例では、リードフレームと光遮断性樹脂１７０の端面との間の厚さ、や光透過性樹脂１６０と光遮断性樹脂１７０の端面との間の厚さ、は、たとえば、０．５ｍｍ以上とし、熱応力により光遮断性樹脂１７０のクラックの発生を抑制する必要がある。このため、光結合装置の小型化・薄型化が困難である。また、比較例の構造では、第１の実施形態の実装部材を用いた基板構造と比べて、取り数が少なく、量産性を高めることが困難である。
図７（ａ）は第１の実施形態の実装部材の変形例の切断前の模式平面図、図７（ｂ）はＢ−Ｂ線に沿った模式断面図、である。
絶縁基板１０の変形例では、第１ダイパッド部４０と第２の端子３０とを接続するための貫通孔１０ｇと、第１および第２の端子２０、３０の切り欠き部１０ｈのための貫通孔と、分離溝部９４と、が設けられる。発光素子や受光素子の接着やワイヤボンディングを行ったのち、封止樹脂層９０が設けられる。この場合、封止樹脂層９０は、分離溝部９４内に充填され、さらに硬化される。
図７（ｂ）には、ＭＯＳＦＥＴ７０が第１ダイパッド部４０に接着されているものとする。第３の側面１０ｅと第４の側面１０ｆとは、分離工程ののち、分離溝部９４内に充填された封止樹脂層９０により覆われる。このため、絶縁基板１０との密着性をさらに高めることができるので、ＭＯＳＦＥＴ７０の外縁と封止樹脂層９０の外縁との距離ＧＧを、分離溝部９４を設けない場合よりも短くすることができる。なお、分離溝部９４は、細長い貫通孔や細長い凹部などとすることができる。
図８は、図５に表す光結合装置の構成図である。
受光素子５０は、制御回路５０ａをさらに有することができる。制御回路５０ａは、フォトダイオードアレイ５０ｂの第１の電極と、第２の電極と、にそれぞれ接続されている。このような構成とすると、ソース・コモン接続されたＭＯＳＦＥＴ７０のそれぞれのゲートに電圧を供給できる。
ＭＯＳＦＥＴ７０は、たとえば、ｎチャネルエンハンスメント型とすることができる。ＭＯＳＦＥＴ７０は、フォトダイオードアレイ５０ｂの第２の電極と接続される。それぞれのゲートは、第１の電極と接続され、それぞれのドレインＤは、出力端子となる。
光信号がオンのとき、ＭＯＳＦＥＴ７０はともにオンとなり第２の端子（出力端子）３０を介して、電源や負荷を含む外部回路と接続される。他方、光信号がオフのとき、ＭＯＳＦＥＴ７０はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とすると、リニアー出力が可能となり、アナログ信号やＡＣ信号の切り替えが容易となる。
図９は、第２の実施形態の変形例にかかる実装部材を用いた光結合装置の模式斜視図である。
実装部材５は、第１の端子２０と、第２の端子３０と、の間の第１の面１０ａの領域に設けられた第２ダイパッド部４１をさらに有する。
上方からみて、第２ダイパッド部４１と、第１の端子２０と、第２の端子３０と、は、絶縁基板１０の第１の面１０ａ上で互いに離間する。ＭＯＳＦＥＴ７０は、第２の端子３０の２つの導電領域３１、３２に選択的に設けられた第１導電領域ＡＡにそれぞれ接着される。
光結合装置は、実装部材５と、第２の端子３１、３２に接着されたＭＯＳＦＥＴ７０と、ダイパッド部４２に接着され、受光面を上面に有する受光素子５０と、受光面に光を照射する発光素子６０と、透光性と絶縁性を有し、受光素子５０の上面に発光素子６０を接着する接着層５２と、封止樹脂層９０と、を有する。
ＭＯＳＦＥＴ７０は、１つでもよいが、本図では、ソース・コモン接続された２つの素子を含むものとする。それぞれのＭＯＳＦＥＴ７０のチップ裏面をドレインとすると、第２の端子３１、３２は、それぞれのＭＯＳＦＥＴのドレインとなる。
封止樹脂層９０は、受光素子５０と、発光素子６０と、絶縁基板１０の第１の面１０ａと、第２の端子３０の第２導電領域ＢＢとを覆い内部を保護する。ＭＯＳＦＥＴ７０、発光素子６０、受光素子５０は、高温、高湿の環境であっても、高い長期信頼性を保つことができる。
図５および図９に表す光結合装置は、小型化・薄型化が容易であり、量産性に富む。かつ、封止樹脂層９０と、実装部材５、との密着性が高められ、耐湿性が改善できる。このため、高温・高湿環境でも信頼性を高く保つことができる。
これらの光結合装置は、産業用機器、事務用機器、家電機器などにおいて広く用いることができる。このため、異なる電源を内蔵する機器において、動作を正常かつ安定に保つことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 絶縁基板、１０ａ 第１の面、１０ｂ 第２の面、１０ｃ 第１の側面、１０ｄ 第２の側面、１０ｅ 第３の側面、１０ｆ 第４の側面、１０ｇ 貫通孔、１０ｈ 切り欠き部、２０、２１、２２ 第１の端子、３０、３１、３２ 第２の端子、４０ 第１ダイパッド部、４１ 第２ダイパッド部、 ５０ 受光素子、５２ 接着層、６０ 発光素子、７０ ＭＯＳＦＥＴ、９０ 封止樹脂層、ＡＡ 第１導電領域、ＢＢ 第２導電領域

Claims (2)

  1. 第１の面と、前記第１の面とは反対の側の第２の面と、を有する絶縁基板を含む実装部材と、
    ＡｕまたはＡｇを含む第１導電領域と、Ｃｕ、Ｎｉ、およびＰｄのうちの少なくとも１つを含む第２導電領域と、を含み、前記第１の面に設けられた第１の端子と、
    ＡｕまたはＡｇを含む第３導電領域と、Ｃｕ、Ｎｉ、およびＰｄのうちの少なくとも１つを含む第４導電領域と、を含み、前記第１の面に設けられた第２の端子と、
    受光素子と、前記受光素子の上に設けられた発光素子と、を含む半導体素子であって、前記受光素子は前記第１の端子の前記第１導電領域に設けられた、半導体素子と、
    前記半導体素子と、前記絶縁基板の前記第１の面と、前記第２導電領域と、前記第４導電領域とを覆う封止樹脂層と、
    を有する半導体装置。
  2. 前記絶縁基板は、第１の側面と、前記第１の側面とは反対の側の第２の側面と、第３の側面と、前記第３の側面とは反対の側の第４の側面と、をさらに有し、
    前記第１の端子は、前記第１の側面にさらに設けられ、
    前記第２の端子は、前記第２の側面にさらに設けられ、
    前記封止樹脂層は、前記第３の側面および前記第４の側面をさらに覆う、請求項１記載の半導体装置。
JP2013189400A 2013-09-12 2013-09-12 半導体装置 Active JP5985452B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013189400A JP5985452B2 (ja) 2013-09-12 2013-09-12 半導体装置
CN201310722113.8A CN104465531A (zh) 2013-09-12 2013-12-24 安装部件和光耦合器
CN201710441310.0A CN107275436B (zh) 2013-09-12 2013-12-24 安装部件和光耦合器
US14/162,145 US9171969B2 (en) 2013-09-12 2014-01-23 Mounting member having die pad unit and terminals, and photocoupler having the mounting member
TW103120026A TWI551909B (zh) 2013-09-12 2014-06-10 安裝構件及光耦合器
US14/860,486 US9379273B2 (en) 2013-09-12 2015-09-21 Semiconductor device having a mounting member that includes a die pad unit and terminals with multiple conductive regions
US15/165,218 US9722127B2 (en) 2013-09-12 2016-05-26 Photocoupler having light receiving element, light emitting element and MOSFET on a die pad unit of a mounting member that includes terminals with multiplied conductive regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189400A JP5985452B2 (ja) 2013-09-12 2013-09-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016144746A Division JP6329596B2 (ja) 2016-07-22 2016-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2015056531A JP2015056531A (ja) 2015-03-23
JP5985452B2 true JP5985452B2 (ja) 2016-09-06

Family

ID=52624682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189400A Active JP5985452B2 (ja) 2013-09-12 2013-09-12 半導体装置

Country Status (4)

Country Link
US (3) US9171969B2 (ja)
JP (1) JP5985452B2 (ja)
CN (2) CN104465531A (ja)
TW (1) TWI551909B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990460B2 (en) 2021-09-21 2024-05-21 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985452B2 (ja) 2013-09-12 2016-09-06 株式会社東芝 半導体装置
EP3018710B1 (en) * 2014-11-10 2020-08-05 Nxp B.V. Arrangement of semiconductor dies
JP6573356B2 (ja) * 2015-01-22 2019-09-11 大口マテリアル株式会社 リードフレーム
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
US9397029B1 (en) * 2015-06-29 2016-07-19 Alpha And Omega Semiconductor Incorporated Power semiconductor package device having locking mechanism, and preparation method thereof
JP6438363B2 (ja) * 2015-07-28 2018-12-12 株式会社東芝 光結合装置
JP6445940B2 (ja) 2015-08-03 2018-12-26 株式会社東芝 光結合装置
JP6626294B2 (ja) 2015-09-04 2019-12-25 株式会社東芝 半導体装置および光結合装置
JP6402091B2 (ja) 2015-12-17 2018-10-10 株式会社東芝 光結合装置
DE102016001388B4 (de) * 2016-02-09 2018-09-27 Azur Space Solar Power Gmbh Optokoppler
JP6329596B2 (ja) * 2016-07-22 2018-05-23 株式会社東芝 半導体装置
CN106298761A (zh) * 2016-09-24 2017-01-04 苏州捷研芯纳米科技有限公司 光电传感器封装件、半成品及批量封装方法
TWI608583B (zh) * 2016-12-14 2017-12-11 Taiwan Semiconductor Co Ltd 共源極式封裝結構
JP6698569B2 (ja) * 2017-03-10 2020-05-27 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP7240148B2 (ja) * 2018-11-21 2023-03-15 株式会社東芝 光結合装置
JP7273494B2 (ja) * 2018-12-13 2023-05-15 株式会社東芝 光結合装置およびその実装部材
CN113748501A (zh) * 2019-04-26 2021-12-03 罗姆股份有限公司 半导体发光装置
JP7273701B2 (ja) * 2019-12-04 2023-05-15 株式会社東芝 フォトリレー
JP7273741B2 (ja) * 2020-02-07 2023-05-15 株式会社東芝 光結合装置及び高周波装置
CN113410200B (zh) * 2020-03-16 2023-12-05 苏州捷芯威半导体有限公司 一种芯片封装框架和芯片封装结构
JP7541455B2 (ja) * 2020-09-10 2024-08-28 ローム株式会社 半導体装置
JP7413217B2 (ja) 2020-09-17 2024-01-15 株式会社東芝 半導体装置
JP7482072B2 (ja) * 2021-03-22 2024-05-13 株式会社東芝 半導体装置
JP2022191741A (ja) * 2021-06-16 2022-12-28 株式会社東芝 半導体装置、その製造方法および基板
CN113675182B (zh) * 2021-07-09 2023-06-27 福建天电光电有限公司 平面式光耦合装置及其制造方法
JP7538503B2 (ja) 2021-09-16 2024-08-22 株式会社東芝 半導体パッケージ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981361B2 (ja) * 1993-04-01 1999-11-22 シャープ株式会社 フォトカプラ
JP2985691B2 (ja) 1994-03-23 1999-12-06 株式会社デンソー 半導体装置
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JPH0936413A (ja) 1995-07-14 1997-02-07 Denso Corp 光結合半導体装置
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JP3502305B2 (ja) * 1999-08-13 2004-03-02 Ｎｅｃ化合物デバイス株式会社 光半導体装置
JP2001156325A (ja) 1999-11-29 2001-06-08 Citizen Electronics Co Ltd フォトリフレクター
US7271493B2 (en) * 2003-01-21 2007-09-18 Siliconware Precision Industries Co., Ltd. Semiconductor package free of substrate and fabrication method thereof
JP2005032950A (ja) * 2003-07-11 2005-02-03 Toshiba Corp 光半導体装置及びその製造方法
US6943378B2 (en) * 2003-08-14 2005-09-13 Agilent Technologies, Inc. Opto-coupler
JP2005093495A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 受光素子、これを用いた光結合半導体装置、及びその製造方法
JP2005294494A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 光半導体装置及びその製造方法
JP2006351859A (ja) 2005-06-16 2006-12-28 Sharp Corp 光結合装置の製造方法
US7847399B2 (en) * 2007-12-07 2010-12-07 Texas Instruments Incorporated Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
JP2010034103A (ja) * 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー
JP2011009326A (ja) 2009-06-24 2011-01-13 Panasonic Electric Works Co Ltd 配線基板および半導体リレー
JP5010716B2 (ja) * 2010-01-29 2012-08-29 株式会社東芝 Ｌｅｄパッケージ
US8412006B2 (en) * 2010-03-23 2013-04-02 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optocoupler
JP2011233565A (ja) 2010-04-23 2011-11-17 Sanken Electric Co Ltd 光結合装置及びその製造方法
JP2012234955A (ja) * 2011-04-28 2012-11-29 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
JP5908294B2 (ja) * 2012-02-03 2016-04-26 株式会社東芝 半導体装置およびその製造方法
JP5865859B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 光結合装置
US9059185B2 (en) * 2013-07-11 2015-06-16 Texas Instruments Incorporated Copper leadframe finish for copper wire bonding
JP5985452B2 (ja) 2013-09-12 2016-09-06 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990460B2 (en) 2021-09-21 2024-05-21 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20150069423A1 (en) 2015-03-12
CN107275436A (zh) 2017-10-20
TW201510596A (zh) 2015-03-16
CN104465531A (zh) 2015-03-25
CN107275436B (zh) 2019-04-30
US9171969B2 (en) 2015-10-27
US9722127B2 (en) 2017-08-01
US20160013353A1 (en) 2016-01-14
TWI551909B (zh) 2016-10-01
JP2015056531A (ja) 2015-03-23
US9379273B2 (en) 2016-06-28
US20160268241A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
JP5985452B2 (ja) 半導体装置
TWI587537B (zh) Optocoupler
JP5865859B2 (ja) 光結合装置
JP7240148B2 (ja) 光結合装置
JP5806994B2 (ja) 光結合装置
EP2717310A1 (en) Semiconductor device and wiring substrate
US9640520B2 (en) Photocoupler package
JP2015177056A (ja) フォトリレー
JP7549685B2 (ja) 光結合装置
JP2015177052A (ja) 光結合装置
JP6216418B2 (ja) 半導体装置
JP2013161923A (ja) 半導体装置およびその製造方法
JP6329596B2 (ja) 半導体装置
JP2020047778A (ja) 光結合装置
JP6226393B2 (ja) 光結合装置
JP2015195401A (ja) 光結合装置
JP2008091671A (ja) 光結合装置
JP2008198892A (ja) 光結合装置
JP2019021671A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160803

R151 Written notification of patent or utility model registration

Ref document number: 5985452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151