JP2005093495A - 受光素子、これを用いた光結合半導体装置、及びその製造方法 - Google Patents
受光素子、これを用いた光結合半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2005093495A JP2005093495A JP2003321057A JP2003321057A JP2005093495A JP 2005093495 A JP2005093495 A JP 2005093495A JP 2003321057 A JP2003321057 A JP 2003321057A JP 2003321057 A JP2003321057 A JP 2003321057A JP 2005093495 A JP2005093495 A JP 2005093495A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- electrode
- region
- light emitting
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】小型の光結合半導体装置を製造できる受光素子を提供すること。
【解決手段】光信号を電気信号に変換する受光素子において、上記光信号を受ける受光部5aが設けられた第1の領域5dと、出力素子10を搭載する第2の領域5cと、上記第1と第2の領域とに亘り、かつ受光部の外側に設けられ、ドレイン端子となる第1、第2ドレイン端子リードおよび上記出力素子の第1、第2のドレイン電極13、14と接続する第1、第2の接続用電極8、9と、上記第2の領域に設けられ、上記出力素子の共通ゲート電極12および共通ソース電極11と接続するアノード電極6、カソード電極7とを具備する。
【選択図】 図2
【解決手段】光信号を電気信号に変換する受光素子において、上記光信号を受ける受光部5aが設けられた第1の領域5dと、出力素子10を搭載する第2の領域5cと、上記第1と第2の領域とに亘り、かつ受光部の外側に設けられ、ドレイン端子となる第1、第2ドレイン端子リードおよび上記出力素子の第1、第2のドレイン電極13、14と接続する第1、第2の接続用電極8、9と、上記第2の領域に設けられ、上記出力素子の共通ゲート電極12および共通ソース電極11と接続するアノード電極6、カソード電極7とを具備する。
【選択図】 図2
Description
本発明は、受光素子、これを用いた光結合性半導体装置、及びその製造方法に係り、特に光結合半導体装置のパッケージ構造に関する。
近年、テスター等の計測器やモデム等に用いられていた機械式リレーの高信頼性化を目的として、光結合素子を用いた無接点リレーが急速に発展している。
無接点リレーの代表的なものとしてフォトリレー装置があるが、これを計測器等に用いる場合、1台に対して数千個のフォトリレー装置が必要となる。そのため、装置の小型化を図る上で、フォトリレー装置のパッケージサイズの小型化が強く望まれていた。
一般に、フォトリレー装置は、LED等の発光素子と、PV−IC(Phot Voltaic IC)等の受光素子と、MOS−FET等の2つの出力素子により構成され、発光素子のアノード端子とカソード端子、及び各出力素子のドレイン端子が外部端子としてパッケージから引き出された、いわゆるSOPと呼ばれるパッケージ構造をなしている。
図5(ホ)〜(チ)は、従来におけるSOP構造のフォトリレー装置を示し、図5(ホ)は全体図、図5(ヘ)はカソード端子リードとアノード端子リードの構成図、図5(ト)は受光素子と出力素子の配置を示す概略図、図5(チ)は受光素子と出力素子の接続の様子を示す平面図である。
図5(ホ)に示すように、このフォトリレー装置は、銅製の2つの入力用リードとして機能するカソード端子リードaおよびアノード端子リード(図示せず)と、同じく銅製の2つの出力用リードとして機能する第1のドレイン端子リードcおよび第2のドレイン端子リードd(cのみ図示)を有している。これらカソード端子リードa、アノード端子リード、第1、第2のドレイン端子リードc、dは、所定の形状にフォーミングされ、表面には銀メッキが施されている。
図5(ヘ)に示すように、カソード端子リードaの所定位置には、LED等の発光素子eが銀ペースト等の導電性ペーストuを介して電気的に接合されている。発光素子eの表面には、電極パッドfが形成されており、この電極パッドfとアノード端子リードbは金材製のボンディングワイヤgによって接続されている。これによって、カソード端子リードaとアノード端子リードの間を通電させることで、発光素子eを発光させることができる。
図5(ト)に示すように、第1のドレイン端子リードcと第2のドレイン端子リードdの間には、グランド用リードhが設けられている。グランド用リードhの所定位置には、PV−IC等の受光素子iが導電性ペーストを介して接合されている。受光素子iの表面には、受光エリアk、カソード電極l、第1アノード電極m、及び第2アノード電極nが設けられている。なお、第1アノード電極mと第2アノード電極nは、素子内部で導通しており、同等の端子をなしている。そのため、受光エリアkに光が照射されると、第1アノード電極mと第2アノード電極nには同じ起電力が発生する。
第1のドレイン端子リードcと第2のドレイン端子リードdの所定位置には、それぞれMOS−FET等の出力素子jが導電性ペーストを介して電気的に接合されている。この出力素子jとしては、表面にソース電極oとゲート電極p、裏面にドレイン電極qを備えた、いわゆるバーチカル構造のものが用いられており、各ドレイン電極qと第1、第2のドレイン端子リードc、dはそれぞれ電気的に接続されている。
図5(ト)と(チ)に示すように、出力素子jに形成されたゲート電極p及びソース電極oは、それぞれ受光素子iに形成された第1アノード電極m及びカソード電極lに金材製のワイヤrによって接続されている。
すなわち、受光素子i上の受光エリアkに光を照射されて、第1のアノード電極mと第2のアノード電極nに起電力が発生すると、この起電力が各出力素子jのゲート電極pに印加され、出力素子jのソース電極oとドレイン電極q間を通電させる。
図5(ホ)に示すように、カソード端子リードa、アノード端子リードと第1、第2ドレイン端子リードc、dは、発光素子eと受光素子iの受光エリアkが互いに向い合うように配置されている。これら発光素子eと受光素子iの間には、シリコーンゲル等の透光性樹脂sが充填されており、素子e、i間の光結合性が確保されている。
さらに、発光素子e、受光素子i、及び出力素子jの周囲は、遮光性を有するエポキシ樹脂等の封止用樹脂tによって、カソード端子リードa、アノード端子リード及び第1、第2のドレイン端子リードc、dの一部を残して完全に封止されている。
なお、透光性樹脂sの供給にはポッティング法等が用いられ、封止用樹脂tの供給には、トランスファモールド法等が用いられる。
このような構成のフォトリレー装置においては、図示しない入力側の回路によって発光素子eを発光させると、受光素子iの受光エリアkがこの光を感知して第1アノード電極mと第2アノード電極nに起電力を発生させる。この起電力は、各出力素子jのゲート電極pに印加され、各出力素子jのソース電極oとドレイン電極q間を通電させる。それによって、第1、第2のドレイン端子リードc、dに接続される図示しない出力側の回路が通電する。
従来のフォトリレー装置の構成では、受光素子iと出力素子jを同じ平面内に配置し、これらをワイヤボンディングによって電気的に接続している。
そのため、受光素子i及び出力素子jを配置するために、大きなスペースが必要となり、高密度実装を行う際に、装置の小型化の妨げとなることがある。
また、出力素子として、ゲート電極p、ソース電極o、ドレイン電極qが表面に形成されたラテラル構造のMOS−FETを用いた場合、ドレイン電極qと第1、第2のドレイン端子リードc、dの接続にもワイヤボンディングを行う必要があり、バーチカル構造のMOS−FETを用いた場合よりもさらに大型化することがある。
本発明は、小型の光結合半導体装置を製造できる受光素子を提供することにある。
上記課題を解決し目的を達成するために、本発明の受光素子、これを用いた光結合半導体装置、及びその製造方法は次のように構成されている。
(1)光信号を電気信号に変換する受光素子において、上記光信号を受ける受光部が設けられた第1の領域と、出力素子を搭載する第2の領域と、上記第1と第2の領域とに亘り、かつ受光部の外側に設けられ、ドレイン端子となるリードフレームおよび上記出力素子のドレイン電極と接続する電極と、上記第2の領域に設けられ、上記出力素子のゲート電極およびソース電極と接続する電極とを具備することを特徴とする。
(2)光信号を受光すると、この光信号に相当する電気信号を生成する光電変換素子が所定の面上に形成された受光素子であって、上記面を、上記光電変換素子が形成されている第1の領域と、上記光電変換素子が形成されていない第2の領域とに2分してみたとき、上記第2の領域には他の電気部品の一方の電極がバンプによって接続される端子が形成され、かつ、上記他の電気部品の他方の電極が接続される引き出し配線の端部が形成され、上記引き出し配線は、上記第2の領域から第1の領域方向に延設されており、上記光電変換素子が一組の上記引き出し配線に挟まれるように配置されていることを特徴とする。
(3)光信号を受ける受光部が設けられた第1の領域と、出力素子を搭載する第2の領域と、上記第1と第2の領域とに亘り、かつ受光部の両外側に設けられ、ドレイン端子となるリードフレームおよび出力素子のドレイン電極と接続する電極と、第2の領域に設けられ、上記出力素子のゲート電極およびソース電極と接続する電極とを備えた受光素子が搭載された光結合半導体装置において、上記第1の領域に対向するように配置され、上記受光部に向けて光信号を発する発光素子と、上記発光素子を搭載し、発光素子の表裏の電極とそれぞれ電気的に接続されたカソード端子リードおよびアノード端子リードと、上記素子表面にゲート電極、ソース電極、ドレイン電極を備え、それぞれの電極を上記受光素子の第2の領域に設けられた電極へ電気的に接続した出力素子と、上記第1の領域と第2の領域に亘って設けられた2つの電極へ電気的に接続された第1、第2のドレイン端子リードを具備することを特徴とする。
(4)アノード端子リードとカソード端子リードとからなる第1のリードフレームに発光素子を搭載して電気的に接続する発光素子実装工程と、複数の受光素子が形成されたウエハの上面に、各受光素子に対応位置して出力素子を搭載し電気的に接続する出力素子実装工程と、上記ウエハを受光素子と出力素子とからなるチップセット毎に分割するウエハ分割工程と、上記各チップセットを2つのドレイン端子リードからなる第2のリードフレームに搭載し、電位的に接続するチップセット実装工程と、上記発光素子と上記受光素子の受光部とが対向するように上記第1のリードフレームと第2のリードフレームとを配置するリードフレーム配置工程と、上記発光素子と上記受光素子の受光部の間を透光性樹脂で充填する透光性樹脂充填工程と、上記発光素子、受光素子、および出力素子を樹脂によって封止する樹脂封止工程とを具備することを特徴とする。
(5)アノード端子リードとカソード端子リードとからなる第1のリードフレームに発光素子を搭載するとともに、受光素子に出力素子を搭載し電気的に接続してチップセットとする出力素子実装工程と、上記チップセットを第2のリードフレームに搭載し、電気的に接続するチップセット実装工程と、上記発光素子と上記受光素子の受光部とが対向するように上記第1のリードフレームと第2のリードフレームとを配置するリードフレーム配置工程と、上記発光素子と上記受光素子の受光部の間を透光性樹脂で充填する透光性樹脂充填工程と、上記発光素子、受光素子、および出力素子を樹脂によって封止する樹脂封止工程とを具備することを特徴とする。
本発明によれば、光結合半導体装置の構成を小型化することができる。
以下、図面を参照しながら本発明の実施の形態を説明する。
図1(イ)〜(二)は、本発明の一実施の形態を示し、(イ)は正面図、(ロ)は平面図、(ハ)は左側面図、(ニ)は右側面図である。
図1(イ)〜(ニ)に示すように、このフォトリレー装置(光結合半導体装置)は、カソード端子リード1a、アノード端子リード1bと、第1のドレイン端子リード2a、および第2のドレイン端子リード2bを有している。カソード端子リード1a、アノード端子リード1b及び第1、第2のドレイン端子リード2a、2bは、銅板等の表面に銀メッキを施してなり、それぞれ所定の形状にフォーミングされている。
図1(ハ)に示すように、カソード端子リード1aの所定位置には、LED等の発光素子3が銀ペースト等の導電性接着剤により電気的に接合されている。発光素子3の表面には、電極パッド3aが形成されており、電極パッド3aとアノード端子リード1bは金製のワイヤ4によって電気的に接続されている。
図1(ニ)に示すように、第1、第2のドレイン端子リード2a、2bの所定位置には、受光素子5が第1、第2のドレイン端子リード2a、2bの間を連結するように設けられている。
図2は、受光素子5の構成を示す概略図である。
図2に示すように、この受光素子5は、平面ほぼ矩形状の素子本体5bを有する。素子本体5bの表面は、共有な領域を持たない第1の領域5dと第2の領域5cから構成される。また、この素子本体5bの表面には、アノード電極6(電極)、カソード電極7(電極)、第1の接続用電極8(電極、引き出し配線)、第2の接続用電極9(電極、引き出し配線)、及び受光部5a(光電変換素子)が設けられている。
アノード電極6とカソード電極7は第2の領域5cに、受光部5aは第1の領域5dにそれぞれ形成されており、第1の接続用電極8と第2の接続用電極9は、第1の領域5dと第2の領域5cの2つの領域に亘って形成されている。
図1(イ)と(ロ)に示すように、受光素子5の第1の領域5d(図2参照)には、第1、第2のドレイン端子リード2a、2bが搭載されている。この第1、第2のドレイン端子リード2a、2bは、第1の接続用電極8及び第2の接続用電極9の第1の領域5d側にはんだを介して電気的に接続されている。
なお、第1、第2の接続用電極8、9は、素子本体5bの表面に貼り付けられた単なる接続用の金属板であって、受光素子5の内部回路には接続されていない。
受光素子5の第2の領域5cには、平面ほぼ矩形状の出力素子10(他の電気部品)が搭載されている。
図3は、出力素子10の構成を示す概略図である。
図3に示すように、この出力素子10は、内部に2つのMOS−FET(不図示)を備えている。各MOS−FETのソース端子同士、及びゲート端子同士は、それぞれ素子内部で接続されており、それぞれ1つの共通ソース電極11(ソース電極)、及び共通ゲート電極12(ゲート電極)として、出力素子10の表面に露出している。
また、各MOS−FETのドレイン端子は、それぞれ第1のドレイン電極13(ドレイン電極)、及び第2のドレイン電極14(ドレイン電極)として、出力素子10の表面に露出している。
そして、図1(ロ)に示すように、共通ゲート電極12とアノード電極6、共通ソース電極11とカソード電極7、第1のドレイン電極13と第1の接続用電極8の第2の領域5c側、第2のドレイン電極14と第2の接続用電極9の第2の領域5c側は、それぞれはんだを介してフリップチップ接続されている。これによって、第1、第2のドレイン電極13、14と第1、第2のドレイン端子リード2a、2bは、第1、第2の接続用電極8、9を介して電気的に接続される。
図1(イ)に示すように、カソード端子リード1a、アノード端子リード1bと第1、第2のドレイン端子リード2a、2bは、発光素子3と受光素子5の受光部5aとが対向するように配置されている。発光素子3と受光素子5の間には、シリコーンゲル等の透光性樹脂16が充填されており、これによって、発光素子3と受光素子5の受光部5aとの間の光結合性が確保されている。
また、カソード端子リード1a、アノード端子リード1b、第1、第2のドレイン端子リード2a、2b、発光素子3、受光素子5、出力素子10、及び透光性樹脂16は、エポキシ樹脂等の封止用樹脂17によってパッケージされている。なお、カソード端子リード1a、アノード端子リード1b及び第1、第2のドレイン端子リード2a、2bの先端部は、フォトリレー装置の外部端子として封止用樹脂17の外部に露出している。
次いで、上記構成のフォトリレー装置の製造方法について説明する。
上記フォトリレー装置を製造する場合、まず、図4(a)に示すように、銅等の金属製であって、表面に銀等のメッキが施された厚さ0.15[mm]程度の第1のリードフレーム21を用意する。なお、第1のリードフレーム21としては、予め、そのカソード端子リード1a、アノード端子リード1bに0.3[mm]程度のフォーミングがなされたものが用いられる。
そして、図4(b)に示すように、第1のリードフレーム21に形成されたカソード端子リード1aの所定位置に銀ペースト等の導電性ペースト22をディスペンス法又は転写法等により塗布する。
次いで、図4(c)に示すように、塗布された導電性ペースト上に発光素子3を載置するとともに、導電性ペーストを例えば150度で1時間かけて硬化させる。それによって、発光素子3はカソード端子リード1a上に電気的に接合される。
次いで、図4(d)に示すように、発光素子3の表面に形成された電極パッド3aとアノード端子リード1bを金材製のワイヤ4によってワイヤボンディングし、カソード端子リード1aとアノード端子リード1b間に発光素子3を介装する(発光素子実装工程)。
一方、図4(e)に示すように、上述した図4(a)〜(d)とは別工程で、複数の受光素子5が形成されたウエハUを用意する。なお、この受光素子5の表面には、受光部5a、アノード電極6、カソード電極7、第1の接続用電極8、及び第2の接続用電極9が形成されている。
次いで、図4(f)に示すように、ウエハU上のアノード電極6、カソード電極7、第1の接続用電極8、及び第2の接続用電極9にそれぞれワイヤボンディング法等によってはんだ23を供給する。
次いで、図4(g)に示すように、ウエハU上に出力素子10を載せ、超音波フリップチップボンディング法等によって、出力素子10の共通ゲート電極12、共通ソース電極11、第1のドレイン電極13、及び第2のドレイン電極14を、それぞれ受光素子5のアノード電極6、カソード電極7、第1の接続用電極8、及び第2の接続用電極9に電気的に接続する(出力素子実装工程)。
次いで、図4(h)に示すように、ウエハUをダイシング等により受光素子5と出力素子10からなるチップセットP毎に分割する(ウエハ分割工程)。
次いで、図4(i)に示すように、分割された各受光素子5を第2のリードフレーム24上に載置するとともに、第1、第2の接続用電極8、9と第2のリードフレーム24に形成された第1、第2のドレイン端子リード2a、2bの所定位置とを、超音波フリップチップボンディング等によって電気的に接続する。
これにより出力素子10の第1、第2のドレイン電極13、14と第1、第2のドレイン端子リード2a、2bをそれぞれ電気的に接続することができる(チップセット実装工程)。
次いで、図4(j)に示すように、図4(a)〜(d)の工程で製作された発光素子3を備えた第1のリードフレーム21と、図4(e)〜(i)の工程で製作された受光素子5と出力素子10を備えた第2のリードフレーム24を、発光素子3と受光素子5の受光部5aが向い合うように位置決め配置する(リードフレーム配置工程)。
次いで、図4(k)に示すように、発光素子3と受光素子5の間にシリコーンゲル等の透光性樹脂16をディスペンス法等により注入し、これら発光素子3と受光素子5の間の光結合性を確保する(透光性樹脂充填工程)。
次いで、図4(l)に示すように、遮光性を有するエポキシ樹脂等の封止用樹脂17をトランスファモールド等を用いて各素子3、5、10の周囲に形成する(樹脂封止工程)。
次いで、図4(m)に示すように、第1のリードフレーム21及び第2のリードフレーム24を所定のサイズに切断して、カソード端子リード1a、アノード端子リード1b、及び第1、第2のドレイン端子リード2a、2bを切り離すことで、フォトリレー装置の完成となる。
なお、上記実施の形態では、ウエハU上に形成された複数の受光素子5に出力素子10をそれぞれ搭載した後に受光素子5と出力素子10とからなるチップセットPごとに分割したが、ウエハUを分割した後にそれぞれの受光素子5に出力素子10を搭載してもよい。
上記構成のフォトリレー装置によれば、受光素子5の表面にアノード電極6、カソード電極7、第1の接続用電極8、及び第2の接続用電極9を形成し、この表面に出力素子10をフリップチップ接続によって搭載している。
そのため、受光素子5と出力素子10とを平面的に並べて配置していた従来に比べて、平面方向に対するスペースを削減することができ、装置の構成を小型化することができる。
また、受光素子5と出力素子10をフリップチップ接続することによって、出力素子10の第1のドレイン電極13及び第2のドレイン電極14の取り出しが困難となるが、受光素子5に形成した第1の接続用電極8及び第2の接続用電極9を介在させることで、第1、第2のドレイン電極13、14と第1、第2のドレイン端子リード2a、2bの電気的な接続が可能となる。
また、出力素子10として、2つのMOS−FETからなる4端子素子を用い、受光素子5と出力素子10とをフリップチップ接続するようにしている。
そのため、受光素子5と出力素子10とを容易に接続できるから、製造プロセスを簡易化することができる。
なお、上記実施の形態ではSSOP構造のパッケージを備えた光結合半導体装置について説明したが、この発明はこれに限定されるものではなく、たとえばSOP構造などを用いてもよい。
1a…カソード端子リード、1b…アノード端子リード、2a…第1のドレイン端子リード、2b…第2のドレイン端子リード、3…発光素子、5…受光素子、5a…受光部(光電変換素子)、5b…素子本体、5c…第2の領域、5d…第1の領域、6…アノード電極(電極)、7…カソード電極(電極)、8…第1の接続用電極(電極、引き出し配線)、9…第2の接続用電極(電極、引き出し線)、10…出力素子(他の電気部品)、11…共通ソース電極(ソース電極)、12…共通ゲート電極(ゲート電極)、13…第1のドレイン電極(ドレイン電極)、14…第2のドレイン電極(ドレイン電極)、16…透光性樹脂、17…封止用樹脂、21…第1のリードフレーム、24…第2のリードフレーム、U…ウエハ、P…チップセット。
Claims (5)
- 光信号を電気信号に変換する受光素子において、
上記光信号を受ける受光部が設けられた第1の領域と、
出力素子を搭載する第2の領域と、
上記第1と第2の領域とに亘り、かつ受光部の外側に設けられ、ドレイン端子となるリードフレームおよび上記出力素子のドレイン電極と接続する電極と、
上記第2の領域に設けられ、上記出力素子のゲート電極およびソース電極と接続する電極と、
を具備することを特徴とする受光素子。 - 光信号を受光すると、この光信号に相当する電気信号を生成する光電変換素子が所定の面上に形成された受光素子であって、
上記面を、上記光電変換素子が形成されている第1の領域と、上記光電変換素子が形成されていない第2の領域とに2分してみたとき、上記第2の領域には他の電気部品の一方の電極がバンプによって接続される端子が形成され、かつ、上記他の電気部品の他方の電極が接続される引き出し配線の端部が形成され、上記引き出し配線は、上記第2の領域から第1の領域方向に延設されており、上記光電変換素子が一組の上記引き出し配線に挟まれるように配置されていることを特徴とする受光素子。 - 光信号を受ける受光部が設けられた第1の領域と、出力素子を搭載する第2の領域と、上記第1と第2の領域とに亘り、かつ受光部の両外側に設けられ、ドレイン端子となるリードフレームおよび出力素子のドレイン電極と接続する電極と、第2の領域に設けられ、上記出力素子のゲート電極およびソース電極と接続する電極とを備えた受光素子が搭載された光結合半導体装置において、
上記第1の領域に対向するように配置され、上記受光部に向けて光信号を発する発光素子と、
上記発光素子を搭載し、発光素子の表裏の電極とそれぞれ電気的に接続されたカソード端子リードおよびアノード端子リードと、
上記素子表面にゲート電極、ソース電極、ドレイン電極を備え、それぞれの電極を上記受光素子の第2の領域に設けられた電極へ電気的に接続した出力素子と、
上記第1の領域と第2の領域に亘って設けられた2つの電極へ電気的に接続された第1、第2のドレイン端子リードを具備することを特徴とする光結合半導体装置。 - アノード端子リードとカソード端子リードとからなる第1のリードフレームに発光素子を搭載して電気的に接続する発光素子実装工程と、
複数の受光素子が形成されたウエハの上面に、各受光素子に対応位置して出力素子を搭載し電気的に接続する出力素子実装工程と、
上記ウエハを受光素子と出力素子とからなるチップセット毎に分割するウエハ分割工程と、
上記各チップセットを2つのドレイン端子リードからなる第2のリードフレームに搭載し、電位的に接続するチップセット実装工程と、
上記発光素子と上記受光素子の受光部とが対向するように上記第1のリードフレームと第2のリードフレームとを配置するリードフレーム配置工程と、
上記発光素子と上記受光素子の受光部の間を透光性樹脂で充填する透光性樹脂充填工程と、
上記発光素子、受光素子、および出力素子を樹脂によって封止する樹脂封止工程と、
を具備することを特徴とする光結合半導体装置の製造方法。 - アノード端子リードとカソード端子リードとからなる第1のリードフレームに発光素子を搭載するとともに、受光素子に出力素子を搭載し電気的に接続してチップセットとする出力素子実装工程と、
上記チップセットを第2のリードフレームに搭載し、電気的に接続するチップセット実装工程と、
上記発光素子と上記受光素子の受光部とが対向するように上記第1のリードフレームと第2のリードフレームとを配置するリードフレーム配置工程と、
上記発光素子と上記受光素子の受光部の間を透光性樹脂で充填する透光性樹脂充填工程と、
上記発光素子、受光素子、および出力素子を樹脂によって封止する樹脂封止工程と、
を具備することを特徴とする光結合半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003321057A JP2005093495A (ja) | 2003-09-12 | 2003-09-12 | 受光素子、これを用いた光結合半導体装置、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003321057A JP2005093495A (ja) | 2003-09-12 | 2003-09-12 | 受光素子、これを用いた光結合半導体装置、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005093495A true JP2005093495A (ja) | 2005-04-07 |
Family
ID=34452840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003321057A Pending JP2005093495A (ja) | 2003-09-12 | 2003-09-12 | 受光素子、これを用いた光結合半導体装置、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005093495A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162895A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社東芝 | 光結合装置および絶縁装置 |
CN107275436A (zh) * | 2013-09-12 | 2017-10-20 | 株式会社东芝 | 安装部件和光耦合器 |
CN113793843A (zh) * | 2021-09-30 | 2021-12-14 | 重庆平创半导体研究院有限责任公司 | 一种抗辐照封装结构及方法 |
-
2003
- 2003-09-12 JP JP2003321057A patent/JP2005093495A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107275436A (zh) * | 2013-09-12 | 2017-10-20 | 株式会社东芝 | 安装部件和光耦合器 |
CN107275436B (zh) * | 2013-09-12 | 2019-04-30 | 株式会社东芝 | 安装部件和光耦合器 |
JP2016162895A (ja) * | 2015-03-02 | 2016-09-05 | 株式会社東芝 | 光結合装置および絶縁装置 |
US10483424B2 (en) | 2015-03-02 | 2019-11-19 | Kabushiki Kaisha Toshiba | Signal coupling device |
US11430926B2 (en) | 2015-03-02 | 2022-08-30 | Kabushiki Kaisha Toshiba | Signal coupling device |
CN113793843A (zh) * | 2021-09-30 | 2021-12-14 | 重庆平创半导体研究院有限责任公司 | 一种抗辐照封装结构及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7745897B2 (en) | Methods for packaging an image sensor and a packaged image sensor | |
US7274094B2 (en) | Leadless packaging for image sensor devices | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
JP2012195417A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007012895A (ja) | 回路装置およびその製造方法 | |
JP5795411B2 (ja) | 半導体装置 | |
JP2009521798A (ja) | 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール | |
JP7240148B2 (ja) | 光結合装置 | |
JP2005093495A (ja) | 受光素子、これを用いた光結合半導体装置、及びその製造方法 | |
JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
JP2010027689A (ja) | 光半導体装置 | |
JP2000286372A (ja) | 半導体装置の製造方法 | |
US20040036151A1 (en) | Double leadframe-based packaging structure and manufacturing process thereof | |
JP2000286376A (ja) | 半導体装置の製造方法 | |
JP2005327967A (ja) | 半導体装置 | |
US20240061084A1 (en) | Driver chip, packaging method for optical filter structure, optical sensor device and packaging method thereof | |
US20240113248A1 (en) | Optical sensor device and packaging method thereof | |
KR100692779B1 (ko) | 회로기판 일체형 이미지 센서 패키지 | |
US20220230952A1 (en) | Semiconductor apparatus and method having a lead frame with floating leads | |
JP3534561B2 (ja) | 光結合素子 | |
US20220406980A1 (en) | Semiconductor device, method for manufacturing same, and substrate | |
JP2004103654A (ja) | 光結合半導体装置及びその製造方法 | |
KR100218335B1 (ko) | 칩 사이즈 패키지 | |
CN107994039B (zh) | Cmos图像传感器的晶圆级封装方法 | |
JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 |