CN113793843A - 一种抗辐照封装结构及方法 - Google Patents

一种抗辐照封装结构及方法 Download PDF

Info

Publication number
CN113793843A
CN113793843A CN202111164111.2A CN202111164111A CN113793843A CN 113793843 A CN113793843 A CN 113793843A CN 202111164111 A CN202111164111 A CN 202111164111A CN 113793843 A CN113793843 A CN 113793843A
Authority
CN
China
Prior art keywords
plastic
embedded shell
shell
plastic package
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111164111.2A
Other languages
English (en)
Inventor
钱靖
任真伟
陈显平
罗厚彩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202111164111.2A priority Critical patent/CN113793843A/zh
Publication of CN113793843A publication Critical patent/CN113793843A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及集成电路封装技术领域，具体公开了一种抗辐照封装结构，包括内嵌外壳、以及用于对待塑封器件进行塑封的第一塑封件和第二塑封件；内嵌外壳倒扣在第一塑封件的外表面，且内嵌外壳通过焊膏与待塑封器件固定连接；第二塑封件包裹着内嵌外壳，还公开了一种基于上述结构的抗辐照封装方法。本申请通过将内嵌外壳设置在第一塑封件和第二塑封件的之间，即利用内嵌外壳自身的特定实现抗辐照的功能，同时将内嵌外壳相比于现有技术中将外壳覆盖在封装部分的外面，在满足待封装器件抗辐照的要求和整体体积不变的前提下，对应的重量能够减小。

Description

一种抗辐照封装结构及方法
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种抗辐照封装结构及方法。
背景技术
随着航空航天、武器装备等工业技术领域的不断发展，集成电路封装产品已经得到大量的使用，考虑到太空环境下，宇宙射线无处不在的情况，需要对应的封装产品具备在面对高能粒子辐射的时候能够长期使用且可靠性高等优点。目前最为常见的封装手段都是通过陶瓷封装或者金属封装。但是随着现代电子装备系统对小型化、低成本、高集成的需求愈为普遍，导致通过陶瓷封装或者金属封装来对电缆进行屏蔽的传统抗辐照结果已经不能够满足当下的需求。
故对应的科研人员进行了封装结构的开发和探索，希望能找到陶瓷封装或者金属封装的替代者，塑料封装因为材质的轻质化成为传统封装的替代者，本申请人进行了塑料封装代替陶瓷封装或者金属封装的试验，利用塑料代替之前的陶瓷或者金属，对待封装器件进行封装，并在待封装器件的外表面设置抗辐照的外壳或涂料来实现抗辐照的能力，通过这种方式确实是提升了待封装器件的抗辐照能力，这种情况尽管满足了对应的抗辐照要求，但是需要将待封装器件安装到电路板之后，再将具有抗辐照功能的外壳设置到电路板上，以达到对待封装器件的抗辐照功能的实现，这就会使得在满足抗辐照要求的前提下，整个电路板对应的重量和体积都比较大，如何在满足待封器件抗辐照要求的前提下，其整体体积不变的同时对应的重量能减小成为重中之重。
发明内容
本发明的目的之一在于提供一种抗辐照封装结构，在满足待封装器件抗辐照的要求和整体体积不变的前提下，对应的重量能够减小。
为达到上述目的，本发明的技术方案提供一种抗辐照封装结构，包括具有抗辐照功能的内嵌外壳、以及用于对待塑封器件进行塑封的第一塑封件和第二塑封件；
所述内嵌外壳倒扣在第一塑封件的外表面，且内嵌外壳与待塑封器件固定连接；所述第二塑封件包裹着内嵌外壳。
本方案的原理和效果是：通过第一塑封件对待塑封器件进行首次塑封，之后在第一塑封件的外表面上通过内嵌外壳进行覆盖，同时内嵌外壳也与待塑封器件进行固定连接。
之后又利用第二塑封件对待塑封器件进行二次塑封，其中第一塑封件和内嵌外壳都在第二塑封件的内部，这样就完成了对待塑封器件的二次塑封的同时利用内嵌外壳实现抗辐照的效果。
本申请通过将内嵌外壳设置在第一塑封件和第二塑封件之间，通过两次塑封使得带塑封器件的塑封效果更好，同时利用内嵌外壳自身具有抗辐照的特点，实现抗辐照的功能。
现有技术中将抗辐照的外壳覆盖在封装器件的外面，是将安装在电路板上的已经制作完成的封装器件进行外壳的覆盖，首先是为了将抗辐照的外壳满足覆盖封装器件的同时还有不破坏电路板的正常运行，就需要在电路板上设置供外壳安装的部分，这就使得整个外壳的体积就比较大，同时在前期制作的过程中就需要进行提前的设计，这就使得整个工序比较多，对应的成本也就增大，随之带来的就是整个电路板的重量比较大。
而本申请是将内嵌外壳设置在封装器件的内部，首先是内嵌外壳只要对芯片进行覆盖即可，这样就可以在满足抗辐照要求的前提下，整体对应的重量也会比较小，同时只要完成对封装就可以直接使用。
同时内嵌外壳又与对应的待塑封器件连接，能够更好的对第一塑封件所在区域内器件进行热量传导，大大提升了器件的热量热导率，使得器件的工作环境更好。当然通过两次的塑封也使得内嵌外壳与第一塑封件之间的连接更加的牢固。
同时第二塑封件的设置可以对内嵌外壳进行保护，毕竟在日常的使用过程中，对于待封装器件来说，会不可避免的遭遇摔落或者磨损等情况，这就会对内嵌外壳造成一定的破坏，例如内嵌外壳内磨损造成抗辐照性能减弱或者内嵌外壳的结构遭受到破坏，无法覆盖住待封装器件，而通过第二塑封件的设置就会避免这些问题的出现。
进一步的，所述内嵌外壳与第一塑封件之间设有塑料亲和层，所述内嵌外壳和第二塑封件之间也设有塑料亲和层。
在进行使用的过程中，不可避免的会出现碰撞或者衰落的问题的出现，这样会给封装器件一个巨大的外力，造成封装器件中塑封件同抗辐照的外壳发生脱离，为了解决这种问题，本申请在第一塑封件和内嵌外壳、第二塑封件和内嵌外壳，这两者之间的设置塑料亲和层，塑料亲和层设置可以使得第一塑封件和内嵌外壳，以及第二塑封件和内嵌外壳的连接更加的牢固，避免在受到外力时，第一塑封件和内嵌外壳、以及第二塑封件和内嵌之间出现脱离的问题出现。
进一步的，所述塑料亲和层的材料为银或者铜。
银或者铜对应的塑料亲和性比较好，能够使得第一塑封件与内嵌外壳的连接，以及第二塑封件与内嵌外壳的连接都更加牢固，不易分离。
进一步的，所述待塑封器件包括基板、引脚、芯片以及键合线；
所述芯片与基板固定连接，所述芯片与所述引脚之间通过键合线互联；
所述芯片和所述键合线设置于所述第一塑封件内。
芯片和键合线设置在第一塑封件的内部使得内嵌外壳可以很好的对其进行保护，避免芯片在使用时受到辐照的干扰，而导致电路失效。
进一步的，所述内嵌外壳的材料为高序数金属，当所述内嵌外壳的材料为高序数金属时，所述内嵌外壳与所述待塑封器件通过焊膏固定连接，所述焊膏的材料则为绝缘材料。
高序数金属自身材料的抗辐照的能力比较强，能够更好的屏蔽对应的辐照，通过对应的焊膏为绝缘材料可以避免导电问题的出现。
进一步的，所述内嵌外壳的材料为宽紧带半导体。
宽紧带半导体也同样具有比较强的抗辐照能力。
进一步的，塑料亲和层的厚度在150nm到600um范围内。
塑料亲和层的厚度在150nm到600um范围内时第一塑封件、内嵌外壳和第二塑封件之间的连接紧密程度保持在一个比较好的基础上。
进一步的，所述内嵌外壳的厚度在0.5um-1.5mm范围内。
内嵌外壳的厚度在0.5um-1.5mm范围内，这个范围的厚度可以在保证抗辐照的前提下使得整个结构更加的轻便，更加符合现下对器件整个的轻量化的追求。
进一步的，所述内嵌外壳分别与基板和引脚通过焊膏固定连接，所述焊膏的焊层厚度在40um-350um范围内。
焊膏的焊层厚度在40um-350um范围内可以使得在确保内嵌外壳与基板和引脚的连接都是牢固，能够适应一定强度的碰撞的同时也避免了过多焊膏的使用造成器件整体重量的增加。
目的之二在于提供了一种抗辐照封装方法，包括以下步骤：
步骤一、将芯片固定连接在基板上；
步骤二、利用键合线，将芯片的电极与引脚进行连接；
步骤三、进行第一次塑封，形成第一塑封件，第一塑封件的塑封区域横向包括但不限于芯片和键合线的尾部，纵向上要高于键合线拱起的最高点；
步骤四、在内嵌外壳的表面生长一层的塑料亲和层，对应的材料为银或者铜；
步骤五、将内嵌外壳倒扣在第一塑封件的外表面上，内嵌外壳的材料为宽紧带半导体或者高序数金属；
步骤六、将内嵌外壳与基板和引脚的接触区域进行固定连接；
步骤七、进行第二次塑封，将内嵌外壳包裹起来，形成第二塑封件，所述第二塑封件的塑封区域横向左侧应不超过基板区域，右侧引脚区域留下足够的电路接触距离，纵向上高于内嵌外壳的上表面；
步骤八、对整体进行降温，使其凝固，最后器件成型。
本方案的原理和效果：利用芯片和键合线将基板和引脚进行连接，实现互联，将芯片和键合线设置在第一塑封件上，并利用抗辐照的内嵌外壳将第一塑封件倒扣在第一塑封件上，实现对第一塑封件内的器件进行保护，使其具备抗辐照能力。再通过第二塑封件对内嵌外壳进行塑封，就完成了对器件的二次塑封，同时嵌外壳的编码上是生长一层塑料亲和层的。
本申请通过将内嵌外壳设置在第一塑封件和第二塑封件之间，通过两次塑封使得带塑封器件的塑封效果更好，同时利用内嵌外壳自身具有抗辐照的特点，实现抗辐照的功能。
现有技术中将抗辐照的外壳覆盖在封装器件的外面，是将安装在电路板上的已经制作完成的封装器件进行外壳的覆盖，首先是为了将抗辐照的外壳满足覆盖封装器件的同时还有不破坏电路板的正常运行，就需要在电路板上设置供外壳安装的部分，这就使得整个外壳的体积就比较大，同时在前期制作的过程中就需要进行提前的设计，这就使得整个工序比较多，对应的成本也就增大，随之带来的就是整个电路板的重量比较大。
而本申请是将内嵌外壳设置在封装器件的内部，首先是内嵌外壳只要对芯片进行覆盖即可，这样就可以在满足抗辐照要求的前提下，整体对应的重量也会比较小，同时只要完成对封装就可以直接使用。
同时内嵌外壳又与对应的待塑封器件连接，能够更好的对第一塑封件所在区域内器件进行热量传导，大大提升了器件的热量热导率，使得器件的工作环境更好。当然通过两次的塑封也使得内嵌外壳与第一塑封件之间的连接更加的牢固。
附图说明
图1为本发明实施例一中的抗辐射封装结构示意图。
图2为本发明实施例一中抗辐照封装方法的流程图。
具体实施方式
下面通过具体实施方式进一步详细说明：
说明书附图中的标记包括：芯片1、键合线2、基板3、引脚4、第一塑封件5、内嵌外壳6、第二塑封件7。
实施例一
实施例一基本如附图1所示：一种抗辐射封装结构，包括内嵌外壳6，以及用于对待塑封器件进行塑封的第一塑封件5和第二塑封件7。
其中待塑封器件包括基板3、引脚4、芯片1以及键合线2，芯片1通过焊膏与基板3固定连接，芯片1与引脚4之间通过键合线2互联。
在本实施例中，第一塑封件5进行塑封时，芯片1和键合线2都是设置在第一塑封件5的内部的，这样才算完成了本次的塑封要求，也是为了达到对芯片1和键合线2的抗辐照的要求。内嵌外壳6是倒扣在第一塑封件5的外表面的，实现对第一塑封件5内的器件的抗辐照要求。其中内嵌外壳6所使用的材料为宽紧带半导体或者高序数金属中的一种，整个内嵌外壳6的厚度在0.5um-1.5mm范围内，本实施例中对应的内嵌外壳的厚度为0.5um，其他实施例中对应的内嵌外壳为1.5mm或者1mm，这个范围内的内嵌外壳6的抗辐照能力满足要求同时相对应的重量也是相对比较轻的。在本实施例中，内嵌外壳6的材料具体为碳化硅、氮化镓等宽紧带半导体或者铅钽等高序数金属。
将对应的抗辐照的外壳设置在塑封部分的内部即设在第一塑封件5和第二塑封件7之间，而对应的芯片1和键合线2都被设置在第一塑封件5内，这样既可以达到对应的抗辐照的要求，即满足对芯片1和键合线2的抗辐照的设置，同时在整体体积不变的前提下，设在塑封部分内部的抗辐照的内嵌外壳6所需要的材料要更少，这样整体的重量就更轻了，实现了对封装器件的轻量化的追求。同时将抗辐照的外壳内嵌设置可以很好的内嵌外壳6进行保护，避免在使用的过程中受到磨损等造成内嵌壳体无法达到预设的抗辐照效果。
在内嵌外壳6的表面上生长着一层厚度在150nm到600um范围内的塑料亲和层，在本实施例中对应的塑料亲和层为150nm，其他实施例中对应的塑料亲和层为600um或者400um。塑料亲和层所使用的材料为银或者铜中的一种。在进行使用的过程中，不可避免的会出现碰撞或者摔落的问题的出现，这样会给封装器件一个巨大的外力，造成封装器件中塑封件同抗辐照的外壳发生脱离，为了解决这种问题，本申请在第一塑封件和内嵌外壳、第二塑封件和内嵌外壳，这两者之间的设置塑料亲和层，塑料亲和层设置可以使得第一塑封件和内嵌外壳，以及第二塑封件和内嵌外壳的连接更加的牢固，避免在受到外力时，第一塑封件和内嵌外壳、以及第二塑封件和内嵌之间出现脱离的问题出现。通过这一层塑料亲和层的设置使得内嵌外壳6与第一塑封件5，及第二塑封件7的连接更加的紧密，避免了在受到撞击等振动力时，内嵌外壳6分别与第一塑封件5和第二塑封件7发生脱离的问题的出现。
第二塑封件7将整个内嵌外壳6给包裹住，实现对器件的二次塑封。
在本实施例中，芯片1和基板3之间的固定、内嵌外壳6与基板3和引脚4之间的固定都是通过焊膏进行焊接固定的，其中，内嵌外壳6与基板3和引脚4之间固定所用的焊膏会根据内嵌外壳6所使用的材料的不同进行改变，焊膏的焊层厚度在40um-350um范围内。具体的，本实施例中焊膏的焊层厚度为40um,在其他实施例中焊膏的焊层厚度为350um或者200um，当内嵌外壳6的材料为宽紧带半导体时，此处的焊膏的材料不限，当内嵌外壳6的材料为高序数金属时，此处的焊膏的材料为绝缘材料。
同时通过将原先的抗辐照的外壳内嵌设置，在进行后续的装配过程中，可以兼容其他陶瓷和塑料抗辐照工艺，能够很好的匹配目前的塑封工艺。
在本实施例中通过将具有抗辐照功能的内嵌外壳设置在待封装器件的内部，这样整个内嵌外壳所要覆盖的范围只需要将对应的芯片覆盖住即可，对应的整个内嵌外壳的体积也就更小，而现有技术中是将具有抗辐照功能的外壳设置在待封装器件外部，具体的操作是在待封装器件安装到对应电路板上后，再利用该外壳将电路板上的待封装器件，这就不得不考虑电路板上的其他器件的位置，提前对该外壳的安装位置进行设计，这就造成该外壳在覆盖待封装器件的同时还覆盖了电路板上的其他器件，外壳对应的体积也就比较大，整个电路板的体积也就更大，重量也更重，但是本申请是提前对待封装器件内的芯片进行抗辐照的处理即利用内嵌外壳将芯片覆盖，完成抗辐照的作用，首先是在安装到电路板上时电路板的整体的重量就更轻，其次在待封装器件的生产时就进行抗辐照处理，这样也就使得整个待封装器件的安装工序更加的简便，对应的成本也就更小。
如图2所示，本实施例还提供一种抗辐照封装方法，包括以下步骤：
步骤一、在基板3上印刷焊膏，将芯片1焊接到基板3上；
步骤二、利用键合线2，将芯片1的电极与引脚4进行连接；
步骤三、进行第一次塑封，形成第一塑封件5，第一塑封件5的塑封区域横向包括但不限于芯片1和键合线2的尾部，纵向上要高于键合线2拱起的最高点；
步骤四、在内嵌外壳6的表面生长一层厚度在150nm到600um范围内的塑料亲和层，对应的材料为银或者铜；
步骤五、将内嵌外壳6倒扣在第一塑封件5的外表面上，其中内嵌外壳6的厚度在0.5um-1.5mm范围内，内嵌外壳6的材料为宽紧带半导体或者高序数金属；
步骤六、将内嵌外壳6与基板3和引脚4的接触区域通过焊膏进行固定连接，此处的焊膏的焊层厚度在40um-350um范围内，其中当内嵌外壳6的材料为宽紧带半导体时，此处的焊膏的材料不限，当内嵌外壳6的材料为高序数金属时，此处的焊膏的材料为绝缘材料；
步骤七、进行第二次塑封，将内嵌外壳6包裹起来，形成第二塑封件7，所述第二塑封件7的塑封区域横向左侧应不超过基板3区域，右侧引脚4区域留下足够的电路接触距离，纵向上高于内嵌外壳6的上表面；
步骤八、对整体进行降温，使其凝固，最后器件成型。
以上的仅是本发明的实施例，该发明不限于此实施案例涉及的领域，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。

Claims (10)

1.一种抗辐照封装结构，其特征在于：包括具有抗辐照功能的内嵌外壳、以及用于对待塑封器件进行塑封的第一塑封件和第二塑封件；
所述内嵌外壳倒扣在第一塑封件的外表面，且内嵌外壳与待塑封器件固定连接；所述第二塑封件包裹着内嵌外壳。
2.根据权利要求1所述的抗辐照封装结构，其特征在于：所述内嵌外壳与第一塑封件之间设有塑料亲和层，所述内嵌外壳和第二塑封件之间也设有塑料亲和层。
3.根据权利要求2所述的一种抗辐照封装结构，其特征在于：所述塑料亲和层的材料为银或者铜。
4.根据权利要求3所述的抗辐照封装结构，其特征在于：所述待塑封器件包括基板、引脚、芯片以及键合线；
所述芯片与基板固定连接，所述芯片与所述引脚之间通过键合线互联；
所述芯片和所述键合线设置于所述第一塑封件内。
5.根据权利要求4所述的抗辐照封装结构，其特征在于：所述内嵌外壳的材料为高序数金属，当所述内嵌外壳的材料为高序数金属时，所述内嵌外壳与所述待塑封器件通过焊膏固定连接，所述焊膏的材料则为绝缘材料。
6.根据权利要求4所述的抗辐照封装结构，其特征在于：所述内嵌外壳的材料为宽紧带半导体。
7.根据权利要求5所述的抗辐照封装结构，其特征在于：塑料亲和层的厚度在150nm到600um范围内。
8.根据权利要求7所述的抗辐照封装结构，其特征在于：所述内嵌外壳的厚度在0.5um-1.5mm范围内。
9.根据权利要求8所述的抗辐照封装结构，其特征在于：所述内嵌外壳分别与基板和引脚通过焊膏固定连接，所述焊膏的焊层厚度在40um-350um范围内。
10.一种抗辐照封装方法，其特征在于，包括以下步骤：
步骤一、将芯片固定连接在基板上；
步骤二、利用键合线，将芯片的电极与引脚进行连接；
步骤三、进行第一次塑封，形成第一塑封件，第一塑封件的塑封区域横向包括但不限于芯片和键合线的尾部，纵向上要高于键合线拱起的最高点；
步骤四、在内嵌外壳的表面生长一层的塑料亲和层，对应的材料为银或者铜；
步骤五、将内嵌外壳倒扣在第一塑封件的外表面上，内嵌外壳的材料为宽紧带半导体或者高序数金属；
步骤六、将内嵌外壳与基板和引脚的接触区域进行固定连接；
步骤七、进行第二次塑封，将内嵌外壳包裹起来，形成第二塑封件，所述第二塑封件的塑封区域横向左侧应不超过基板区域，右侧引脚区域留下足够的电路接触距离，纵向上高于内嵌外壳的上表面；
步骤八、对整体进行降温，使其凝固，最后器件成型。
CN202111164111.2A 2021-09-30 2021-09-30 一种抗辐照封装结构及方法 Pending CN113793843A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111164111.2A CN113793843A (zh) 2021-09-30 2021-09-30 一种抗辐照封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111164111.2A CN113793843A (zh) 2021-09-30 2021-09-30 一种抗辐照封装结构及方法

Publications (1)

Publication Number Publication Date
CN113793843A true CN113793843A (zh) 2021-12-14

Family

ID=78877746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111164111.2A Pending CN113793843A (zh) 2021-09-30 2021-09-30 一种抗辐照封装结构及方法

Country Status (1)

Country Link
CN (1) CN113793843A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
TW434852B (en) * 1999-11-03 2001-05-16 Festec Co Ltd A plastic package having an air cavity and manufacturing method thereof
US6455864B1 (en) * 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
JP2005093495A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 受光素子、これを用いた光結合半導体装置、及びその製造方法
CN1750256A (zh) * 2004-09-16 2006-03-22 夏普株式会社 半导体光器件、其制造方法、引线框以及电子设备
JP2007173562A (ja) * 2005-12-22 2007-07-05 Sharp Corp 光半導体装置およびそれを備えた電子機器
CN101339940A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法
US20090050922A1 (en) * 2007-08-20 2009-02-26 Bily Wang Front and rear covering type LED package structure and method for packaging the same
US20090072360A1 (en) * 2007-09-18 2009-03-19 Denso Corporation Molded semiconductor device including IC-chip covered with conductor member
JP2011108925A (ja) * 2009-11-19 2011-06-02 Ushio Inc 発光モジュール
CN102576702A (zh) * 2009-12-10 2012-07-11 国家半导体公司 具有嵌入式衬底及引线框的模块封装
CN104409447A (zh) * 2014-12-03 2015-03-11 三星半导体(中国)研究开发有限公司 包含嵌入式电容器的半导体封装件及其制备方法
CN104835813A (zh) * 2014-02-08 2015-08-12 惠州科锐半导体照明有限公司 固态发射器面板及其制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455864B1 (en) * 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
TW434852B (en) * 1999-11-03 2001-05-16 Festec Co Ltd A plastic package having an air cavity and manufacturing method thereof
JP2005093495A (ja) * 2003-09-12 2005-04-07 Toshiba Corp 受光素子、これを用いた光結合半導体装置、及びその製造方法
CN1750256A (zh) * 2004-09-16 2006-03-22 夏普株式会社 半导体光器件、其制造方法、引线框以及电子设备
JP2007173562A (ja) * 2005-12-22 2007-07-05 Sharp Corp 光半導体装置およびそれを備えた電子機器
US20090050922A1 (en) * 2007-08-20 2009-02-26 Bily Wang Front and rear covering type LED package structure and method for packaging the same
US20090072360A1 (en) * 2007-09-18 2009-03-19 Denso Corporation Molded semiconductor device including IC-chip covered with conductor member
CN101339940A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法
JP2011108925A (ja) * 2009-11-19 2011-06-02 Ushio Inc 発光モジュール
CN102576702A (zh) * 2009-12-10 2012-07-11 国家半导体公司 具有嵌入式衬底及引线框的模块封装
CN104835813A (zh) * 2014-02-08 2015-08-12 惠州科锐半导体照明有限公司 固态发射器面板及其制造方法
CN104409447A (zh) * 2014-12-03 2015-03-11 三星半导体(中国)研究开发有限公司 包含嵌入式电容器的半导体封装件及其制备方法

Similar Documents

Publication Publication Date Title
US5679975A (en) Conductive encapsulating shield for an integrated circuit
EP2002478B1 (en) Electrically enhanced wirebond package
US6501270B1 (en) Hall effect sensor assembly with cavities for integrated capacitors
US7816186B2 (en) Method for making QFN package with power and ground rings
US20230197769A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
CN103956350A (zh) 包括将半导体芯片键合至铜表面的烧结接合部的模块
CN109935523B (zh) 半导体装置封装及其制造方法
WO1996022669B1 (en) Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
WO2005008728A2 (en) Surface mount multichip devices
US10654709B1 (en) Shielded semiconductor device and lead frame therefor
CN102315135B (zh) 芯片封装及其制作工艺
CN113793843A (zh) 一种抗辐照封装结构及方法
KR101852989B1 (ko) 반도체 패키지 장치
US6828687B2 (en) Cavity down ball grid array package structure and carrier thereof
US7180175B2 (en) Thermally-enhanced ball grid array package structure and method
US20200273810A1 (en) Semiconductor device with integral emi shield
CN206163478U (zh) 集成电路封装体
KR20210147950A (ko) 정전기 방전 보호 그리드를 포함하는 상호연결된 기판 어레이를 사용하는 마이크로일렉트로닉 패키지 제조 기법
CN117199016B (zh) 一种光电子半导体芯片结构及其制造方法
CN105226040A (zh) 一种硅基模块的封装结构及其封装方法
CN105118817B (zh) 一种低成本的硅基模块的封装结构及其封装方法
CN216624270U (zh) 半导体封装件以及电子器件
US20210257283A1 (en) Notebook battery protection circuit package and method of fabricating the same
US20240112994A1 (en) Semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination