CN210837742U - 一种抗辐射封装结构 - Google Patents
一种抗辐射封装结构 Download PDFInfo
- Publication number
- CN210837742U CN210837742U CN201922420134.XU CN201922420134U CN210837742U CN 210837742 U CN210837742 U CN 210837742U CN 201922420134 U CN201922420134 U CN 201922420134U CN 210837742 U CN210837742 U CN 210837742U
- Authority
- CN
- China
- Prior art keywords
- heavy metal
- metal plate
- radiation
- ceramic shell
- packaging structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种抗辐射封装结构,包括陶瓷壳体、可伐盖板、多个引脚、顶层重金属板和底层重金属板;多个引脚设置在陶瓷壳体两侧;可伐盖板固定在陶瓷壳体顶部,顶层重金属板平行固定在可伐盖板顶部;底层重金属板平行固定在陶瓷壳体底部。减少高能粒子对陶瓷壳体内部器件造成的辐射损伤概率,保证器件在一定强度的辐射环境下有满足系统需求的电特性。
Description
技术领域
本实用新型属于电子器件领域,涉及一种抗辐射封装结构。
背景技术
现阶段,人类社会记不开卫星通讯技术的发展,而卫星在太空中经常受到在量高能粒子的轰击,与此同时,其内保障卫星正常工作的大量半导体器件也同步受到各种高能粒子的轰击,半导体器件受到辐射,导致器件损伤或损示,造成器件参数蜕化,使卫星功能下降或失控。
管科研人员已经对卫星采取了一定程度的辐射加固技术,但仍有相当数量的高能粒子洞穿卫星加固层,打击在半导体集成电路上,造成器件特性退化仍至失效。
目前,对器件进行辐射加固有两种方法,即:通过对器件设计和工艺的改进,提高器件自身的辐射免疫能力,这属于集成电路制造方面的技术,另一种是板级加固的方法,如图1所示,即:加工一个面积较大的重金属板安装在PCB印制电路板上的集成电路上方。
虽然双面安装这种重金属板可以抵挡一定数量和能量的高能粒子辐射,但使用较大面积的重金属板对面积很小的半导体器件进行防护,两者面积之比相差数千倍以上,比较笨重,使电子系统的重量显著增加,不利于卫星有效载荷,既笨重,又不方便,成本高,可靠性不高,在整机产品做振动试验过程中易引起PCB过应力而造成变形,使PCB的抗机械振动能力变差,影响整机可靠性。另一方面,重金属壳加工困难,浪费极大,加工成本很高。由于上述原因,在很多情况下,由于电子系统体积、重量和空间大小的限制,在PCB上,只能采用单面安装重金属板的方式进行辐射防护,对半导体元器件所起的辐射加固作用不大。
实用新型内容
本实用新型的目的在于克服上述现有技术的缺点,提供一种抗辐射封装结构,减少高能粒子对半导体芯片造成的辐射损伤概率,保证器件在一定强度的辐射环境下有满足系统需求的电特性。
为达到上述目的,本实用新型采用以下技术方案予以实现:
一种抗辐射封装结构,包括陶瓷壳体、可伐盖板、多个引脚、顶层重金属板和底层重金属板;
多个引脚设置在陶瓷壳体两侧;可伐盖板固定在陶瓷壳体顶部,顶层重金属板平行固定在可伐盖板顶部;底层重金属板平行固定在陶瓷壳体底部。
优选的,可伐盖板和陶瓷壳体顶部之间设置有中间层重金属板。
进一步,可伐盖板底部设置有金属封焊环与陶瓷壳体顶部连接,金属封焊环将中间层重金属板侧面包裹。
进一步,顶层重金属板、中间层重金属板和底层重金属板的面积均为半导体芯片面积的两倍以上。
进一步,顶层重金属板、中间层重金属板和底层重金属板均采用镍、钽或钼制成。
进一步,顶层重金属板、中间层重金属板和底层重金属板的厚度均为0.3-1.5mm。
与现有技术相比,本实用新型具有以下有益效果:
本实用新型通过在单独的封装结构的顶底分别设置有重金属板,既能使陶瓷壳体保持良好的气密性封装,又可以减少了电子系统的重量,并且使高能粒子在通过这种结构后,在高低密度交错搭接的金属材料中消耗掉其大部分能量,大幅度减少打在壳体内器件上的高能粒子数量,降低器件受高能粒子轰击的概率,从而降低器件特性退化的风险,提高半导体集成电路的抗辐射能力。
进一步,在中间层重金属板外侧包裹有金属封焊环,以实现陶瓷壳体的气密性封装。
附图说明
图1为现有技术中防辐射结构示意图;
图2为本实用新型的封装结构示意图;
图3为本实用新型的可伐盖板结构示意图。
其中:1-陶瓷壳体;2-半导体芯片;3-引脚;4-顶层重金属板;5-中间层重金属板;6-底层重金属板;7-金属封焊环;8-可伐盖板。
具体实施方式
下面结合附图对本实用新型做进一步详细描述:
如图2所示,为本实用新型所述的抗辐射封装结构,以半导体器件为例,包括陶瓷壳体1、半导体芯片2、可伐盖板8、金属封焊环7、多个引脚3、顶层重金属板4、中间层重金属板5和底层重金属板6。
陶瓷壳体1内部设置有钨钼导体互联层导带,完成内引线向外的联接,内部中间为半导体芯片2安装区,下部表面有钨钼金属化层。
多个引脚3设置在陶瓷壳体1两侧,用银铜焊料焊接在壳体外侧保证与钨钼导体互联层相连接。
半导体芯片2设置在陶瓷壳体1内部,安装后通过引线键合方式,实现芯片上引线压焊点PAD与外部引脚3的互联。
可伐盖板8固定在陶瓷壳体1顶部,在可伐盖板8顶部焊接有顶层重金属板4,在可伐盖板8底部焊接有中间层重金属板5,中间层重金属板5面积小于可伐盖板8,可伐盖板8底部以电阻热的方式,通过金属封焊环7与陶瓷壳体1顶部连接,金属封焊环7将中间层重金属板5侧面包裹。
底层重金属板6平行焊接在陶瓷壳体1底部,用于对从底部入射的高能粒子进行能量消耗和屏蔽阻挡。
顶层重金属板4、中间层重金属板5和底层重金属板6的面积均为半导体芯片2面积的两倍以上,顶层重金属板4、中间层重金属板5的面积与陶瓷壳体1顶部窗口形状、大小相同,中间层重金属板5每边比陶瓷壳体1顶部窗口小0.35mm,刚好能放入到陶瓷壳体1顶部窗口为好。底层重金属板6的长和宽不能小于半导体芯片2的长和宽面积,总面积须大于其内的半导体芯片2面积,并在陶瓷壳体1的长度方向上可以适当增加长度,在宽度方向与引脚3保持1mm±0.05mm间距;中间层重金属板5和底层重金属板6的厚度均为0.3-1.5mm,必要时,顶层重金属板4和底层重金属板6的厚度可增加到3mm,本实施例优选的顶层重金属板4和中间层重金属板5的厚度均为0.5mm,底层重金属板6的厚度为1.5mm。
顶层重金属板4、中间层重金属板5和底层重金属板6均采用原子序数Z较大的重金属制成,如:镍、钽或钼制成。可以对顶层重金属板4、中间层重金属板5和底层重金属板6所用原子序数Z较大的重金进行掺杂改性,通过在重金属中反掺入合理数量的硼、铝、碳、氮、硅原子,再经过适当温度的退火合金化处理,完成对重金属的改性,进一步提高材料对辐射粒子能量的吸收能力和阻止本领,提升对半导体芯片2的保护能力。
本实施例的带辐射防护的加固型半导体器件,对安装于其内的各型半导体芯片,对单粒子、中子、质子、和种重粒子、γ射线、强光均有相当好的阻挡作用。同时,陶瓷壳体1外底部钽金属层的存在,也为器件的散热提供了更小的热阻,十分有利于半导体芯片2的散热。
将印制电路板采用本实施例所述的抗辐射半导体器件,在对半导体芯片2提供辐射防护的同时,使印制电路板的重量不会过重,也不会导致印制电路板应力增大,有利于保障电子系统整机可靠性。
以上内容仅为说明本实用新型的技术思想,不能以此限定本实用新型的保护范围,凡是按照本实用新型提出的技术思想,在技术方案基础上所做的任何改动,均落入本实用新型权利要求书的保护范围之内。
Claims (6)
1.一种抗辐射封装结构,其特征在于,包括陶瓷壳体(1)、可伐盖板(8)、多个引脚(3)、顶层重金属板(4)和底层重金属板(6);
多个引脚(3)设置在陶瓷壳体(1)两侧;可伐盖板(8)固定在陶瓷壳体(1)顶部,顶层重金属板(4)平行固定在可伐盖板(8)顶部;底层重金属板(6)平行固定在陶瓷壳体(1)底部。
2.根据权利要求1所述的一种抗辐射封装结构,其特征在于,可伐盖板(8)和陶瓷壳体(1)顶部之间设置有中间层重金属板(5)。
3.根据权利要求2所述的一种抗辐射封装结构,其特征在于,可伐盖板(8)底部设置有金属封焊环(7)与陶瓷壳体(1)顶部连接,金属封焊环(7)将中间层重金属板(5)侧面包裹。
4.根据权利要求2所述的一种抗辐射封装结构,其特征在于,顶层重金属板(4)、中间层重金属板(5)和底层重金属板(6)的面积均为半导体芯片(2)面积的两倍以上。
5.根据权利要求2所述的一种抗辐射封装结构,其特征在于,顶层重金属板(4)、中间层重金属板(5)和底层重金属板(6)均采用镍、钽或钼制成。
6.根据权利要求2所述的一种抗辐射封装结构,其特征在于,顶层重金属板(4)、中间层重金属板(5)和底层重金属板(6)的厚度均为0.3-1.5mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922420134.XU CN210837742U (zh) | 2019-12-27 | 2019-12-27 | 一种抗辐射封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922420134.XU CN210837742U (zh) | 2019-12-27 | 2019-12-27 | 一种抗辐射封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210837742U true CN210837742U (zh) | 2020-06-23 |
Family
ID=71281557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922420134.XU Expired - Fee Related CN210837742U (zh) | 2019-12-27 | 2019-12-27 | 一种抗辐射封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210837742U (zh) |
-
2019
- 2019-12-27 CN CN201922420134.XU patent/CN210837742U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148084B2 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
US6262362B1 (en) | Radiation shielding of three dimensional multi-chip modules | |
US5635754A (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
US6858795B2 (en) | Radiation shielding of three dimensional multi-chip modules | |
CN101345238B (zh) | 用于提高可靠性的半导体器件封装 | |
KR20040020948A (ko) | 전자 패키지 및 이의 제조 방법 | |
CN102490913A (zh) | 一种抗总剂量屏蔽装置 | |
CN103456719A (zh) | 电子器件抗辐射加固封装结构 | |
CN210837742U (zh) | 一种抗辐射封装结构 | |
JPS614250A (ja) | 半導体装置用パツケ−ジ | |
JPS614249A (ja) | 半導体装置用パツケ−ジ | |
US6121672A (en) | Raised pedestal radiation shield for sensitive electronics | |
JPS62125651A (ja) | 耐放射線パツケ−ジ | |
JPH0117257B2 (zh) | ||
CN114300447A (zh) | 一种抗辐射增强型倒装类封装结构 | |
CN209169126U (zh) | 一种芯片封装结构 | |
US6650003B1 (en) | Radiation shielded carriers for sensitive electronics | |
CN215815867U (zh) | 一种新型塑料封装的抗辐照材料结构 | |
CN202495444U (zh) | 一种高密度系统集成计算机模块抗辐照封装结构 | |
EP0547989B1 (en) | Alpha particle disturb reduction techniques | |
US6452263B1 (en) | Radiation shield and radiation shielded integrated circuit device | |
CN221508193U (zh) | 一种基于碲锌镉晶体的芯片封装结构 | |
CN215345692U (zh) | 空间电子设备辐照防护装置 | |
CN113543615B (zh) | 空间电子设备辐照防护方法 | |
CN112967938A (zh) | 一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200623 Termination date: 20201227 |
|
CF01 | Termination of patent right due to non-payment of annual fee |