JPS62125651A - 耐放射線パツケ−ジ - Google Patents
耐放射線パツケ−ジInfo
- Publication number
- JPS62125651A JPS62125651A JP60266652A JP26665285A JPS62125651A JP S62125651 A JPS62125651 A JP S62125651A JP 60266652 A JP60266652 A JP 60266652A JP 26665285 A JP26665285 A JP 26665285A JP S62125651 A JPS62125651 A JP S62125651A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- package
- shielding film
- circuit chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、宇宙環境や原子炉環境等の放射線環境下で使
用する半導体装置の耐放射線パッケージに関し、とくに
放射線の集積回路デツプへの侵入の防止、二次放射線発
生の抑制の二点を解決した耐放射線パッケージに関する
ものである。
用する半導体装置の耐放射線パッケージに関し、とくに
放射線の集積回路デツプへの侵入の防止、二次放射線発
生の抑制の二点を解決した耐放射線パッケージに関する
ものである。
従来の半導体装置のパッケージは、セラミック封止とプ
ラスチックモールド封止が主なものである。セラミック
パッケージでは、第４図に示すように半導体集積回路チ
ップ（以下集積回路チップという。）２は絶縁体である
セラミック基板１と、たとえばセラミックの封止用の蓋
４によう被覆され気密封止されている。封止用の蓋４に
はセラミックの代りにコバールが用いられる場合がある
。
ラスチックモールド封止が主なものである。セラミック
パッケージでは、第４図に示すように半導体集積回路チ
ップ（以下集積回路チップという。）２は絶縁体である
セラミック基板１と、たとえばセラミックの封止用の蓋
４によう被覆され気密封止されている。封止用の蓋４に
はセラミックの代りにコバールが用いられる場合がある
。
プラスチックモールドパッケージでは、セラミックの替
りにプラスチックモールド材で集積回路チップ２を被覆
しているものである。第４図で６はボンディングワイヤ
、５はパッケージリードを示す。
りにプラスチックモールド材で集積回路チップ２を被覆
しているものである。第４図で６はボンディングワイヤ
、５はパッケージリードを示す。
〔発明が解決しようとする問題点〕
この種の従来の集積回路パッケージを高エネルギ電子線
、陽子線等の放射線環境下で使用する場合、パッケージ
材のセラミックやプラスチックモールド材を通して放射
線が集積回路へ照射され、集積回路機能を劣化させると
いう欠点がある。また、放射線がコバール、セラミック
等のパッケージ材を通過する際に、新たに二次放射線を
発生させ、集積回路の機能をさらに劣化させるという欠
点かある。
、陽子線等の放射線環境下で使用する場合、パッケージ
材のセラミックやプラスチックモールド材を通して放射
線が集積回路へ照射され、集積回路機能を劣化させると
いう欠点がある。また、放射線がコバール、セラミック
等のパッケージ材を通過する際に、新たに二次放射線を
発生させ、集積回路の機能をさらに劣化させるという欠
点かある。
本発明は従来の問題点を解決するため、セラミック基板
上の凹部に集積回路チップを接着配置した集積回路チッ
プ接着部を備え、集積回路チップ接着部の上面に封止用
の蓋を配した構成の集積回路パッケージにおいて、集積
回路チップに対し、軽元素からなるシールド膜を外側に
配置し、重元素からなるシールド膜を内側に配置した二
層構成のシールド膜により、集積回路チップまたは集積
回路パッケージを包覆し、かつ二／ｉ［成のシールド膜
の厚さは、対象放射線種類の飛程に対応して選定するこ
とを％徴としている。
上の凹部に集積回路チップを接着配置した集積回路チッ
プ接着部を備え、集積回路チップ接着部の上面に封止用
の蓋を配した構成の集積回路パッケージにおいて、集積
回路チップに対し、軽元素からなるシールド膜を外側に
配置し、重元素からなるシールド膜を内側に配置した二
層構成のシールド膜により、集積回路チップまたは集積
回路パッケージを包覆し、かつ二／ｉ［成のシールド膜
の厚さは、対象放射線種類の飛程に対応して選定するこ
とを％徴としている。
〔作用］
本発明は、軽元素の、入射する放射線の吸収作用及び軽
元素中で発生する二次放射線の少ない特性と、重元素の
、入射する放射線の吸収作用が高く、一方重元素中で発
生する二次放射線が多い特性の両者の特性から、それぞ
れの元素からなるシールド膜を集積回路チップに対し外
層および内層に配した二層構成のシールド膜によ）集積
回路チップまたはパッケージ全体を包覆することによシ
、軽元素および重元素の特性上の互いの相反特性を補い
、入射放射線の集積回路への侵入を阻止し、かつ二次放
射線を十分弱くするものである。以下図面にもとづき実
施例について説明する。
元素中で発生する二次放射線の少ない特性と、重元素の
、入射する放射線の吸収作用が高く、一方重元素中で発
生する二次放射線が多い特性の両者の特性から、それぞ
れの元素からなるシールド膜を集積回路チップに対し外
層および内層に配した二層構成のシールド膜によ）集積
回路チップまたはパッケージ全体を包覆することによシ
、軽元素および重元素の特性上の互いの相反特性を補い
、入射放射線の集積回路への侵入を阻止し、かつ二次放
射線を十分弱くするものである。以下図面にもとづき実
施例について説明する。
第１図は本発明の第一の実施例を説明する断面構造図で
あって、１はセラミック基板、２は集積回路チップ、６
はボンディングワイヤ、４はたとえばセラミックの封止
用の蓋、５はパッケージリード、６は軽元素からなるシ
ールド膜、７は重元素からなるシールド膜である。本実
施例は、セラミック基板１．ボンディングワイヤ３．封
止用の蓋４．パッケージリード５からなる従来の集積回
路チップ２を実装したパッケージの上、下面に、軽元素
からシールド膜６および重元素からなるシールド膜７の
それぞれを、集積回路チップ２に対して外側および内側
に配置して接着した二層シールド膜を配置することによ
シ、入射放射線のパッケージ内部への侵入を防ぎ、この
際、軽元素からなるシールド膜６で発生する二次放射線
を重元素からなるシールド膜７で吸収し、二次放射線の
パッケージ内部への侵入を防止する。この結果から明ら
かなように、従来のパッケージに比べ、放射線による半
導体集積回路の特性劣化を十分に抑えることができる。
あって、１はセラミック基板、２は集積回路チップ、６
はボンディングワイヤ、４はたとえばセラミックの封止
用の蓋、５はパッケージリード、６は軽元素からなるシ
ールド膜、７は重元素からなるシールド膜である。本実
施例は、セラミック基板１．ボンディングワイヤ３．封
止用の蓋４．パッケージリード５からなる従来の集積回
路チップ２を実装したパッケージの上、下面に、軽元素
からシールド膜６および重元素からなるシールド膜７の
それぞれを、集積回路チップ２に対して外側および内側
に配置して接着した二層シールド膜を配置することによ
シ、入射放射線のパッケージ内部への侵入を防ぎ、この
際、軽元素からなるシールド膜６で発生する二次放射線
を重元素からなるシールド膜７で吸収し、二次放射線の
パッケージ内部への侵入を防止する。この結果から明ら
かなように、従来のパッケージに比べ、放射線による半
導体集積回路の特性劣化を十分に抑えることができる。
第２図は本発明をより効果的に行う他の実施例を説明す
る断面構成図でおって、１はセラミック基板、２は集積
回路チップ、３はボンディングワイヤ、５はパッケージ
リード、６は軽元素からなるシールド膜、７は重元素か
らなるシールド膜、８は重元素からなるシールド膜によ
る封止用の蓋である。本実施例は、集積回路デツプ２を
接着する部分を重元素からなるシールド膜７で下面と側
面を覆う。この際、側面の重元素からなるシールド膜の
高さを集積回路チップ２の厚さより高くし、重元素から
なるシールド膜による封止用の蓋８を用いて気密封止す
る。さらに、軽元素からなるシールド膜６をパッケージ
全体に包覆して配置する。
る断面構成図でおって、１はセラミック基板、２は集積
回路チップ、３はボンディングワイヤ、５はパッケージ
リード、６は軽元素からなるシールド膜、７は重元素か
らなるシールド膜、８は重元素からなるシールド膜によ
る封止用の蓋である。本実施例は、集積回路デツプ２を
接着する部分を重元素からなるシールド膜７で下面と側
面を覆う。この際、側面の重元素からなるシールド膜の
高さを集積回路チップ２の厚さより高くし、重元素から
なるシールド膜による封止用の蓋８を用いて気密封止す
る。さらに、軽元素からなるシールド膜６をパッケージ
全体に包覆して配置する。
この構造では、重元素からなるシールド膜による封止用
の蓋８を大きくすることにより、全方向からの集積回路
チップ２への放射線侵入を阻止することができるなどの
改善がある。
の蓋８を大きくすることにより、全方向からの集積回路
チップ２への放射線侵入を阻止することができるなどの
改善がある。
第３図に軽元素にｋｌおよび重元素にｐｂを用いて二層
シールド膜を構成し、Ａｔ面に２ＭｅＶの電子線を照射
した場合に、二層シールド膜後方に配置したｓ ｔｏｗ
板に吸収される等価照射量の計算結果な示す。第５図に
は、Ａｔのみをシールド膜とした場合も示しである。Ａ
ｔとｐｂの二層シールド膜を用いた場合、二層シールド
膜厚がＡｔ中での電子の飛程の８割（ＬＯＰ／ｉ）以上
で、入射電子を遮蔽でき、制動放射による二次放射線の
等価照射量を著しく減少させることができる。
シールド膜を構成し、Ａｔ面に２ＭｅＶの電子線を照射
した場合に、二層シールド膜後方に配置したｓ ｔｏｗ
板に吸収される等価照射量の計算結果な示す。第５図に
は、Ａｔのみをシールド膜とした場合も示しである。Ａ
ｔとｐｂの二層シールド膜を用いた場合、二層シールド
膜厚がＡｔ中での電子の飛程の８割（ＬＯＰ／ｉ）以上
で、入射電子を遮蔽でき、制動放射による二次放射線の
等価照射量を著しく減少させることができる。
陽子、α線の荷電粒子に対しては、二層シールド膜の厚
さをそのエネルギーに対応する飛程程度にすることによ
り、損傷を著しく低減できる。
さをそのエネルギーに対応する飛程程度にすることによ
り、損傷を著しく低減できる。
電子については、軽元素からなるシールド膜を電子の飛
程程度にすることが望まし７い。
程程度にすることが望まし７い。
シールド材の材質については、軽元素からなるシールド
膜については、プラスチックモールド材。
膜については、プラスチックモールド材。
５ｉ（ｈ等の絶縁材料が望ましく、重元素からなるシー
ルド材については、集積回路の接着の信頼性を保つため
、ＳｉＯ熱膨張係数に近い金属Ｍｏ 、 Ｗ 、 Ｃｕ
Ｗを用いることが望ましい。
ルド材については、集積回路の接着の信頼性を保つため
、ＳｉＯ熱膨張係数に近い金属Ｍｏ 、 Ｗ 、 Ｃｕ
Ｗを用いることが望ましい。
以上説明したように、本発明によれば軽元素および重元
素による二層シールド膜によシ、放射線の集積回路への
侵入を阻止し、かつ二次放射線を十分に弱くできるので
、集積回路の機能劣化を防止することができるという利
点がある。
素による二層シールド膜によシ、放射線の集積回路への
侵入を阻止し、かつ二次放射線を十分に弱くできるので
、集積回路の機能劣化を防止することができるという利
点がある。
第１図は本発明の第１の実施例の断面構造図、第２図は
本発明の第２の実施例の断面構造図、第３図は本発明に
係る二層シールド膜の効果を計算機シュミレーションに
よシ明らかにした例で、Ａｔ−Ｐｂ二層シールド膜を通
して照射した電子線によるｓｔｏｗ膜に与える等価照射
量とシールド厚さの関係、 第４図は従来のセラミックパッケージの断面図である。 １・・・セラミック基板 ２・・・集積回路デツプ ３・・・ボンディングワイヤ ４・・・封止用の蓋 ５・・・パッケージリード
本発明の第２の実施例の断面構造図、第３図は本発明に
係る二層シールド膜の効果を計算機シュミレーションに
よシ明らかにした例で、Ａｔ−Ｐｂ二層シールド膜を通
して照射した電子線によるｓｔｏｗ膜に与える等価照射
量とシールド厚さの関係、 第４図は従来のセラミックパッケージの断面図である。 １・・・セラミック基板 ２・・・集積回路デツプ ３・・・ボンディングワイヤ ４・・・封止用の蓋 ５・・・パッケージリード
Claims (3)
- （１）セラミック基板上の凹部に集積回路チップを接着
配置した集積回路チップ接着部を備え、該集積回路チッ
プ接着部の上面に封止用の蓋を配した構成の集積回路パ
ッケージにおいて、 前記集積回路パッケージは、 前記集積回路チップを包覆する、該集積回路チップに対
し内層に重元素からなるシールド膜、外層に軽元素から
なるシールド膜を配した二層構成のシールド膜を備え、 前記二層構成のシールド膜の厚さは、対象放射線種類の
飛程に対応して選定してなる ことを特徴とする耐放射線パッケージ。 - （２）前記二層構成のシールド膜は、 前記軽元素からなるシールド膜を前記集積回路チップに
対し外側に配し、前記重元素からなるシールド膜を内側
に配して接着してなり、 該二層構成のシールド膜を前記集積回路パッケージの上
面および下面に配してなる ことを特徴とする特許請求の範囲第１項記載の耐放射線
パッケージ。 - （３）前記二層構成のシールド膜は、 前記重元素からなるシールド膜を前記集積回路チップ接
着部の前記集積回路チップの厚さより高い側面の内側に
配し、かつ前記集積回路チップの下面および前記封止用
の蓋に配し、 前記軽元素からなるシールド膜を前記集積回路パッケー
ジの下面および外表面を包覆して配してなる ことを特徴とする特許請求の範囲第１項記載の耐放射線
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266652A JPS62125651A (ja) | 1985-11-26 | 1985-11-26 | 耐放射線パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266652A JPS62125651A (ja) | 1985-11-26 | 1985-11-26 | 耐放射線パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62125651A true JPS62125651A (ja) | 1987-06-06 |
Family
ID=17433803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266652A Pending JPS62125651A (ja) | 1985-11-26 | 1985-11-26 | 耐放射線パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62125651A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996022669A2 (en) * | 1995-01-13 | 1996-07-25 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| US6261508B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Method for making a shielding composition |
| US6262362B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6368899B1 (en) | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
| US6455864B1 (en) | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
| US6613978B2 (en) | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6720493B1 (en) | 1994-04-01 | 2004-04-13 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| US7382043B2 (en) | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7696610B2 (en) | 2003-07-16 | 2010-04-13 | Maxwell Technologies, Inc. | Apparatus for shielding integrated circuit devices |
| JP2010112293A (ja) * | 2008-11-07 | 2010-05-20 | Aisan Ind Co Ltd | モータ駆動装置 |
| JP2013160684A (ja) * | 2012-02-07 | 2013-08-19 | Mitsubishi Electric Corp | 半導体装置とモジュール |
| CN109390324A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体封装及其制造方法 |
-
1985
- 1985-11-26 JP JP60266652A patent/JPS62125651A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613978B2 (en) | 1993-06-18 | 2003-09-02 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6858795B2 (en) | 1993-06-18 | 2005-02-22 | Maxwell Technologies, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6720493B1 (en) | 1994-04-01 | 2004-04-13 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| US5635754A (en) * | 1994-04-01 | 1997-06-03 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| US6262362B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Radiation shielding of three dimensional multi-chip modules |
| US6261508B1 (en) | 1994-04-01 | 2001-07-17 | Maxwell Electronic Components Group, Inc. | Method for making a shielding composition |
| US6455864B1 (en) | 1994-04-01 | 2002-09-24 | Maxwell Electronic Components Group, Inc. | Methods and compositions for ionizing radiation shielding |
| WO1996022669A3 (en) * | 1995-01-13 | 1996-09-26 | Space Electronics Inc | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| WO1996022669A2 (en) * | 1995-01-13 | 1996-07-25 | Space Electronics, Inc. | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages |
| US6368899B1 (en) | 2000-03-08 | 2002-04-09 | Maxwell Electronic Components Group, Inc. | Electronic device packaging |
| US6963125B2 (en) | 2000-03-08 | 2005-11-08 | Sony Corporation | Electronic device packaging |
| US7382043B2 (en) | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7696610B2 (en) | 2003-07-16 | 2010-04-13 | Maxwell Technologies, Inc. | Apparatus for shielding integrated circuit devices |
| JP2010112293A (ja) * | 2008-11-07 | 2010-05-20 | Aisan Ind Co Ltd | モータ駆動装置 |
| JP2013160684A (ja) * | 2012-02-07 | 2013-08-19 | Mitsubishi Electric Corp | 半導体装置とモジュール |
| CN109390324A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体封装及其制造方法 |
| CN109390324B (zh) * | 2017-08-11 | 2024-01-05 | 三星电子株式会社 | 半导体封装及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635754A (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| US7148084B2 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| JPS60180150A (ja) | 半導体装置 | |
| JPS62125651A (ja) | 耐放射線パツケ−ジ | |
| GB2039145A (en) | Semiconductor device shielding | |
| JPH0117257B2 (ja) | ||
| US5150180A (en) | Packaged semiconductor device with high energy radiation absorbent glass | |
| US6239479B1 (en) | Thermal neutron shielded integrated circuits | |
| JPS614250A (ja) | 半導体装置用パツケ−ジ | |
| JP2003227896A (ja) | 放射線遮蔽体 | |
| JPS6148265B2 (ja) | ||
| JPS628032B2 (ja) | ||
| EP0045561B1 (en) | Semiconductor device comprising memory circuits | |
| JPS614249A (ja) | 半導体装置用パツケ−ジ | |
| JPS6157704B2 (ja) | ||
| WO2000026964A1 (en) | Raised pedestal radiation shield for sensitive electronics | |
| EP0547989B1 (en) | Alpha particle disturb reduction techniques | |
| JPH01300547A (ja) | 耐放射線性パッケージ | |
| JPS5942983B2 (ja) | 半導体装置 | |
| JP3229176B2 (ja) | 耐放射線用パッケージ | |
| JPS6028139Y2 (ja) | 半導体装置 | |
| JPH04179150A (ja) | 半導体封止用容器 | |
| JPS631756B2 (ja) | ||
| WO1981001345A1 (en) | Integrated circuit alpha radiation shielding means | |
| JPS6138861B2 (ja) |