JPS5942983B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5942983B2
JPS5942983B2 JP54047434A JP4743479A JPS5942983B2 JP S5942983 B2 JPS5942983 B2 JP S5942983B2 JP 54047434 A JP54047434 A JP 54047434A JP 4743479 A JP4743479 A JP 4743479A JP S5942983 B2 JPS5942983 B2 JP S5942983B2
Authority
JP
Japan
Prior art keywords
semiconductor element
shielding plate
semiconductor device
container body
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54047434A
Other languages
English (en)
Other versions
JPS55140250A (en
Inventor
陸郎 薗
昌吉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54047434A priority Critical patent/JPS5942983B2/ja
Publication of JPS55140250A publication Critical patent/JPS55140250A/ja
Publication of JPS5942983B2 publication Critical patent/JPS5942983B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にその外囲器(パッケー
ジ)の構造に関するものである。
一般に半導体装置は、たとえばセラミックあるいはコパ
ールなどの支持台上に半導体素子を固着し、その半導体
素子を、たとえばセラミックなどの壁部材および蓋部材
などを用いて封入している。この封入されるべき半導体
素子が高密度の集積回路、特にMOSデバイスや電荷転
送デバイスなどで構成される場合、外囲器構成部材特に
封止材からのα線照射により半導体素子に例えば記憶情
報の破壊等の特性劣化を生ずる恐れがある。これは自然
界に存在し放射性崩壊する際にα線を生ずるウラニウム
0あるいはトリウム(Th)等の放射性同位元素が、前
記封止材としての低融点ガラスや鉛と錫等から成るソル
ダーの中に含まれていることによる。なお上記同位元素
は外囲器を構成するセラミック材の中にも含まれている
が極めて微量であり実質的な影響は及ぼさない。発生さ
れたα線は半導体素子内に侵入すると、正孔と電子の対
を発生し、該正孔あるいは電子のいずれかが該半導体素
子内の活性領域に注入されて、例えば前述のごとく記憶
情報の破壊を招く。
従つて、該半導体素子において活性領域が形成されてい
る半導体基板表面領域へのα線の照射、侵入の防止を図
ることが重要であり、前記外囲器にあつて一般に該半導
体素子の表面付近に位置する封止材から発生するα線の
抑制が必要となる。本発明は前述の点に鑑みなされたも
ので、その目的は半導体素子表面への放射線照射、特に
α線照射を遮蔽して、α線照射による半導体素子の特性
劣化を防止する構造を有して成る半導体装置を提供する
ことであり、その特徴は半導体素子と、該半導体素子の
収容容器と該収容容器に封止材により固着され該半導体
素子を該収容容器内に気密封止する蓋部材とを備えた半
導体装置において、該収容容器内に該封止材より発生す
るα線から該半導体素子を遮蔽するための、脚部を有す
る遮蔽板を配設して成ることにある。以下図面を参照し
て本発明の1実施例につき説明する。
第1図は本発明による半導体装置の一実施例の概略構造
を示す断面図であつて、セラミック製素子収容容器本体
1の凹部底面上には周知の方法で半導体素子2が収容固
着され、且つコバールからなる外部接続端子3が収容容
器を構成するセラミツクの壁部材4と収容容器本体1と
に接して内部配線9に接続されて固定される。
半導体素子2の上表面は図示の如く内部配線9より下方
に位置しており、該半導体素子2と内部配線9との間は
たとえばアルミニウム線5でワイヤボンデイングされて
いる。さらに蓋部材6が壁部材4と低融点ガラスなどの
封止材8により接着されている。
そして本発明の特徴として封止材8からのα線を遮断す
るために脚部7′を有する遮蔽板7を収容容器の収容容
器本体1上に壁部材4と接してはめ込まれている。
このような構造とすることにより、封止材8から放出さ
れ下方に位置した半導体素子2の上表面に対し斜め方向
の入射α線は遮蔽板7により遮断されて、収容容器内の
半導体素子2に影響を及ぼさないようにすることができ
る。
この遮蔽板7はアルミニウム箔あるいはポリエチレンや
ポリイミド等の樹脂フイルムなどが製造工程における耐
熱性等の観点から適しており、厚さは100μm程度と
することにより、α線の透過を充分防止することができ
る。
第2図は本発明における遮蔽板の一実施例を示す外観斜
視図である。
図に明らかなように遮蔽板7には脚部γが設けられてお
り、これによつて第1図に示すように収容容器本体1上
に配設した場合のワイヤ5との接触を回避している。
また脚部rは平板状としてもよいが、遮蔽板をアルミニ
ウム箔で形成した場合には第1図に示す内部配線9との
接触を避けるために、収容容器本体上で内部配線が存在
しない、四隅で収容容器本体と接するように、図の如く
中間を打抜いた形状とすることが好ましい。
また第1図に示した実施例は、遮蔽板7を収容容器の壁
部材4と接してはめ込むことにより固定する構造となつ
ているが、遮蔽板7の固定をより確実なものとするには
、はんだ付けを行つてもよい。
ただし、半田からもα線は照射されるので、半田が遮蔽
板の内側に入り込まないように注意を払うことが必要で
ある。以上説明したように本発明によれば、極めて簡単
な構造の遮蔽板を配設するだけで封止材から半導体素子
へのα線を遮断することができるので、半導体素子の記
憶情報の破壊等を防止することができる。
【図面の簡単な説明】
第1図は本発明による半導体装置の一実施例を説明する
ための断面図、第2図は本発明における遮蔽板の一実施
例を示す図である。 1;半導体素子収容容器本体、2;半導体素子、3;外
部接続端子、4;壁部材、5;ボンデイングワイヤ、6
;蓋部材、7;遮蔽板、8;封止材、9;内部配線。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体素子と、該半導体素子を収容する凹部を備え
    た収容容器本体と、該収容容器本体に封止材により固着
    され且つ前記半導体素子を該収容容器本体内に気密封止
    する蓋部材とを具備して構成され、前記半導体素子の上
    表面が前記収容容器本体表面の内部配線より下方に位置
    した半導体装置において、該収容容器本体表面に前記封
    止材より発生するα線から前記半導体素子を被つて遮蔽
    する遮蔽板を配設して成ることを特徴とする半導体素子
JP54047434A 1979-04-18 1979-04-18 半導体装置 Expired JPS5942983B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54047434A JPS5942983B2 (ja) 1979-04-18 1979-04-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54047434A JPS5942983B2 (ja) 1979-04-18 1979-04-18 半導体装置

Publications (2)

Publication Number Publication Date
JPS55140250A JPS55140250A (en) 1980-11-01
JPS5942983B2 true JPS5942983B2 (ja) 1984-10-18

Family

ID=12775038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54047434A Expired JPS5942983B2 (ja) 1979-04-18 1979-04-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS5942983B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100463A (en) * 1980-01-14 1981-08-12 Toshiba Corp Semiconductor memory device
US4761335A (en) * 1985-03-07 1988-08-02 National Starch And Chemical Corporation Alpha-particle protection of semiconductor devices
JPS62115750A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置
US6611054B1 (en) * 1993-12-22 2003-08-26 Honeywell Inc. IC package lid for dose enhancement protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133557A (en) * 1979-04-04 1980-10-17 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133557A (en) * 1979-04-04 1980-10-17 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS55140250A (en) 1980-11-01

Similar Documents

Publication Publication Date Title
US4541003A (en) Semiconductor device including an alpha-particle shield
JPS6255301B2 (ja)
US4580157A (en) Semiconductor device having a soft-error preventing structure
US5150180A (en) Packaged semiconductor device with high energy radiation absorbent glass
JPS628032B2 (ja)
JPH0117257B2 (ja)
EP0029858A1 (en) Semiconductor device
JPS5942983B2 (ja) 半導体装置
JPS62125651A (ja) 耐放射線パツケ−ジ
US6239479B1 (en) Thermal neutron shielded integrated circuits
JP4746811B2 (ja) 医用イメージング・デバイス用の封止式検出器の製造方法及び装着方法
JPS6028139Y2 (ja) 半導体装置
US5264726A (en) Chip-carrier
JPS6138861B2 (ja)
JPS5923469B2 (ja) 半導体装置
JPS6157704B2 (ja)
JP3229176B2 (ja) 耐放射線用パッケージ
JPS6136709B2 (ja)
JPS58106851A (ja) 半導体装置
JPS631755B2 (ja)
JPS631756B2 (ja)
JPS6155254B2 (ja)
JPS58223352A (ja) 半導体装置
JPS5932141Y2 (ja) 半導体装置
CA2021682C (en) Chip-carrier with alpha ray shield