JPS5923469B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5923469B2 JPS5923469B2 JP54035372A JP3537279A JPS5923469B2 JP S5923469 B2 JPS5923469 B2 JP S5923469B2 JP 54035372 A JP54035372 A JP 54035372A JP 3537279 A JP3537279 A JP 3537279A JP S5923469 B2 JPS5923469 B2 JP S5923469B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- convex portion
- wall member
- lid member
- container body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Die Bonding (AREA)
- Non-Volatile Memory (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特にその外囲器(パッケー
ジ)の構造に関するものである。
ジ)の構造に関するものである。
一般に半導体装置は、たとえばセラミックあるいはコバ
ールなどの支持台上に半導体素子を固着し、その半導体
素子を、たとえばセラミックなどの壁部材および蓋部材
などを用いて封入している。この封入されるべき半導体
素子が高密度の集積回路、特にMOSデバイスや電荷転
送デバイスなどで構成される場合、外囲器構成部材特に
封止材からの放射線照射、特にα線照射により半導体素
子に例えば記憶情報の破壊等の特性劣化を生ずる恐れが
ある。これは、自然界に存在し放射性崩壊する際にα線
を生ずるウラニウム(U)あるいはトリウム(Th)等
の放射性同位元素が、前記封止材としての低融点ガラス
や鉛と錫等から成るソルダーの中に含まれていることに
よる。尚、上記同位元素は外囲器を構成するセラミック
材の中にも含まれているが、極めて微量であり実質的な
影響を及ぼさない。発生されたα線は半導体素子内に侵
入すると、正孔と電子の対を発生し、該正孔あるいは電
子のいずれかが該半導体素子内の活性領域に注入されて
、例えば前述の如く記憶情報の破壊を招く。
ールなどの支持台上に半導体素子を固着し、その半導体
素子を、たとえばセラミックなどの壁部材および蓋部材
などを用いて封入している。この封入されるべき半導体
素子が高密度の集積回路、特にMOSデバイスや電荷転
送デバイスなどで構成される場合、外囲器構成部材特に
封止材からの放射線照射、特にα線照射により半導体素
子に例えば記憶情報の破壊等の特性劣化を生ずる恐れが
ある。これは、自然界に存在し放射性崩壊する際にα線
を生ずるウラニウム(U)あるいはトリウム(Th)等
の放射性同位元素が、前記封止材としての低融点ガラス
や鉛と錫等から成るソルダーの中に含まれていることに
よる。尚、上記同位元素は外囲器を構成するセラミック
材の中にも含まれているが、極めて微量であり実質的な
影響を及ぼさない。発生されたα線は半導体素子内に侵
入すると、正孔と電子の対を発生し、該正孔あるいは電
子のいずれかが該半導体素子内の活性領域に注入されて
、例えば前述の如く記憶情報の破壊を招く。
従つて、該半導体素子において活性領域が形成されてい
る半導体基板表面領域へのα線の照射、侵入の防止を図
ることが重要であり、前記外囲器にあつて一般に該半導
体素子の表面付近に位置する封止材から発生するα線の
抑制が必要となる。本発明は前述の点に鑑みなされたも
ので、その目的は半導体素子表面への放射線照射、特に
α線照射を遮へいして、α線照射による半導体素子の特
性劣化を防止する構造を有して成る半導体装置を提供す
ることであり、その特徴は半導体素子と、該半導体素子
を固着する凹部を有し該半導素子を収容した収容容器本
体と、該収容容器本体上に内部配線をはさんで形成され
た壁部材と、該壁部材に低融点ガラスにより接着されて
該半導体素子を収容容器本体内に気密封止する蓋部材と
を具備し、該蓋部材の外周部分に凸部を形成して該壁部
材との接合部とし、該壁部材上の該蓋部材の凸部分と対
向する部分よりも内側に凸部を形成し、且つ該凸部の高
さを該蓋部材の凸部と該壁部材との接合面よりも高くし
て該低融点ガラスから放射される放射線遮蔽する様にし
たことにある。以下図面を参照して本発明の1実施例に
つき説明する。
る半導体基板表面領域へのα線の照射、侵入の防止を図
ることが重要であり、前記外囲器にあつて一般に該半導
体素子の表面付近に位置する封止材から発生するα線の
抑制が必要となる。本発明は前述の点に鑑みなされたも
ので、その目的は半導体素子表面への放射線照射、特に
α線照射を遮へいして、α線照射による半導体素子の特
性劣化を防止する構造を有して成る半導体装置を提供す
ることであり、その特徴は半導体素子と、該半導体素子
を固着する凹部を有し該半導素子を収容した収容容器本
体と、該収容容器本体上に内部配線をはさんで形成され
た壁部材と、該壁部材に低融点ガラスにより接着されて
該半導体素子を収容容器本体内に気密封止する蓋部材と
を具備し、該蓋部材の外周部分に凸部を形成して該壁部
材との接合部とし、該壁部材上の該蓋部材の凸部分と対
向する部分よりも内側に凸部を形成し、且つ該凸部の高
さを該蓋部材の凸部と該壁部材との接合面よりも高くし
て該低融点ガラスから放射される放射線遮蔽する様にし
たことにある。以下図面を参照して本発明の1実施例に
つき説明する。
図は本発明による半導体装置の一実施例の概略構造を示
す断面図であつて、セラミツク製素子収容容器本体1上
には周知の方法で半導体素子2が収容固着され、かつコ
バールなどからなる外部接続端子3が収容容器を構成す
るセラミツクの壁部材4と収容容器本体1とに接して内
部配線9に接続されて固定され、半導体素子2と外部接
続端子3の間は、たとえばアルミニウム線5でワイヤボ
ンデイングされている。
す断面図であつて、セラミツク製素子収容容器本体1上
には周知の方法で半導体素子2が収容固着され、かつコ
バールなどからなる外部接続端子3が収容容器を構成す
るセラミツクの壁部材4と収容容器本体1とに接して内
部配線9に接続されて固定され、半導体素子2と外部接
続端子3の間は、たとえばアルミニウム線5でワイヤボ
ンデイングされている。
さらに蓋部材6が壁部材4と低融点ガラスなどの封止材
8により接着されている。
8により接着されている。
そして、本発明の特徴として、蓋部材6と収容容器との
封止部内側の、収容容器の一部を成す壁部材4には封止
材8と半導体素子2を遮へいする方向に突出する凸部7
が設けられている。
封止部内側の、収容容器の一部を成す壁部材4には封止
材8と半導体素子2を遮へいする方向に突出する凸部7
が設けられている。
このような構造とすることにより、封止材8から放出さ
れるα線は凸部7により遮断されて収容容器内の半導体
素子2に影響を及ぼさないようにすることができる。
れるα線は凸部7により遮断されて収容容器内の半導体
素子2に影響を及ぼさないようにすることができる。
また凸部7は蓋部材6と壁部材4を封止する際に封止材
8が半導体素子側に流入することを防止する役目も果た
す。
8が半導体素子側に流入することを防止する役目も果た
す。
このような凸部7は、壁部材4にリング状のセラミツク
材を金(Au)と錫(Sn)の合金層を介して接着せし
めることによつて形成することができるほか、セラミツ
ク焼結前の壁部材4に、やはり焼結前のリング状のセラ
ミツク材を粘着せしめた後、焼結することによつて接着
剤を用いずに壁部材と一体化された凸部を形成すること
もできる。
材を金(Au)と錫(Sn)の合金層を介して接着せし
めることによつて形成することができるほか、セラミツ
ク焼結前の壁部材4に、やはり焼結前のリング状のセラ
ミツク材を粘着せしめた後、焼結することによつて接着
剤を用いずに壁部材と一体化された凸部を形成すること
もできる。
尚、本発明は上記実施例に限定されず蓋部材の形状や収
容容器の材質は他のものであつてもかまわない。以上の
ように本発明による構造を有して成る外囲器は、従来の
パツケージング工程に何ら変更を加えることなく容易に
半導体装置の製造に適用することができ、外囲器構成部
材の特に封止材からの半導体素子表面へのα線照射を遮
断して、半導体素子のα線照射による特性劣化の防止が
可能となり、さらに封止工程における封止材の流れ込み
も抑える効果があり、半導体装置の信頼性向上に極めて
有効である。
容容器の材質は他のものであつてもかまわない。以上の
ように本発明による構造を有して成る外囲器は、従来の
パツケージング工程に何ら変更を加えることなく容易に
半導体装置の製造に適用することができ、外囲器構成部
材の特に封止材からの半導体素子表面へのα線照射を遮
断して、半導体素子のα線照射による特性劣化の防止が
可能となり、さらに封止工程における封止材の流れ込み
も抑える効果があり、半導体装置の信頼性向上に極めて
有効である。
図は本発明による半導体装置の一実施例の概略構造を示
す断面図である。 1:半導体素子収容容器本体、2:半導体素子、3:外
部接続端子、4:壁部材、5:ボンデイングワイヤ、6
:蓋部材、7:凸部、8:封止材、9:内部配線。
す断面図である。 1:半導体素子収容容器本体、2:半導体素子、3:外
部接続端子、4:壁部材、5:ボンデイングワイヤ、6
:蓋部材、7:凸部、8:封止材、9:内部配線。
Claims (1)
- 1 半導体素子と、該半導体素子を固着する凹部を有し
該半導素子を収容した収容容器本体と、該収容容器本体
上に内部配線をはさんで形成された壁部材と、該壁部材
に低融点ガラスにより接着されて該半導体素子を収容容
器本体内に気密封止する蓋部材とを具備し、該蓋部材の
外周部分に凸部を形成して該壁部材との接合部とし、該
壁部材上の該蓋部材の凸部分と対向する部分よりも内側
に凸部を形成し、且つ該凸部の高さを該蓋部材の凸部と
該壁部材との接合面よりも高くして該低融点ガラスから
放射される放射線遮蔽する様にしたことを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54035372A JPS5923469B2 (ja) | 1979-03-26 | 1979-03-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54035372A JPS5923469B2 (ja) | 1979-03-26 | 1979-03-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55127036A JPS55127036A (en) | 1980-10-01 |
JPS5923469B2 true JPS5923469B2 (ja) | 1984-06-02 |
Family
ID=12440059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54035372A Expired JPS5923469B2 (ja) | 1979-03-26 | 1979-03-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5923469B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
-
1979
- 1979-03-26 JP JP54035372A patent/JPS5923469B2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5588356A (en) * | 1978-12-27 | 1980-07-04 | Hitachi Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPS55127036A (en) | 1980-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541003A (en) | Semiconductor device including an alpha-particle shield | |
US7148084B2 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
EP0021643B1 (en) | Semiconductor device having a soft-error preventing structure | |
JPS628032B2 (ja) | ||
US5150180A (en) | Packaged semiconductor device with high energy radiation absorbent glass | |
US3735209A (en) | Semiconductor device package with energy absorbing layer | |
JPH0117257B2 (ja) | ||
US6239479B1 (en) | Thermal neutron shielded integrated circuits | |
EP0029858A1 (en) | Semiconductor device | |
JPS62125651A (ja) | 耐放射線パツケ−ジ | |
JPS5942983B2 (ja) | 半導体装置 | |
JPS5923469B2 (ja) | 半導体装置 | |
US6121672A (en) | Raised pedestal radiation shield for sensitive electronics | |
JPS6028139Y2 (ja) | 半導体装置 | |
US5264726A (en) | Chip-carrier | |
JPS6157704B2 (ja) | ||
JPS6138861B2 (ja) | ||
JP2877292B2 (ja) | 半導体容器及び半導体装置 | |
JP3229176B2 (ja) | 耐放射線用パッケージ | |
JPS6136709B2 (ja) | ||
JPS631755B2 (ja) | ||
JPS631756B2 (ja) | ||
JPS6315745B2 (ja) | ||
JPS6155254B2 (ja) | ||
JPH01300547A (ja) | 耐放射線性パッケージ |