JPS5932141Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5932141Y2 JPS5932141Y2 JP12364978U JP12364978U JPS5932141Y2 JP S5932141 Y2 JPS5932141 Y2 JP S5932141Y2 JP 12364978 U JP12364978 U JP 12364978U JP 12364978 U JP12364978 U JP 12364978U JP S5932141 Y2 JPS5932141 Y2 JP S5932141Y2
- Authority
- JP
- Japan
- Prior art keywords
- radiation
- package body
- blocking material
- semiconductor chip
- emitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
Description
【考案の詳細な説明】
本考案は、半導体装置に関し、特に外部から放出される
放射線のみならず、半導体装置の一部を構成する外部端
子ピン取付は用基板やパッケージ材等の内部からも放出
される放射線の影響が半導体チップに及ばないように構
成した半導体装置を提案するものである。
放射線のみならず、半導体装置の一部を構成する外部端
子ピン取付は用基板やパッケージ材等の内部からも放出
される放射線の影響が半導体チップに及ばないように構
成した半導体装置を提案するものである。
一般に、半導体装置、例えばメタル・オキサイド・セミ
コンダクタ（以下、ＭＯＳという）の蓄積ゲート下に、
記憶テ゛−夕となる電荷を蓄えて記憶用を行なう方式を
採用するＭＯＳのダイナミック形等速呼出記憶装置（以
下、ＲＡＭという）の近傍位置に、放射線源（核種）と
この放射線によって励起される螢光体とを共存させた例
えばトリウムランプを併設すると、このトリチウムラン
プからの放射線、例えばβ線が上記ＭＯ８のダイナミッ
ク型ＲＡＭに照射されることがある。
コンダクタ（以下、ＭＯＳという）の蓄積ゲート下に、
記憶テ゛−夕となる電荷を蓄えて記憶用を行なう方式を
採用するＭＯＳのダイナミック形等速呼出記憶装置（以
下、ＲＡＭという）の近傍位置に、放射線源（核種）と
この放射線によって励起される螢光体とを共存させた例
えばトリウムランプを併設すると、このトリチウムラン
プからの放射線、例えばβ線が上記ＭＯ８のダイナミッ
ク型ＲＡＭに照射されることがある。
上記ＭＯ５のダイナミック型ＲＡＭにおいては、このよ
うな事態が生ずると、放射線の影響によってエレクトロ
ンホールペアが発生し、このため本来電荷の存在しない
セルにあたかも記憶データが記憶されたかのような偽電
荷が発生したり、あるいはもともと電荷の存在していた
個所の電荷が減少するような傾向となったりする。
うな事態が生ずると、放射線の影響によってエレクトロ
ンホールペアが発生し、このため本来電荷の存在しない
セルにあたかも記憶データが記憶されたかのような偽電
荷が発生したり、あるいはもともと電荷の存在していた
個所の電荷が減少するような傾向となったりする。
このため、正規の記憶データとなるべき電荷による記憶
内容が全く破壊され、誤った記憶場所を呼出してしまう
ようなことがあった。
内容が全く破壊され、誤った記憶場所を呼出してしまう
ようなことがあった。
また、上述のようにトリチウムランプの如きの放射線源
がＭＯＳのダイナミック型ＲＡＭの近傍位置にない場合
でも、近年、上記ＲＡＭは集積度の増大あるいは動作電
圧の低下に伴い、増々蓄積ゲート下の電荷が減少の傾向
にあるので、半導体チップ以下の構成材料、例えばパッ
ケージ材、あるいはモールド材に含まれる無機物質中の
微量のウランやトリウムから発生するα線によってもエ
レクトロンホールペアが発生することがある。
がＭＯＳのダイナミック型ＲＡＭの近傍位置にない場合
でも、近年、上記ＲＡＭは集積度の増大あるいは動作電
圧の低下に伴い、増々蓄積ゲート下の電荷が減少の傾向
にあるので、半導体チップ以下の構成材料、例えばパッ
ケージ材、あるいはモールド材に含まれる無機物質中の
微量のウランやトリウムから発生するα線によってもエ
レクトロンホールペアが発生することがある。
このようにして、上述と同様、偽電荷が発生するなどし
て誤った記憶場所を呼び出すなどの事態を招来すること
もあった。
て誤った記憶場所を呼び出すなどの事態を招来すること
もあった。
本考案は、このような事態を未然に防止し得る半導体装
置を提案しようとするものである。
置を提案しようとするものである。
すなわち、パッケージを構成するセラミック材料等から
放出される放射線が半導体チップに放射されることがな
いように放射線阻止材料により成るパッケージ体で包囲
するようにした構造を備えた半導体装置を提案しようと
するものである。
放出される放射線が半導体チップに放射されることがな
いように放射線阻止材料により成るパッケージ体で包囲
するようにした構造を備えた半導体装置を提案しようと
するものである。
以下、本考案の実施例を図面に基づいて説明する。
第１図は本考案にかかる半導体装置の好適な第１の実施
例を示す一部切欠き斜視図、第２図は上記第１図の半導
体装置の組付は成形前の状態を示す分解断面図、第３図
は前記第１図の半導体装置の組付は成形後の状態を示す
断面図である。
例を示す一部切欠き斜視図、第２図は上記第１図の半導
体装置の組付は成形前の状態を示す分解断面図、第３図
は前記第１図の半導体装置の組付は成形後の状態を示す
断面図である。
同図中、１は例えばアルミナ膜あるいはセラミック材よ
り形威された基板で、２はこの基板１に植設された多数
本の外部端子ピンである。
り形威された基板で、２はこの基板１に植設された多数
本の外部端子ピンである。
３は後述する放射線阻止材料より形威されたパッケージ
体であり、上記基体２上に固着されている。
体であり、上記基体２上に固着されている。
このパッケージ体３は、例えば第１図に示すように上端
部が開口された底の浅い筐体状の第１の放射線阻止材４
と、この阻止材４の開口部分を塞ぐようにこの第１の放
射線阻止材４に固着された板状の第２の放射線阻止材５
とから形成されている。
部が開口された底の浅い筐体状の第１の放射線阻止材４
と、この阻止材４の開口部分を塞ぐようにこの第１の放
射線阻止材４に固着された板状の第２の放射線阻止材５
とから形成されている。
したがって、これらの第１及び第２の各放射線阻止材４
及び５から成るパッケージ体３の内部には、空隙部６が
形成されている。
及び５から成るパッケージ体３の内部には、空隙部６が
形成されている。
一方、７は上記パッケージ体３の空隙部６内に配置され
た半導体チップであり、８はこの半導体チップ７とパッ
ケージ体３の第１の放射線阻止材４の底部に形成した透
孔部９内に挿通された外部端子ピン２とを接続する多数
本のボンディングワイヤである。
た半導体チップであり、８はこの半導体チップ７とパッ
ケージ体３の第１の放射線阻止材４の底部に形成した透
孔部９内に挿通された外部端子ピン２とを接続する多数
本のボンディングワイヤである。
上述したように半導体チップ７は、第１及び第２の各放
射線阻止材４及び５から成るパッケージ体３により密閉
された状態に包囲されているが、外部端子ピン２とボン
ディングワイヤ８を介して接続するため、第１の放射線
阻止材４の底部に透孔部９を形威せざるを得ないので、
アルミナ膜などから形成された基板１内部から放射され
る放射線がこの透孔部９を通ってパッケージ体３の空隙
部６内に放射される可能性がある。
射線阻止材４及び５から成るパッケージ体３により密閉
された状態に包囲されているが、外部端子ピン２とボン
ディングワイヤ８を介して接続するため、第１の放射線
阻止材４の底部に透孔部９を形威せざるを得ないので、
アルミナ膜などから形成された基板１内部から放射され
る放射線がこの透孔部９を通ってパッケージ体３の空隙
部６内に放射される可能性がある。
そこで、半導体チップ７は、このような放射線からの悪
影響を回避するために、第３図中矢印で示すように透孔
部９を通過して空隙部６内に放射される放射線が直接に
照射されない位置に配置されている。
影響を回避するために、第３図中矢印で示すように透孔
部９を通過して空隙部６内に放射される放射線が直接に
照射されない位置に配置されている。
この実施例では、第１の放射線阻止材４の底部上のほぼ
中央位置に半導体チップ７を配置している。
中央位置に半導体チップ７を配置している。
前記パッケージ体３は、例えばコバル） ６０（６０Ｃ
ｏ）が含有されていない鉄、ラジウムＤ−Ｆ（ＲａＤ
、ＲａＥ 、ＲａＦ）等のウラン系列に属する放射線核
種やトリウム系列に属する放射線核種が含有されていな
い鉛（一般に沈没船から得られる鉛が良い）を一層ある
いはこれらの材料を適宜組み合わした複数層にして形成
するが、この実施例では第１の放射線阻止材４をコバル
ト６０が含有されていない鉄から成る単層構造とし、第
２の放射線阻止材４を第２図に示すようにアクリル層１
０、銅層１１及びカドニウム層１２の多層構造としてい
る。
ｏ）が含有されていない鉄、ラジウムＤ−Ｆ（ＲａＤ
、ＲａＥ 、ＲａＦ）等のウラン系列に属する放射線核
種やトリウム系列に属する放射線核種が含有されていな
い鉛（一般に沈没船から得られる鉛が良い）を一層ある
いはこれらの材料を適宜組み合わした複数層にして形成
するが、この実施例では第１の放射線阻止材４をコバル
ト６０が含有されていない鉄から成る単層構造とし、第
２の放射線阻止材４を第２図に示すようにアクリル層１
０、銅層１１及びカドニウム層１２の多層構造としてい
る。
この実施例のように各種の放射線阻止材料で多層化構造
のパッケージ体３を形成したので、例えば第２図に示す
ように外部に存在する放射線源Ａから例えばα線あるい
はβ線等の各種線が放出された場合でも、いずれかの放
射線阻止材層によりパッケージ体３の空隙部６への放射
は阻止されることとなる。
のパッケージ体３を形成したので、例えば第２図に示す
ように外部に存在する放射線源Ａから例えばα線あるい
はβ線等の各種線が放出された場合でも、いずれかの放
射線阻止材層によりパッケージ体３の空隙部６への放射
は阻止されることとなる。
例えば放射線源Ａからα線が放射された場合には、第２
層目の銅層１１によって上記α線高阻止されるという効
果を奏する。
層目の銅層１１によって上記α線高阻止されるという効
果を奏する。
なお、第１の放射線阻止材４はアルミナ膜などの基板か
ら放出される放射線あるいは上記基板１を通過する外部
から放出される放射線が半導体チップ７に放射されるの
を防止するために設けられたものであるが、このため第
１の放射線阻止材４の材料は基板１内から放出される放
射線の種類に対応して任意に選定するのが望ましい。
ら放出される放射線あるいは上記基板１を通過する外部
から放出される放射線が半導体チップ７に放射されるの
を防止するために設けられたものであるが、このため第
１の放射線阻止材４の材料は基板１内から放出される放
射線の種類に対応して任意に選定するのが望ましい。
以上の構成のように、基板１上に第１及び第２の各放射
線阻止材４及び５より戒るパッケージ体３を設け、この
パッケージ体３の空隙部６内部に半導体チップ７を配置
するようにしたので、外部から放射される放射線のみな
らず、基板１を形成する無機物質に含有されるウランや
トリウムなどの放射線をも上記パッケージ体３で阻止す
ることができ、したがって、パッケージ体３の空隙部６
内の半導体チップ７に照射される放射線は、透孔部９を
通過して放射される微量の放射線のみに減縮される。
線阻止材４及び５より戒るパッケージ体３を設け、この
パッケージ体３の空隙部６内部に半導体チップ７を配置
するようにしたので、外部から放射される放射線のみな
らず、基板１を形成する無機物質に含有されるウランや
トリウムなどの放射線をも上記パッケージ体３で阻止す
ることができ、したがって、パッケージ体３の空隙部６
内の半導体チップ７に照射される放射線は、透孔部９を
通過して放射される微量の放射線のみに減縮される。
しかも、半導体チップ７は、第１の放射線阻止材４上の
ほぼ中央位置に配置するようにしたので、上記のように
仮に透孔部９内を通ってパッケージ体３の空隙部６内へ
放射線が放射された場合でも、直接半導体チップ７に放
射線が照射されることは皆無となる。
ほぼ中央位置に配置するようにしたので、上記のように
仮に透孔部９内を通ってパッケージ体３の空隙部６内へ
放射線が放射された場合でも、直接半導体チップ７に放
射線が照射されることは皆無となる。
次に、第４図は本考案の第２の実施例を示す。
この実施例では、半導体チップ、例えばＭＯＳメモリ素
子７ａが配置されている位置に対応する第２の放射線阻
止材５に、紫外線が上記ＭＯＳメモリ素子７ａに照射し
得るように窓部１３を形成する一方、この窓部１３に放
射線は阻止するが紫外線光は透過し得るようにアクリル
層１４、Ｘ線を遮へいすルノニ有効な鉛ガラス層（Ｐｂ
Ｏ−ＢａＯ−３ｉＯ２）又はα線を遮へいするのに有効
なソーダ石灰ガラス層（ＰｂＯ５１０２Ｋ２Ｏ） １５
及び゛アクリル層１６の三層から成る多層構造の放射線
阻止材１７を窓部１３に蓋をかぶせるように固着してい
る。
子７ａが配置されている位置に対応する第２の放射線阻
止材５に、紫外線が上記ＭＯＳメモリ素子７ａに照射し
得るように窓部１３を形成する一方、この窓部１３に放
射線は阻止するが紫外線光は透過し得るようにアクリル
層１４、Ｘ線を遮へいすルノニ有効な鉛ガラス層（Ｐｂ
Ｏ−ＢａＯ−３ｉＯ２）又はα線を遮へいするのに有効
なソーダ石灰ガラス層（ＰｂＯ５１０２Ｋ２Ｏ） １５
及び゛アクリル層１６の三層から成る多層構造の放射線
阻止材１７を窓部１３に蓋をかぶせるように固着してい
る。
このように放射線阻止材１７の材質として金属製材料で
なく紫外線を透過し得る鉛ガラス材やソーダ石灰ガラス
材を用いたので、ＭＯＳメモリ素子内の捕獲中心に捕獲
された電子（電荷）を紫外線光で初期の状態に容易に戻
すことができ、したがって容易に記憶内容を消去するこ
とができる。
なく紫外線を透過し得る鉛ガラス材やソーダ石灰ガラス
材を用いたので、ＭＯＳメモリ素子内の捕獲中心に捕獲
された電子（電荷）を紫外線光で初期の状態に容易に戻
すことができ、したがって容易に記憶内容を消去するこ
とができる。
なお、上記放射線阻止材１７の材質としては、上記のほ
かに放射線は阻止するが紫外線は透過するという二つの
条件を充足するホウケイ酸ガラス材、アンチモンガラス
材などを用いるようにしてもよい。
かに放射線は阻止するが紫外線は透過するという二つの
条件を充足するホウケイ酸ガラス材、アンチモンガラス
材などを用いるようにしてもよい。
以上の説明から明らかなように、本考案は外部あるいは
直接半導体チップに放射されないように外部端子ピンが
挿通される透孔部を除いて単層あるいは複数層から成る
放射線阻止材のパッケージ体で半導体チップを包囲する
ようにしたので、半導体チップ内の例えば記憶テ゛−夕
となるべき電荷を上膜放射線で破壊することが全くなく
、シたがって安定でしかも信頼し得る半導体装置を提供
することができるものである。
直接半導体チップに放射されないように外部端子ピンが
挿通される透孔部を除いて単層あるいは複数層から成る
放射線阻止材のパッケージ体で半導体チップを包囲する
ようにしたので、半導体チップ内の例えば記憶テ゛−夕
となるべき電荷を上膜放射線で破壊することが全くなく
、シたがって安定でしかも信頼し得る半導体装置を提供
することができるものである。
第１図は本考案にかかる半導体装置の好適な第１の実施
例を示す一部切欠き斜視図、第２図は上記第１図の半導
体装置の組付は成形前の状態を示す分解断面図、第３図
は前記第１図の半導体装置の組付は成形後の状態を示す
断面図である。 第４図は本考案にかかる半導体装置の第２の実施例を示
す断面図である。 １・・・・・・基板、２・・・・・・外部端子ピン、３
・・・・・・パッケージ体、４・・・・・・第１の放射
線阻止材、５・・・・・・第２の放射線阻止材、６・・
・・・・空隙部、７・・・・・・半導体チップ、９・・
・・・・透孔部。
例を示す一部切欠き斜視図、第２図は上記第１図の半導
体装置の組付は成形前の状態を示す分解断面図、第３図
は前記第１図の半導体装置の組付は成形後の状態を示す
断面図である。 第４図は本考案にかかる半導体装置の第２の実施例を示
す断面図である。 １・・・・・・基板、２・・・・・・外部端子ピン、３
・・・・・・パッケージ体、４・・・・・・第１の放射
線阻止材、５・・・・・・第２の放射線阻止材、６・・
・・・・空隙部、７・・・・・・半導体チップ、９・・
・・・・透孔部。
Claims (1)
- 外部端子ピンを植設した基板と、該基板に固着されかつ
内部の空隙部内に挿入される上記外部端子ピンが挿通さ
れる透孔部を形成した放射線阻止材料より成るパッケー
ジ体と、該パッケージ体の透孔部を通してパッケージ体
の空隙部内に放射される放射線が直接に照射されない位
置に配置した半導体チップとから成る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12364978U JPS5932141Y2 (ja) | 1978-09-11 | 1978-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12364978U JPS5932141Y2 (ja) | 1978-09-11 | 1978-09-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5540575U JPS5540575U (ja) | 1980-03-15 |
| JPS5932141Y2 true JPS5932141Y2 (ja) | 1984-09-10 |
Family
ID=29082945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12364978U Expired JPS5932141Y2 (ja) | 1978-09-11 | 1978-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932141Y2 (ja) |
-
1978
- 1978-09-11 JP JP12364978U patent/JPS5932141Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5540575U (ja) | 1980-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635754A (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| US7148084B2 (en) | Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages | |
| US4967081A (en) | Infrared detector | |
| GB2039145A (en) | Semiconductor device shielding | |
| JPH0774269A (ja) | ホウ素１０を除去してホウ素含有化合物からのアルファ粒子放出を減少させる電子装置および工程 | |
| Kahilainen | The direct ion storage dosemeter | |
| EP0032695A2 (en) | Semiconductor memory device | |
| JPS5932141Y2 (ja) | 半導体装置 | |
| JPS6148265B2 (ja) | ||
| JPS628032B2 (ja) | ||
| JPH0642518B2 (ja) | 半導体装置 | |
| JPS60106150A (ja) | 耐放射線パツケ−ジ | |
| JPH08330478A (ja) | 熱中性子遮蔽体を備えた集積回路 | |
| US4481526A (en) | Semiconductor device | |
| EP0357333A2 (en) | Sealed charge storage structure | |
| JPS5942983B2 (ja) | 半導体装置 | |
| JPS6138861B2 (ja) | ||
| JPS6028139Y2 (ja) | 半導体装置 | |
| JP3229176B2 (ja) | 耐放射線用パッケージ | |
| JPS58106851A (ja) | 半導体装置 | |
| JPS5818961A (ja) | 集積半導体メモリのα線感応性低減装置 | |
| JPS5817642A (ja) | 半導体デバイス用保護装置 | |
| JPS5923469B2 (ja) | 半導体装置 | |
| JPS6315745B2 (ja) | ||
| JPS6112681Y2 (ja) |