CN109390324A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN109390324A
CN109390324A CN201810288882.4A CN201810288882A CN109390324A CN 109390324 A CN109390324 A CN 109390324A CN 201810288882 A CN201810288882 A CN 201810288882A CN 109390324 A CN109390324 A CN 109390324A
Authority
CN
China
Prior art keywords
groove
shielding film
emi shielding
semiconductor packages
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810288882.4A
Other languages
English (en)
Other versions
CN109390324B (zh
Inventor
金永锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109390324A publication Critical patent/CN109390324A/zh
Application granted granted Critical
Publication of CN109390324B publication Critical patent/CN109390324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体封装包括安装在衬底上的接地焊盘及半导体芯片，且半导体封装通过使用包封件覆盖接地焊盘及半导体芯片的上部部分、形成沟槽以及使用电磁干扰屏蔽膜覆盖包封件及沟槽的上部部分来形成。接地焊盘被形成与半导体芯片相邻。包封件密封衬底、半导体芯片及接地焊盘。接地焊盘通过切割工艺被暴露出且沟槽被形成为将半导体芯片彼此隔离。电磁干扰屏蔽膜是通过按压及加热工艺形成，且电磁干扰屏蔽膜的覆盖包封件的表面的一部分包含与电磁干扰屏蔽膜的覆盖沟槽的上部部分的一部分相同的材料。电磁干扰屏蔽膜电连接到接地焊盘。

Description

半导体封装及其制造方法
[相关申请的交叉参考]
本申请主张在2017年8月11日提出申请的韩国专利申请第10-2017-0102542号的优先权及权利，所述韩国专利申请的公开内容全文并入本申请供参考。
技术领域
本发明概念涉及一种具有电磁波屏蔽膜的半导体封装以及制造所述半导体封装的方法。
背景技术
系统级封装(System in Package，SiP)是一个包括多个半导体芯片的封装。具体来说，系统级封装可包括执行各种功能的多个半导体芯片(例如，处理器、存储器及无线收发器)以及无源元件，以作为一个系统来运行。系统级封装可包括会造成电磁波辐射的半导体芯片(例如，无线保真(wireless fidelity，WiFi)芯片、基带芯片(baseband chip)等)。在这种情形中，由于系统级封装中的其他半导体芯片可能会因电磁波的影响而发生故障，因此需要一种用于屏蔽电磁干扰(electromagnetic interference，EMI)的技术。
已引入了用于屏蔽电磁干扰的各种技术。一般来说，一种在会造成电磁波辐射的半导体芯片上形成电磁干扰屏蔽膜的技术被使用。然而，存在形成电磁干扰屏蔽膜的工艺复杂的问题。
发明内容
本发明概念旨在提供一种半导体封装以简化形成电磁干扰屏蔽膜的工艺。
根据本发明概念的示例性实施例，提供一种包括半导体封装的电子系统。
根据本发明概念示例性实施例的一种半导体封装包括：衬底；至少一个半导体芯片，形成在所述衬底上；至少一个接地焊盘，被形成为与形成在所述衬底上的所述至少一个半导体芯片相邻；包封件，被配置成密封所述衬底的上部部分、所述至少一个半导体芯片及所述至少一个接地焊盘；沟槽，被形成以隔离所述至少一个半导体芯片，所述沟槽通过切割工艺对包封件进行切割以暴露出所述至少一个接地焊盘而形成；以及电磁干扰屏蔽膜，通过按压及加热工艺被形成为覆盖所述包封件的表面及所述沟槽的上部部分。所述电磁干扰屏蔽膜的覆盖所述包封件的所述表面的一部分包含与所述电磁干扰屏蔽膜的覆盖所述沟槽的一部分相同的材料。所述电磁干扰屏蔽膜电连接到所述至少一个接地焊盘。
根据本发明概念示例性实施例的一种半导体封装包括：第一半导体芯片及第二半导体芯片，在印刷电路板上彼此间隔开；接地焊盘，被形成为与所述第一半导体芯片或所述第二半导体芯片相邻；包封件，被配置成覆盖所述第一半导体芯片及所述第二半导体芯片；沟槽，被配置成穿过所述包封件暴露出所述接地焊盘；以及电磁干扰屏蔽膜，被配置成覆盖所述沟槽的侧壁及底部以及所述包封件的表面。所述电磁干扰屏蔽膜包括：第一部分，形成在所述沟槽的所述侧壁及所述底部上；以及第二部分，形成在所述第一半导体芯片及所述第二半导体芯片上。所述屏蔽膜的所述第一部分与所述第二部分是使用相同的材料连续地形成。
根据本发明概念示例性实施例的一种电子系统包括半导体封装，且所述半导体封装设置在系统板上。所述半导体封装包括：衬底；半导体芯片，安装在所述衬底上；至少一个接地焊盘，被形成为与安装在所述衬底上的所述半导体芯片中的至少一个半导体芯片相邻；包封件，被配置成密封所述衬底的上部部分、所述半导体芯片及所述至少一个接地焊盘；沟槽，被形成以隔离所述至少一个半导体芯片，所述沟槽通过切割工艺对包封件进行切割以暴露出所述至少一个接地焊盘而形成；以及电磁干扰屏蔽膜，通过按压及加热工艺被形成为覆盖所述包封件的表面及所述沟槽的上部部分。所述电磁干扰屏蔽膜的覆盖所述包封件的所述表面的一部分包含与所述电磁干扰屏蔽膜的覆盖所述沟槽的所述上部部分的一部分相同的材料。所述电磁干扰屏蔽膜电连接到所述至少一个接地焊盘。
附图说明
通过参照附图详细阐述本发明概念的示例性实施例，对所属领域的普通技术人员来说本发明概念的以上及其他目的、特征及优点将变得更显而易见，在附图中：
图1是根据本发明概念示例性实施例的半导体封装的平面图。
图2及图3是沿图1所示线I-I'截取的根据示例性实施例的半导体封装的纵向剖视图。
图4是图3所示半导体封装的局部放大图。
图5至图7是沿图1所示线I-I'截取的根据示例性实施例的半导体封装的纵向剖视图。
图8是根据本发明概念示例性实施例的半导体封装的平面图。
图9是沿图8所示线I-I'截取的根据示例性实施例的半导体封装的纵向剖视图。
图10是根据本发明概念示例性实施例的半导体封装的平面图。
图11是用于阐述根据本发明概念示例性实施例的制造半导体封装的方法的流程图。
图12是根据本发明概念示例性实施例的用于执行按压及加热工艺的装置的一部分的示意图。
图13是根据本发明概念示例性实施例的包括存储器系统的电子系统的方块图。
[符号的说明]
10：处理器
12：第一存储器器件
14：第二存储器器件
16：无线收发器
18：无源元件
20、30：接地结合焊盘
22：凸块
24：接地电压球
32：焊料掩模
100、200、300、400、500、600、700：半导体封装
102：印刷电路板
106、206：接地焊盘
107：包封件
108、608、708：沟槽
109：侧表面/侧壁
110、410：电磁干扰屏蔽膜
220：焊盘上焊料
330：接地层
440：附加层
550：分隔件
860：上部单元
870：下部单元
880：缓冲膜
890：支撑件
900：电子系统
901：本体
902：处理器
904：第一存储器器件
906：第二存储器器件
908：无线收发器
910：系统级封装
920：接口
930：总线
H：深度
I-I'：线
S10、S20、S30、S40：步骤
W：宽度
具体实施方式
在下文中，将阐述根据本发明概念示例性实施例的半导体封装及制造半导体封装的方法。
首先，将阐述根据本发明概念示例性实施例的半导体封装的结构。
图1是示出根据本发明概念示例性实施例的半导体封装100的平面图，且图2是沿图1所示线I-I'截取的半导体封装100的纵向剖视图。
参照图1及图2，根据本发明概念示例性实施例的半导体封装100可为系统级封装(SiP)，所述系统级封装包括印刷电路板(printed circuit board，PCB)102以及安装在印刷电路板102上的处理器10、第一存储器器件12、第二存储器器件14、无线收发器16及无源元件18。在一些实施例中，印刷电路板102可被称为衬底。半导体封装100可包括包封件107、接地焊盘(ground pad)106、沟槽108及电磁干扰屏蔽膜110。在下文中，半导体芯片104可指安装在印刷电路板102上的处理器10、第一存储器器件12、第二存储器器件14、无线收发器16、另一个半导体芯片或类似物。
印刷电路板102可具有其中堆叠有多个层的多层式结构。印刷电路板102中可包括信号线层、电源线层及接地线层。印刷电路板102可包括设置在印刷电路板102上的信号结合焊盘、电源结合焊盘及接地结合焊盘20，且可包括通过信号线层、电源线层及接地线层对应地连接到信号结合焊盘、电源结合焊盘及接地结合焊盘的信号球、电源球及接地电压球24。处理器10、第一存储器器件12、第二存储器器件14及无线收发器16可为半导体芯片104。每个半导体芯片104可包括位于其主体中的信号焊盘、电源焊盘及接地焊盘。每个半导体芯片104中的信号焊盘、电源焊盘及接地焊盘可设置在印刷电路板102上且通过凸块22对应地连接到印刷电路板102的信号结合焊盘、电源结合焊盘及接地结合焊盘20。半导体芯片104可通过引线键合技术安装在印刷电路板102上。作为另外一种选择，半导体芯片104可通过使用焊料进行的倒装芯片技术安装在印刷电路板102上。半导体芯片104可呈单层结构形式安装在印刷电路板102上，且也可呈由两个或多个层构成的结构形式垂直地堆叠并安装在印刷电路板102上。作为另外一种选择，在半导体封装100中，在印刷电路板102上可安装有除半导体芯片104之外的芯片尺寸封装(chip-scale package)。
处理器10可为微处理器或应用处理器。第一存储器器件12及第二存储器器件14中的每一者可包括：易失性存储器器件，例如动态随机存取存储器(dynamic random accessmemory，DRAM)及静态随机存取存储器(static random access memory，SRAM)；或者非易失性存储器器件，例如与非闪存存储器器件(NAND flash memory device)、或非闪存存储器器件(NOR flash memory device)、磁阻式随机存取存储器(magnetoresistive randomaccess memory，MRAM)及相变随机存取存储器(phase-change random access memory，PRAM)。无线收发器16可为无线保真(WiFi)芯片、射频(radio frequency，RF)芯片或基带芯片。无源元件18可为电阻器、电感器或电容器。
接地焊盘106可设置在印刷电路板102上以与无线收发器16相邻，以对可造成电磁干扰的无线收发器16进行屏蔽。可形成至少两个接地焊盘106，以与无线收发器16相邻。图1中的接地焊盘106的形状是示例性的且接地焊盘106可具有矩形形状或圆形形状。尽管图中未示出，然而接地焊盘106可电连接到设置在印刷电路板102上的接地结合焊盘20，接地结合焊盘20对应地连接到设置在无线收发器16的主体中的接地电压焊盘。
包封件107可被形成为覆盖印刷电路板102、处理器10、第一存储器器件12、第二存储器器件14、无线收发器16及无源元件18。包封件107可由环氧模塑料(epoxy moldingcompound，EMC)形成。包封件107可保护印刷电路板102及半导体芯片104不受外部环境影响。包封件107可通过切割工艺被切割，以暴露出接地焊盘106且形成环绕无线收发器16的沟槽108。
可在形成包封件107以覆盖整个半导体芯片之后，通过切割工艺来形成沟槽108。切割工艺可为例如激光切割且可执行一次。沟槽108可切割包封件107以暴露出至少一个接地焊盘106且可被形成为隔离半导体芯片104中的至少一者。通过一个切割工艺制成的沟槽108实质上不具有台阶，且沟槽108的每个侧表面109可与水平面形成至少80度的角度。沟槽108可具有100μm到400μm的宽度W以及500μm到1000μm的深度H。作为另外一种选择，沟槽108可具有100μm到300μm的宽度W以及500μm到1000μm的深度H。沟槽108的形状并非仅限于图2所示形状。沟槽108可具有U形状且可具有另一种形状。
电磁干扰屏蔽膜110可被形成为覆盖包封件107的上部部分及接地焊盘106的上部部分。电磁干扰屏蔽膜110可具有导电性且可电连接到接地焊盘106。可提供至少一个接地焊盘106电连接到电磁干扰屏蔽膜110。覆盖沟槽的侧表面109的电磁干扰屏蔽膜110可与水平面形成至少80度的角度。电磁干扰屏蔽膜110可通过一个按压及加热工艺形成，例如通过叠层工艺(laminating process)来形成。
电磁干扰屏蔽膜110可包含用于保持膜的形状的黏结剂树脂(binder resin)且可包含热固性材料、弹性材料、具有导电性的材料或具有磁性的材料。电磁干扰屏蔽膜110可包含丙烯酸树脂或主要由丙烯酸树脂的改性产物构成的树脂作为黏结剂树脂。电磁干扰屏蔽膜110可包含环氧乙烷(ethylene oxide)作为热固性材料。电磁干扰屏蔽膜110可包含热塑性聚氨基甲酸酯(thermoplastic polyurethane，TPU)作为具有弹性的材料，且还可包含丁二烯(butadiene)、腈(nitrile)、氯丁二烯(chloroprene)或异戊二烯(isoprene)作为用于加强弹性的材料。电磁干扰屏蔽膜110可包含通过对环氧乙烷与热塑性聚氨基甲酸酯进行混合所获得的树脂。
电磁干扰屏蔽膜110可包含金属粉末作为具有导电性的材料，所述金属粉末包括铜(Cu)、银(Ag)或其类似物。电磁干扰屏蔽膜110可通过金属粉末电连接到接地焊盘106且接地。电磁干扰屏蔽膜110可包含铁磁性材料(例如，镍(Ni)、铁(Fe)或通过对镍与铁进行混合而得的合金粉末)作为具有磁性的材料。
电磁干扰屏蔽膜110可不仅屏蔽来自封装外部的电磁波而且也屏蔽由位于封装内部的芯片造成的电磁波。举例来说，电磁干扰屏蔽膜110可屏蔽频率为几百MHz到几GHz的电磁干扰。电磁干扰屏蔽膜110的覆盖沟槽108的侧表面109的一部分的厚度可为例如约20μm。电磁干扰屏蔽膜110的覆盖包封件107的表面及沟槽108的下部部分的一部分可被形成为比电磁干扰屏蔽膜110的覆盖沟槽108的侧表面109的所述一部分厚。电磁干扰屏蔽膜110的厚度可根据其中包含的导电性材料及磁性材料而有所变化。
覆盖沟槽108的侧壁109及底部部分的电磁干扰屏蔽膜110与覆盖包封件107的表面的电磁干扰屏蔽膜110可为一个连续的膜。覆盖沟槽108的侧表面109及底部部分的电磁干扰屏蔽膜110可包含与覆盖包封件107的表面的电磁干扰屏蔽膜110相同的材料。举例来说，在半导体封装100中形成的电磁干扰屏蔽膜110可由一种材料(例如热塑性聚氨基甲酸酯)形成且可包含导电性材料及磁性材料。
图3是根据本发明概念一个示例性实施例的半导体封装200的纵向剖视图，且图4是图3所示位于处理器10与无线收发器16之间的沟槽108的局部放大图。
参照图3，图3示出根据本发明概念示例性实施例的半导体封装200包括位于印刷电路板102的表面中的接地结合焊盘30。另外，在印刷电路板102的表面中可形成有接地焊盘206。半导体封装200还可包括位于接地焊盘206上的焊盘上焊料(solder on pad，SOP)220。电磁干扰屏蔽膜110可通过焊盘上焊料220电连接到接地焊盘206。焊盘上焊料220可包含导电性材料。当在半导体封装200中形成有一个或多个接地焊盘206时，可在每个接地焊盘206上形成一个或多个焊盘上焊料220。在本发明概念的其他实施例中，在接地焊盘106上可形成有焊盘上焊料220。
参照图4，放大并示出了接地焊盘206通过焊盘上焊料220电连接到电磁干扰屏蔽膜110的情形。在印刷电路板102的表面中包括接地焊盘206的实施例中，可不在接地焊盘206上形成焊盘上焊料220。电磁干扰屏蔽膜110可旁通(bypass)焊盘上焊料220且可电连接到接地焊盘206。接地焊盘206及接地结合焊盘30可被包括在印刷电路板102的表面中。接地焊盘206可电连接到接地结合焊盘30。在印刷电路板102的表面上可形成有焊料掩模32以覆盖接地焊盘206的一些部分及接地结合焊盘30的一些部分。
沟槽108的邻接焊盘上焊料220的下端可形成在比与沟槽108相邻的半导体芯片的下端更低的水平高度处。举例来说，在图4中，半导体芯片被示出为通过倒装芯片结合安装在印刷电路板102上。在这种情形中，沟槽108的下端可被形成为比处理器10的下端及无线收发器16的下端低H'。
图5是根据本发明概念一个示例性实施例的半导体封装300的纵向剖视图。
参照图5，在根据本发明概念示例性实施例的半导体封装300中，接地层330被示出为形成在印刷电路板102中。接地层330可电连接到形成在印刷电路板102上的接地焊盘106。在本发明概念的其他示例性实施例中，形成在印刷电路板102中的接地层330可电连接到接地焊盘106。
在图5中，电磁干扰屏蔽膜110被示出为不仅覆盖包封件107的侧表面，而且也覆盖印刷电路板102的侧表面。接地层330可电连接到位于印刷电路板102的侧表面上的电磁干扰屏蔽膜110。接地层330可电连接到位于印刷电路板102的所有四个侧表面上的电磁干扰屏蔽膜110或者可电连接到位于印刷电路板102的一些侧表面上的电磁干扰屏蔽膜110。
图6是根据本发明概念一个示例性实施例的半导体封装400的纵向剖视图。
参照图6，根据本发明概念的示例性实施例，在电磁干扰屏蔽膜410上还可形成附加层440。
附加层440可被形成为金属沉积膜(metal deposited film)以加强阻挡电磁干扰(EMI)的功能。金属沉积膜可由铝(Al)、铜(Cu)或铟(In)形成。
在覆盖沟槽108的侧表面109的电磁干扰屏蔽膜410上形成的附加层440可与水平面形成至少80度的角度。附加层440可通过一个按压及加热工艺与电磁干扰屏蔽膜410一起形成。附加层440可包含热塑性聚氨基甲酸酯以具有弹性。
附加层440可包含用作染料(dye)的氧化铁(iron(Fe)oxide)、氧化铜(copper(Cu)oxide)及氧化铬(chromium(Cr)oxide)以执行色彩表达功能。附加层440可包含炭黑(carbon black)。附加层440可使用染料对半导体封装400的颜色进行调整，且由此增强半导体封装400的外观并赋予用户美感。
一个附加层440可具有阻挡电磁干扰的功能且同时可具有色彩表达功能。作为另外一种选择，具有单独功能的附加层440可被形成在两层或多于两层的结构中。
图7是根据本发明概念一个示例性实施例的半导体封装500的纵向剖视图。
参照图7，半导体封装500可包括位于沟槽108中的分隔件550。分隔件550可形成于在沟槽108上形成的电磁干扰屏蔽膜110上。至少一个分隔件550可沿沟槽108设置且可形成在各半导体芯片104之间。分隔件550可为块体(piece)，且可沿沟槽108的一部分形成或者横跨沟槽108的整个部分形成。电磁干扰屏蔽膜110可被形成为环绕分隔件550的侧表面及下端。分隔件550可包含导电性材料并加强电磁干扰屏蔽膜110的阻挡电磁干扰的功能。
图8是根据本发明概念一个示例性实施例的半导体封装600的平面图。
参照图8，沟槽608可被形成为位于印刷电路板102外部且环绕会造成电磁干扰的半导体芯片104。沟槽608可被形成为例如对无线收发器16进行阻挡，且可使用任何形状，只要所述形状用于对半导体芯片104进行阻挡即可，而非仅限于图8所示沟槽608的形状。
图9是沿图8所示线I-I'截取的半导体封装600的纵向剖视图。
参照图9，如在纵向剖视图中所示，沟槽608可形成在无线收发器16的两侧处以环绕无线收发器16。尽管在图9所示纵向剖视图中示出一个接地焊盘106，然而沿沟槽608可形成两个或更多个接地焊盘106。在未形成有接地焊盘106的位置处形成的沟槽608可比在形成有接地焊盘106的位置处形成的沟槽608更深以接近印刷电路板102。
图10是根据本发明概念的一个示例性实施例的半导体封装700的平面图。
参照图10，沟槽708可被形成为不仅环绕会造成电磁干扰的芯片而且也环绕欲被保护不受电磁干扰影响的半导体芯片104。
举例来说，接地焊盘106及沟槽708被形成为围绕应用处理器(AP)芯片且被电磁干扰屏蔽膜110覆盖，且由此可保护应用处理器芯片不受外部电磁干扰影响。
接下来，将阐述根据本发明概念的一个示例性实施例的半导体封装的制造方法。
图11是示意性地示出用于屏蔽电磁干扰的半导体封装100的制造方法的流程图。
首先，提供包括至少一个接地焊盘的印刷电路板，且在印刷电路板上安装有半导体芯片，所述至少一个接地焊盘被形成为邻近设置在印刷电路板上的所述半导体芯片中的至少一个半导体芯片(S10)。安装在印刷电路板上的接地焊盘可电连接到半导体芯片或者可电连接到形成在印刷电路板中的接地层。
形成包封件，所述包封件覆盖半导体芯片及安装在印刷电路板上的接地焊盘(S20)。通过一个切割工艺对包封件进行切割，使得至少一个接地焊盘被暴露出来(S30)。可通过所述切割工艺(例如，通过利用激光进行蚀刻)形成沟槽。
通过一个按压及加热工艺形成覆盖包封件的表面及沟槽的上部部分的电磁干扰屏蔽膜(S40)。按压及加热工艺可为叠层工艺。
参照图12，将根据本发明概念示例性实施例的半导体封装100贴合到支撑件890。将支撑件890装设在上部单元860上，使得印刷电路板102的上部部分朝下翻转。在下部单元870上形成缓冲膜(cushion film)880，且在缓冲膜880上形成电磁干扰屏蔽膜410以使得电磁干扰屏蔽膜410与安装在印刷电路板102上的半导体芯片104接触。半导体封装100还可包括附加层440，附加层440可形成在缓冲膜880与电磁干扰屏蔽膜410之间。缓冲膜880可包含例如以下材料：聚乙烯(polyethylene，PE)、聚丙烯(polypropylene，PP)、聚氯乙烯(polyvinyl chloride，PVC)、聚甲基戊烯(polymethylpentene，PMP)、聚四氟乙烯(polytetrafluoroethylene，PTFE)或其类似物。
在按压及加热工艺中，将上部单元860与下部单元870啮合，以使彼此接触，同时将电磁干扰屏蔽膜410及缓冲膜880放置在下部单元870上。可在下部单元870上形成与沟槽108匹配的图案，使得膜可被插入到半导体封装100的沟槽108中。可在100℃到200℃的温度下以及10MPa到100MPa的压力下执行所述按压及加热工艺。按压及加热工艺的温度及压力可根据半导体芯片104的高度变化。
图13是根据本发明概念示例性实施例的包括存储器系统的电子系统900的方块图。
参照图13，电子系统900可包括本体901。本体901可为系统板或具有印刷电路板的母板及其类似物。电子系统900可包括系统级封装910、接口920及总线930，系统级封装910包括处理器902、第一存储器器件904、第二存储器器件906及无线收发器908。
处理器902可控制电子系统900。处理器902可控制第一存储器器件904或第二存储器器件906，以将数据输入到第一存储器器件904或第二存储器器件906中以及从第一存储器器件904或第二存储器器件906输出数据，且可通过总线930将数据输入到接口920中以及从接口920输出数据。另外，处理器902可接收通过无线收发器908接收的数据并向无线收发器908输出数据。无线收发器908可通过无线方式传输及接收数据。电子系统900可应用于例如移动器件等电子器件。
图13所示系统级封装910可具有与以上在图1至图9中阐述的半导体封装相同的结构，且可通过在图11及图12中阐述的制造半导体封装的方法来制造。应用本发明概念示例性实施例的电子系统900可阻挡电磁干扰的干扰，且由此可提高数据信号的完整性及系统操作的安全性。
根据本发明概念的示例性实施例，通过在对印刷电路板进行模塑之后执行一个切割工艺及一个按压及加热工艺来简化工艺，且由此可形成用于阻挡电磁干扰(EMI)的电磁干扰屏蔽膜。
根据本发明概念的示例性实施例，在切割工艺及形成电磁干扰屏蔽膜的工艺中不包含液体材料，且由此可防止因液体材料非产品物料(liquid material non-product)引起的二次污染且可防止良率降低。
根据本发明概念的示例性实施例，可在作为用于屏蔽电磁干扰的膜而提供的电磁干扰屏蔽膜上形成附加层。附加层可加强对半导体封装的表面的色彩进行调整的功能或阻挡电磁干扰的功能。
尽管已参照附图阐述了本发明概念的实施例，然而所属领域中的技术人员应理解，在不悖离本发明概念的范围且不改变基本特征的条件下可做出各种修改。因此，上述实施例应仅被视为说明性意义且并不用于限制目的。

Claims (25)

1.一种半导体封装，其特征在于，包括：
衬底；
半导体芯片，设置在所述衬底上；
接地焊盘，设置在所述衬底上或所述衬底中，且与所述半导体芯片中的任一者或任意组合相邻；
包封件，被设置成密封所述衬底的上部部分、所述半导体芯片及所述接地焊盘；
沟槽，被设置成穿过所述包封件到达所述接地焊盘，以隔离所述半导体芯片；以及
电磁干扰屏蔽膜，被设置成覆盖所述包封件的表面及所述沟槽，所述电磁干扰屏蔽膜包含黏结剂树脂，且所述电磁干扰屏蔽膜电连接到所述接地焊盘。
2.根据权利要求1所述的半导体封装，其特征在于，所述电磁干扰屏蔽膜具有弹性、导电性及磁性。
3.根据权利要求2所述的半导体封装，其特征在于，其中所述电磁干扰屏蔽膜包含导电性金属粉末，以及
其中所述导电性金属粉末包含铜或银。
4.根据权利要求2所述的半导体封装，其特征在于，所述电磁干扰屏蔽膜包含镍、铁或镍与铁的合金。
5.根据权利要求2所述的半导体封装，其特征在于，所述电磁干扰屏蔽膜包含热塑性聚氨基甲酸酯。
6.根据权利要求5所述的半导体封装，其特征在于，所述电磁干扰屏蔽膜还包含丁二烯、腈、氯丁二烯或异戊二烯。
7.根据权利要求2所述的半导体封装，其特征在于，还包括附加层，所述附加层设置在所述电磁干扰屏蔽膜上。
8.根据权利要求7所述的半导体封装，其特征在于，所述附加层包含氧化铁、氧化铜、氧化铬或炭黑。
9.根据权利要求7所述的半导体封装，其特征在于，其中所述附加层是金属沉积膜，以及
其中所述金属沉积膜包含铜、铟或铝。
10.根据权利要求1所述的半导体封装，其特征在于，其中所述沟槽不包括台阶，
其中所述沟槽的每个侧壁与水平面形成至少80度的角度，
其中所述沟槽的宽度的范围为100μm到300μm，以及
其中所述沟槽的深度的范围为500μm到1000μm。
11.根据权利要求1所述的半导体封装，其特征在于，所述半导体芯片中的至少一者造成电磁干扰或受电磁干扰影响。
12.根据权利要求1所述的半导体封装，其特征在于，还包括设置在所述接地焊盘上的焊盘上焊料，
其中所述电磁干扰屏蔽膜通过所述焊盘上焊料电连接到所述接地焊盘。
13.一种半导体封装，其特征在于，包括：
第一半导体芯片及第二半导体芯片，设置在衬底上；
接地焊盘，被设置成与所述第一半导体芯片或所述第二半导体芯片相邻；
包封件，被设置成覆盖所述第一半导体芯片及所述第二半导体芯片；
沟槽，被设置成穿过所述包封件到达所述接地焊盘；以及
电磁干扰屏蔽膜，被设置成覆盖所述沟槽的侧壁、所述沟槽的底部及所述包封件的表面，所述电磁干扰屏蔽膜包含热塑性聚氨基甲酸酯，以及
其中所述电磁干扰屏蔽膜包括：
第一部分，设置在所述沟槽的所述侧壁及所述底部上；以及
第二部分，设置在所述第一半导体芯片及所述第二半导体芯片上，且
其中所述第二部分与所述第一部分连续。
14.根据权利要求13所述的半导体封装，其特征在于，还包括设置在所述接地焊盘上的焊盘上焊料，
其中所述电磁干扰屏蔽膜通过所述焊盘上焊料电连接到所述接地焊盘。
15.根据权利要求13所述的半导体封装，其特征在于，所述电磁干扰屏蔽膜的所述第一部分的下端设置在比所述第一半导体芯片的下端及所述第二半导体芯片的下端更低的水平高度处。
16.根据权利要求13所述的半导体封装，其特征在于，所述沟槽包括U形状。
17.根据权利要求13所述的半导体封装，其特征在于，还包括设置在所述沟槽中的分隔件，所述分隔件通过所述电磁干扰屏蔽膜电连接到所述接地焊盘，
其中所述电磁干扰屏蔽膜环绕所述分隔件的侧表面及底表面。
18.根据权利要求13所述的半导体封装，其特征在于，其中所述沟槽不包括台阶，
其中所述沟槽的每个侧表面与水平面形成至少80度的角度，
其中所述沟槽的宽度的范围为100μm到300μm，以及
其中所述沟槽的深度的范围为500μm到1000μm。
19.一种制造半导体封装的方法，其特征在于，所述方法包括：
将半导体芯片安装在包括接地焊盘的印刷电路板上，使得所述接地焊盘与所述半导体芯片中的任一者或任意组合相邻；
形成包封件，以覆盖所述半导体芯片及所述接地焊盘；
形成穿过所述包封件的沟槽，以暴露出所述接地焊盘；以及
形成电磁干扰屏蔽膜，以覆盖所述包封件的表面及所述沟槽。
20.根据权利要求19所述的制造半导体封装的方法，其特征在于，所述电磁干扰屏蔽膜是通过在100℃到200℃的温度下施加10MPa到100MPa的压力来形成。
21.根据权利要求19所述的制造半导体封装的方法，其特征在于，还包括在所述电磁干扰屏蔽膜上形成附加层，
其中所述附加层是通过按压及加热工艺与所述电磁干扰屏蔽膜一起形成。
22.根据权利要求19所述的制造半导体封装的方法，其特征在于，其中所述沟槽不包括台阶，
其中所述沟槽的每个侧表面与水平面形成至少80度的角度，
其中所述沟槽的宽度的范围为100μm到300μm，以及
其中所述沟槽的深度的范围为500μm到1000μm。
23.一种半导体封装，其特征在于，包括：
衬底；
半导体芯片，设置在所述衬底上；
接地焊盘，设置在所述衬底上且位于所述半导体芯片之间；
包封件，被设置成覆盖所述衬底及所述半导体芯片；
第一沟槽，被设置成穿过所述包封件到达所述接地焊盘；以及
电磁干扰屏蔽膜，被设置成覆盖所述包封件、所述第一沟槽及所述接地焊盘，所述电磁干扰屏蔽膜具有弹性、导电性及磁性。
24.根据权利要求23所述的半导体封装，其特征在于，还包括接地层，所述接地层设置在所述衬底中且连接到所述接地焊盘，
其中所述电磁干扰屏蔽膜还被设置成覆盖所述包封件的第一侧表面及所述衬底的第二侧表面，以及
其中所述接地层还连接到所述电磁干扰屏蔽膜。
25.根据权利要求23所述的半导体封装，其特征在于，还包括第二沟槽，所述第二沟槽被设置成穿过所述包封件且与所述半导体芯片中的一者的第一侧表面相邻，
其中所述第一沟槽被设置成与所述半导体芯片中的所述一者的第二侧表面相邻。
CN201810288882.4A 2017-08-11 2018-04-03 半导体封装及其制造方法 Active CN109390324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0102542 2017-08-11
KR1020170102542A KR102530753B1 (ko) 2017-08-11 2017-08-11 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템

Publications (2)

Publication Number Publication Date
CN109390324A true CN109390324A (zh) 2019-02-26
CN109390324B CN109390324B (zh) 2024-01-05

Family

ID=65274210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810288882.4A Active CN109390324B (zh) 2017-08-11 2018-04-03 半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US20190051611A1 (zh)
KR (1) KR102530753B1 (zh)
CN (1) CN109390324B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335862A (zh) * 2019-06-17 2019-10-15 青岛歌尔微电子研究院有限公司 一种sip封装的屏蔽工艺
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN115938951A (zh) * 2021-08-19 2023-04-07 星科金朋私人有限公司 半导体器件以及在衬底上形成用于散热器/屏蔽结构的接地连接的凸块焊盘阵列的方法
CN116828698A (zh) * 2023-08-31 2023-09-29 深圳市卓汉材料技术有限公司 电磁屏蔽膜、电磁屏蔽封装体及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package
EP3817043A1 (en) * 2019-10-31 2021-05-05 Heraeus Deutschland GmbH & Co KG Electromagnetic interference shielding in recesses of electronic modules
US11776872B2 (en) * 2020-03-06 2023-10-03 Arris Enterprises Llc Accordion heat sink
CN113053866A (zh) * 2020-03-30 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11901307B2 (en) * 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
WO2021205930A1 (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 モジュール
US11605598B2 (en) * 2020-04-17 2023-03-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TWI744869B (zh) * 2020-04-20 2021-11-01 力成科技股份有限公司 封裝結構及其製造方法
CN115939108A (zh) * 2021-08-23 2023-04-07 荣耀终端有限公司 电子设备及芯片封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62125651A (ja) * 1985-11-26 1987-06-06 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
US20060274517A1 (en) * 2005-04-21 2006-12-07 Stmicroelectronics Sa Electronic circuit protection device
AU2007200515A1 (en) * 2006-02-15 2007-08-30 Laminex Group Limited EMI shielding laminate and method of making same
CN101085842A (zh) * 2006-06-06 2007-12-12 西南科技大学 新型电磁屏蔽塑料母粒和复合塑料的制备方法
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
US20150070849A1 (en) * 2013-09-12 2015-03-12 Taiyo Yuden Co., Ltd. Circuit module and method of producing circuit module
US20170037261A1 (en) * 2014-04-18 2017-02-09 Henkel Ag & Co. Kgaa Emi shielding composition and process for applying it

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
US8434220B2 (en) * 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
JP2009140962A (ja) * 2007-12-03 2009-06-25 Panasonic Corp 半導体装置およびその製造方法
JPWO2012023332A1 (ja) * 2010-08-18 2013-10-28 株式会社村田製作所 電子部品及びその製造方法
JP6144868B2 (ja) * 2010-11-18 2017-06-07 日東電工株式会社 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、及び、フリップチップ型半導体裏面用フィルムの製造方法
KR101460271B1 (ko) * 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
KR101332332B1 (ko) * 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
JP6263846B2 (ja) * 2012-08-16 2018-01-24 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
US10624214B2 (en) * 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US10177095B2 (en) * 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62125651A (ja) * 1985-11-26 1987-06-06 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
US20060274517A1 (en) * 2005-04-21 2006-12-07 Stmicroelectronics Sa Electronic circuit protection device
AU2007200515A1 (en) * 2006-02-15 2007-08-30 Laminex Group Limited EMI shielding laminate and method of making same
CN101085842A (zh) * 2006-06-06 2007-12-12 西南科技大学 新型电磁屏蔽塑料母粒和复合塑料的制备方法
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
US20150070849A1 (en) * 2013-09-12 2015-03-12 Taiyo Yuden Co., Ltd. Circuit module and method of producing circuit module
US20170037261A1 (en) * 2014-04-18 2017-02-09 Henkel Ag & Co. Kgaa Emi shielding composition and process for applying it

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335862A (zh) * 2019-06-17 2019-10-15 青岛歌尔微电子研究院有限公司 一种sip封装的屏蔽工艺
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN110707072B (zh) * 2019-09-06 2022-06-14 华为机器有限公司 系统级封装模块及终端设备
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN111554674B (zh) * 2020-05-15 2022-02-08 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN115938951A (zh) * 2021-08-19 2023-04-07 星科金朋私人有限公司 半导体器件以及在衬底上形成用于散热器/屏蔽结构的接地连接的凸块焊盘阵列的方法
CN116828698A (zh) * 2023-08-31 2023-09-29 深圳市卓汉材料技术有限公司 电磁屏蔽膜、电磁屏蔽封装体及其制备方法
CN116828698B (zh) * 2023-08-31 2023-12-15 深圳市卓汉材料技术有限公司 电磁屏蔽膜、电磁屏蔽封装体及其制备方法

Also Published As

Publication number Publication date
US20190051611A1 (en) 2019-02-14
KR20190017544A (ko) 2019-02-20
CN109390324B (zh) 2024-01-05
KR102530753B1 (ko) 2023-05-10

Similar Documents

Publication Publication Date Title
CN109390324A (zh) 半导体封装及其制造方法
US8829667B2 (en) Electronic devices including EMI shield structures for semiconductor packages and methods of fabricating the same
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US8063846B2 (en) Semiconductor module and mobile apparatus
US7741567B2 (en) Integrated circuit package having integrated faraday shield
US20070176281A1 (en) Semiconductor package
US8058715B1 (en) Package in package device for RF transceiver module
JP2012109572A (ja) 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
KR20140081548A (ko) 반도체 패키지 및 제조 방법
CN105304582A (zh) 封装结构及其制法
US20150235966A1 (en) Wiring board and semiconductor device using the same
US9508683B1 (en) Semiconductor packages and methods for manufacturing the same
JP2010528482A (ja) 干渉シールド電子機器モジュール及び同モジュールを提供する方法
CN111244067B (zh) 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
US9508657B2 (en) Semiconductor package
CN108701680A (zh) 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US9484311B2 (en) Chip package and packaging method
TWM547185U (zh) 選擇性電磁遮蔽封裝體結構
KR102437673B1 (ko) 반도체 장치
CN104716052A (zh) 半导体装置的制造方法
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
KR20130105151A (ko) 전자파 차폐 기능을 가지는 ＳｉＰ 모듈
KR102592329B1 (ko) 반도체 패키지 제조 방법
CN106206547B (zh) 一种集成电路封装结构及其制造方法
US20160081234A1 (en) Package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant