TWI744869B

TWI744869B - 封裝結構及其製造方法

Info

Publication number: TWI744869B
Application number: TW109113145A
Authority: TW
Inventors: 潘俊維; 柯志明; 金惠彬; 張竣傑
Original assignee: 力成科技股份有限公司
Priority date: 2020-04-20
Filing date: 2020-04-20
Publication date: 2021-11-01
Also published as: TW202141728A

Abstract

本發明提供一種封裝結構及其製造方法。封裝結構的製造方法包括：提供基底；於基底上設置電子元件；以及將電磁干擾屏蔽元件貼附於電子元件及基底上，使電磁干擾屏蔽元件覆蓋電子元件。

Description

封裝結構及其製造方法

本發明涉及一種封裝結構及其製造方法，特別是涉及一種包含電磁干擾屏蔽元件的封裝結構及其製造方法。

近年來，電子裝置中的電子元件逐漸趨向小型化與高密集化，為此發展出將電子元件整合於封裝體(package)之封裝技術。然而，當電子元件存在電磁干擾(electromagnetic interference,EMI)的問題，其會導致裝置無法發揮良好的性能。為了解決電子元件之間的電磁干擾問題，封裝體需具有電磁屏蔽功能的設計，以降低電磁干擾對裝置性能的影響。

在現有的技術中，常見的作法是使用濺鍍設備(sputter equipment)在封裝體上形成可屏蔽電磁干擾的電磁干擾塗層(EMI coating)，但由於所使用的設備昂貴，使得所需設備成本較高。另外，也可在封裝體外設置屏蔽罩(shielding case)，以屏蔽電磁干擾，然而此方式會使得封裝體尺寸大於原先尺寸，而造成封裝體的體積增加。

本發明的目的之一在於提供一種封裝結構及其製造方法，其可達到屏蔽電磁干擾的功效，同時能夠降低所需設備成本並使封裝結構具有較小的尺寸。

為達上述目的，本發明提供一種封裝結構的製造方法，包括：提供基底；於基底上設置電子元件；以及將電磁干擾屏蔽元件貼附於電子元件及基底上，使電磁干擾屏蔽層覆蓋電子元件。

為達上述目的，本發明提供一種封裝結構，包括基底、電子元件以及電磁干擾屏蔽元件。其中，電子元件設置於基底上，電磁干擾屏蔽元件貼附於電子元件及基底上，且電磁干擾屏蔽元件覆蓋電子元件。

根據本發明的封裝結構及其製造方法，透過將電磁干擾屏蔽元件貼附於電子元件及基底上，使電磁干擾屏蔽元件覆蓋電子元件，可達到屏蔽電磁干擾的功效，且可縮減所形成的封裝結構的尺寸，使封裝結構具有較小的尺寸。並且，貼附電磁干擾屏蔽元件的製程可使用一般封裝結構製程中已有的現成機台設備，無須使用額外的特殊設備，因此可減少設備成本。

100,100’,100”:封裝結構

110:基底

112:線路重分佈層

112a:金屬層

112b:絕緣層

112c,112d:保護層

112e:導電墊

114:導電端子

210:電子元件

210a:上表面

210b:下表面

210c:側表面

310:電磁干擾屏蔽元件

312:電磁干擾屏蔽膜

314:載體

410:底部填充膠

510:封膠材料

S100,S110,S120:步驟

RL:虛線

第1圖為本發明一實施例的封裝結構的製造方法的流程圖。

第2圖與第3圖為本發明一實施例的封裝結構的製造方法的製程示意圖。

第4圖為本發明另一實施例的封裝結構的剖視示意圖。

第5圖為本發明又一實施例的封裝結構的剖視示意圖。

透過參考以下的詳細描述並同時結合圖式可以理解本發明，須注意的是，為了使讀者能容易瞭解及圖式的簡潔，本發明的圖式只繪出封裝結構的至少一部分或製造封裝結構的步驟中的至少一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖式中各元件的數量及尺寸僅作為示意，並非用來限制本發明的範圍。

本發明通篇說明書與所附的申請專利範圍中會使用某些術語來指稱特定元件。本領域技術人員應理解，電子設備製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與申請專利範圍中，「含有」與「包括」等詞為開放式詞語，因此其應被解釋為「含有但不限定為...」之意。當在本說明書中使用術語「包含」、「包括」及/或「具有」時，其指定了所述特徵、區域、步驟、操作和/或元件的存在，但並不排除一個或多個其他特徵、區域、步驟、操作、元件及/或其組合的存在或增加。

當元件或膜層被稱為在另一個元件或膜層「上」或「連接到」另一個元件或膜層時，它可以直接在此另一元件或膜層上或直接連接到此另一元件或層，或者兩者之間存在有插入的元件或膜層。相反地，當元件被稱為「直接」在另一個元件或膜層「上」或「直接連接到」另一個元件或膜層時，兩者之間不存在有插入的元件或膜層。

須知悉的是，以下所舉實施例可以在不脫離本發明的精神下，將數個不同實施例中的技術特徵進行替換、重組、混合以完成其他實施例。

第1圖為本發明一實施例的封裝結構的製造方法的流程圖。第2圖與第3圖為本發明一實施例的封裝結構的製造方法的製程示意圖。如第1圖所示，本發明一實施例的封裝結構的製造方法可包括步驟S100至步驟S120。本實施例的封裝結構100的製造方法將搭配第1圖至第3圖描述於下文中，但不以此為限。在一些實施例中，可根據需求增加或刪除步驟。

如第1圖與第2圖所示，首先進行步驟S100，提供一基底110，其中基底110可為任何可用來承載或設置電子元件基底，例如基底110可包括金屬層112a、絕緣層112b、保護層112c、112d和導電墊112e，其中金屬層112a和導電墊112e可分別包括例如鋁、銅、錫、鎳、金、銀、其他適合的導電材料或上述材料的組合，絕緣層112b和保護層112c、112d可例如包括二氧化矽(silicon dioxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鉭(tantalum pentoxide)、氧化鋁(aluminum oxide)、環氧樹脂(epoxy)或其他適合的絕緣材料，但本發明不以上述材料為限。金屬層112a與絕緣層112b可形成一線路重分佈層(redistribution layer,RDL)112，以使線路重佈，但不以此為限。在其他實施例中，基底110可為包含矽、陶瓷、塑膠等材料的基板、可撓性基板、導電基板、導線架、銅箔基板或其他合適的基板，但不限於此。此外，基底110的底部還可包括複數個導電端子114，其電連接於線路重分佈層112，導電端子114可例如為焊球(solder ball)或凸塊(bump)等，可包括銅、錫、鎳、金、鉛或其他適合的導電材料，但不限於此。接著，在步驟S100之後，進行步驟S110，於基底110上設置電子元件210。其中，電子元件210可例如為晶片(chip)、收發器(transceiver)、積體電路(IC)或其他合適的主/被動元件，但不限於此。線路重分佈層112中的導線可藉由導電墊112e電連接於電子元件210。在本實施例中，電子元件210可例如透過覆晶技術(flip chip)設置於基底110上，且可例如使用固晶機(die bonder)或其他合適的設備以實現此步驟，但不以此為限。

如第1圖與第3圖所示，在步驟S110之後，進行步驟S120，將電磁干擾屏蔽元件310貼附於電子元件210及基底110上，使電磁干擾屏蔽元件310覆蓋電子元件210，以達到屏蔽電磁干擾的功效，且可使所形成的封裝結構100具有較小的尺寸。電磁干擾屏蔽元件310可包括任何適合作為電磁屏蔽結構的導電材料，例如可包括鋁、銅、錫、鎳、金、銀、其他合適的導電材料或上述材料的組合，但不限於此。在一些實施例中，可例如使用固晶機(die bonder)或其他合適的設備將電磁干擾屏蔽元件310貼附於電子元件210及基底110上，因此，步驟S110與步驟S120可透過相同的設備所實現。也就是說，在本實施例的製造方法中，可藉由同一設備完成各封裝步驟，包括貼附電磁干擾屏蔽元件310，以減少所需的設備成本，但不以此為限。

在一些實施例中，電子元件210具有相對的上表面210a及下表面210b，以及連接上表面210a與下表面210b的側表面210c，其中上表面210a背向基底110，下表面210b面向基底110。電磁干擾屏蔽元件310可貼附於電子元件210的上表面210a及側表面210b並包覆電子元件210，以避免電磁干擾屏蔽元件310與電子元件210之間存在空隙。圖式中所繪示的電磁干擾屏蔽元件310的輪廓是為了表示電磁干擾屏蔽元件310在貼附於電子元件210及基底110上之後，會因擠壓而產生變形，而非意在限制電磁干擾屏蔽元件310的形狀。

在一些實施例中，電磁干擾屏蔽元件310可包括電磁干擾屏蔽膜312 及載體314，載體314貼附於電磁干擾屏蔽膜312上。電磁干擾屏蔽膜312可包括任何適合用以屏蔽電磁干擾的導電材料，例如鋁、銅、錫、鎳、金、銀、其他合適的導電材料或上述材料的組合，且電磁干擾屏蔽膜312可例如為具有黏性之膜層，而載體314可為任何便於持取之承載物，但不限於此。舉例而言，載體314可為墊片(spacer)，例如晶圓之矽墊片(silicon spacer)或玻璃墊片、塑膠墊片，而電磁干擾屏蔽膜312可為背膠，但不以此為限。其中，將電磁干擾屏蔽元件310貼附於電子元件210及基底110上的步驟可包括：透過持取載體314以將電磁干擾屏蔽膜312貼附於電子元件210及基底110上，使電磁干擾屏蔽膜312包覆電子元件210。例如，電磁干擾屏蔽膜312可完全覆蓋並黏著於電子元件210，以屏蔽電磁干擾，同時避免電磁干擾屏蔽膜312與電子元件210之間存在空隙。此外，在電磁干擾屏蔽膜312包覆電子元件210之後，可進一步對電磁干擾屏蔽膜312進行一固化製程(curing)，以將電磁干擾屏蔽膜312固化。舉例而言，可採用具有固化特性之電磁干擾屏蔽膜312，其初始為軟性材料，故易於貼合於電子元件210及基底110，而後透過固化製程使電磁干擾屏蔽膜312固化，例如可透過自然烘乾或加熱硬化等方式使電磁干擾屏蔽膜312固化，以使電磁干擾屏蔽膜312更為堅固，屏蔽效果更好，但不限於此。透過電磁干擾屏蔽元件310包含載體314之結構，可使後續的壓合製程較為平坦，以避免電子元件210上所貼附之電磁干擾屏蔽膜312因壓合製程而產生不均勻、凹陷或破裂的情況，進而造成屏蔽效果降低。舉例而言，若沒有設置載體314，則壓合製程可能會使電磁干擾屏蔽膜312的表面下凹，例如下凹為如第3圖中所示的虛線RL，而影響屏蔽效果和製程良率。因此，藉由本發明電磁干擾屏蔽元件310中包含載體314的結構，可進一步提升產品生產良率。此外，包含有載體314之結構亦可使封裝結構100整體的強度增加。

在一些實施例中，在將電磁干擾屏蔽膜312貼附於電子元件210及基底110上之後，可從電磁干擾屏蔽膜312上移除載體314，也就是說，在透過持取載體314以使電磁干擾屏蔽膜312包覆電子元件210之後，可移除用於承載與支撐的載體314，以進一步縮減封裝結構100的尺寸，但不以此為限。

如第1圖、第2圖與第3圖所示，在一些實施例中，在步驟S110之後且在步驟S120之前，也就是說，在於基底110上設置電子元件210之後，且在將電磁干擾屏蔽元件310貼附於電子元件210及基底110上之前，可於基底110與電子元件210之間形成底部填充膠(under fill)410，填入電子元件210與基底110之間的空隙。底部填充膠410可包括例如環氧樹脂或其他合適的材料，藉此以提升封裝結構100的結構強度與可靠性，但不以此為限。

第4圖為本發明另一實施例的封裝結構的剖視示意圖。如第1圖、第2圖、第3圖與第4圖所示，在一些實施例中，在步驟S120之後，即在將電磁干擾屏蔽元件310貼附於電子元件210及基底110上之後，可再進行一封膠製程(molding)，於基底110與電磁干擾屏蔽元件310上形成封膠材料510並包覆電磁干擾屏蔽元件310，藉此可形成本發明另一實施例的封裝結構100’。其中，封膠材料310可例如包括環氧樹脂、陶瓷粉、炭黑、其他合適的材料或上述材料的組合，但不限於此。

第5圖為本發明又一實施例的封裝結構的剖視示意圖。本實施例與第4圖所示實施例的差異在於，在貼附電磁干擾屏蔽元件310於電子元件210上之後，先移除載體314，再於基底110上形成封膠材料510。因此，製作完成後的封裝結構100”內沒有包括載體314。

如第3圖所示，透過如前所述的製造方法以製造封裝結構，本發明一實施例的封裝結構100可包括基底110、電子元件210以及電磁干擾屏蔽元件310。電子元件210設置於基底110上，電磁干擾屏蔽元件310貼附於電子元件210及基底110上，且電磁干擾屏蔽元件310覆蓋電子元件210。在一些實施例中，基底110可包括線路重分佈層112，且線路重分佈層112中導線電連接於電子元件210。在一些實施例中，封裝結構100還可包括底部填充膠410，底部填充膠410設置於基底110與電子元件210之間，但不限於此。在一些實施例中，電磁干擾屏蔽元件310可包括電磁干擾屏蔽膜312及載體314，載體314貼附於電磁干擾屏蔽膜312上，而電磁干擾屏蔽膜312貼附於電子元件210及基底110上並包覆電子元件210。如第4圖所示，本發明另一實施例的封裝結構100’還可進一步包括封膠材料510，且封膠材料510設置於基底110與電磁干擾屏蔽元件310上並包覆電磁干擾屏蔽元件310。本發明封裝結構100與封裝結構100’所包含的元件、結構及材料等在前述實施例中已詳細說明，故於此不再贅述。如第5圖所示，本發明又一實施例的封裝結構100”的電磁干擾屏蔽元件310不包括載體。

綜上所述，本發明的封裝結構及其製造方法是透過將電磁干擾屏蔽元件貼附於電子元件及基底上，使電磁干擾屏蔽元件覆蓋電子元件，以達到屏蔽電磁干擾的功效，且可縮減所形成的封裝結構的尺寸，使封裝結構具有較小的尺寸。並且，貼附電磁干擾屏蔽元件的製程可使用一般封裝結構製程中已有的現成機台設備，無須使用額外的特殊設備，因此可減少設備成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:封裝結構