TWI766164B - 封裝結構 - Google Patents
封裝結構 Download PDFInfo
- Publication number
- TWI766164B TWI766164B TW108118329A TW108118329A TWI766164B TW I766164 B TWI766164 B TW I766164B TW 108118329 A TW108118329 A TW 108118329A TW 108118329 A TW108118329 A TW 108118329A TW I766164 B TWI766164 B TW I766164B
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- metal
- substrate
- layer
- package structure
- Prior art date
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本發明提供一種封裝結構,其包括具有第一區域、第二區域以及第三區域的基底、至少一個電子元件、訊號收發元件以及金屬部件,其中基底的第三區域位於第一區域與第二區域之間。電子元件設置在基底上並位於第一區域內,訊號收發元件設置在基底上並位於第二區域內。金屬部件設置在基底上,且位於第三區域內。
Description
本發明是有關於一種封裝結構,特別是關於一種具有電磁屏蔽元件的封裝結構。
近年來,電子裝置正朝著將其中的電子元件小型化、高密集化等特色發展。然而當電子元件的密集度增加時,彼此之間的電磁干擾(electromagnetic interference,EMI)會導致裝置無法發揮良好的性能。為了解決電子元件之間的電磁干擾,需要在電子裝置中發展出具有電磁屏蔽功能的設計以降低電磁干擾對裝置性能的影響。
本發明的目的之一是提供一種具有電磁屏蔽元件的封裝結構,該電磁屏蔽結構可降低電子元件和訊號收發元件之間的電磁干擾。
本發明的一實施例提供了一種封裝結構,其包括一基底、至少一電子元件、一訊號收發元件以及一金屬部件。基底具有一第一區域、一第二區域以及一第三區域,其中第三區域位於第一區域與第二區域之間。電子元件設置在基底上並位於第一區域內,訊號收發元件設置在基底上並位於第二區域內。
金屬部件設置在基底上,且位於第三區域內。
本發明的一實施例提供了一種封裝結構的製作方法。該製作方法包括先提供一基底,其中基底包含一第一區域、一第二區域以及一第三區域,且第三區域位於第一區域與第二區域之間,然後在基底上設置至少一電子元件、一金屬部件和至少一訊號收發元件,其中電子元件設置在第一區域內,訊號收發元件設置在第二區域內,金屬部件設置在第三區域內。接著進行封膠製程,在第一區域上形成覆蓋電子元件的一第一封膠層,並在第二區域上形成覆蓋訊號收發元件的一第二封膠層。之後,進行一金屬塗佈製程,以形成覆蓋第一區域中的第一封膠層的一金屬屏蔽層。
本發明的金屬部件可作為電磁屏蔽元件,能提供電子元件與訊號收發元件之間的電磁屏蔽功能,且本發明具有金屬部件的封裝結構的製作方法可以簡化封裝結構的製程,藉此降低製造成本。
100:封裝結構
102:基底
102a:金屬層
102b:絕緣層
102c:保護層
102d:導電層
102e:凸塊
104:電子元件
106:金屬部件
106a、112a、114a:上表面
108:訊號收發元件
110:第一封膠層
110a:頂面
110b:外側壁
112:第二封膠層
114:金屬屏蔽層
502、504、506、508、510:步驟
D1:垂直方向
D2:水平方向
R1:第一區域
R2:第二區域
R3:第三區域
第1圖為本發明一實施例的封裝結構的剖視示意圖。
第2圖到第4圖為本發明一實施例的封裝結構的製作方法的示意圖。
第5圖為本發明一實施例的封裝結構的製作方法的流程示意圖。
本領域技術人員能可經由參考以下的詳細描述並同時結合所附圖式而理解本發明,須注意的是,為了使讀者能容易瞭解及並使圖式簡潔,本發明
的圖式只繪出封裝結構的一部分,且所附圖式中的特定元件並非依照實際比例繪圖。此外,圖中各元件的數量及尺寸僅作為示意,並非用來限制本發明的範圍。
應了解到,當元件或膜層被稱為在另一個元件或膜層“上”或“連接到”另一個元件或膜層時,它可以直接在此另一元件或膜層上或直接連接到此另一元件或層,或者兩者之間存在有插入的元件或膜層。相反地,當元件被稱為“直接”在另一個元件或膜層“上”或“直接連接到”另一個元件或膜層時,兩者之間不存在有插入的元件或膜層。
須知悉的是,以下所舉實施例可以在不脫離本揭露的精神下,將數個不同實施例中的技術特徵進行替換、重組、混合以完成其他實施例。
第1圖為本發明一實施例的封裝結構的剖視示意圖。如第1圖所示,封裝結構100包括基底102、電子元件104、金屬部件106和訊號收發元件108。基底102包括金屬層102a、絕緣層102b、保護層102c、導電層102d和凸塊102e,金屬層102a和導電層102d可分別包括例如鋁、銅、錫、鎳、金、銀、其他適合的導電材料或上述材料的組合,絕緣層102b和保護層102c可例如包括二氧化矽(silicon dioxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鉭(tantalum pentoxide)、氧化鋁(aluminum oxide)或其他適合的絕緣材料,凸塊102e可包括銅、錫、鎳、金、鉛或其他適合的導電材料,但本發明不以上述材料為限。金屬層102a與絕緣層102b可形成一重分佈層(redistribution layer,RDL),但不以此為限。在本實施例中,封裝結構100的基底102具有第一區域R1、第二區域R2和第三區域R3,其中第三區域R3位於第一區域R1和第二區域R2之間,且第
三區域R3在垂直方向D1上不與第一區域R1或第二區域R2重疊。電子元件104可設置在基底102的第一區域R1內,其中電子元件104可例如包括半導體晶片,但不以此為限。封裝結構100可包括一個以上的電子元件104,如第1圖所示,電子元件104在第一區域R1內可以覆晶(flip chip)或焊線接合(wire bonding)的方式設置在基底102上。訊號收發元件108可設置在基底102的第二區域R2內,其中訊號收發元件108可例如包括天線,但不以此為限。需注意的是,第1圖所示出的兩個電子元件104和一個訊號收發元件108僅為示例,本發明並不以此為限。舉例來說,封裝結構100中可包括更多或更少的電子元件104或訊號收發元件108。根據本發明,金屬部件106設置在基底102的第三區域R3內,且金屬部件106可包括任何適合作為電磁屏蔽結構的導電材料,例如鋁、銅、錫、鎳、金、銀、其他適合的導電材料或上述材料的組合,但不以此為限。換句話說,金屬部件106可位在電子元件104和訊號收發元件108之間,並隔離電子元件104和訊號收發元件108。因此,金屬部件106可提供電子元件104和訊號收發元件108之間的電磁屏蔽功能。此外,金屬部件106可與基底102表面上的導電層102d連接,並藉由導電層102d接地,例如透過基底102的導電層102d、重分佈層與凸塊102e而接地,以排除金屬部件106上多餘的電荷。導電層102d可包含與金屬部件106相連接的一接地線或是與基底102的一接地線電連接,當封裝結構100應用於電子裝置上時,金屬部件106可透過基底102與該電子裝置而接地。根據本實施例,金屬部件106可為可直立於基底102上的片狀結構或板狀結構,但不以此為限。舉例來說,金屬部件106可具有任何可提供電子元件104和訊號收發元件108之間的電磁屏蔽功能的形狀。
除了前述的結構和元件以外,本發明第一實施例的封裝結構100還包括第一封膠層110、第二封膠層112和金屬屏蔽層114。第一封膠層110和第二封膠
層112可例如包括由環氧樹脂、陶瓷粉和炭黑所組成的複合材料,但不限於此。第一封膠層110的材料與第二封膠層112的材料可相同或不同。第一封膠層110設置在基底102的第一區域R1內並覆蓋電子元件104,第二封膠層112設置在基底102的第二區域R2內並覆蓋訊號收發元件108。金屬屏蔽層114設置在基底102的第一區域R1內,並包覆第一封膠層110。也就是說,金屬屏蔽層114覆蓋第一封膠層110的頂面110a和外側壁110b。在本實施例中,金屬屏蔽層114可提供電子元件104與外界之間的屏蔽功能。此外,金屬屏蔽層114可電連接到金屬部件106,因此金屬屏蔽層114可藉由金屬部件106接地以排除多餘的電荷,而不須在基底102上額外形成其他連接金屬屏蔽層114的導電層。此處的接地指的是當封裝結構100應用於一電子裝置上時,金屬屏蔽層114可藉由金屬部件106、導電層102d和該電子裝置而接地。本實施例是以金屬屏蔽層114直接與金屬部件106直接相接觸而使兩者電連接,但不以此為限。此外,金屬屏蔽層114的上表面114a可與金屬部件106的上表面106a和第二封膠層112的上表面112a齊平,而第一封膠層的頂面110a則低於上表面114a、106a和112a。
第2圖到第4圖為本發明一實施例的封裝結構的製作方法的示意圖,第5圖為本發明一實施例的封裝結構的製作方法的流程示意圖。本發明一實施例的封裝結構的製作方法包括以下步驟。首先如第2圖所示,提供一基底102,基底102具有第一區域R1、第二區域R2以及位於第一區域R1和第二區域R2之間的第三區域R3。基底102的表面上可包括由絕緣層102b和金屬層102a或導電材料層所組成的重分佈層以及位在基底102外表面的保護層102c與導電層102d。接著,如第3圖所示,在基底102上設置電子元件104、金屬部件106和訊號收發元件108,其中電子元件104設置在基底102的第一區域R1內、訊號收發元件108設置在基底102的第二區域R2內、金屬部件106設置在基底102的第三區域R3內。換句
話說,在水平方向D2上,金屬部件106設置在電子元件104和訊號收發元件108之間。此外,本實施例中的電子元件104、金屬部件106和訊號收發元件108可分別以任意順序設置在基底102上,舉例來說,可先在基底102上設置電子元件104,接著設置金屬部件106,最後再設置訊號收發元件108,但本發明不以此為限,也可最先設置金屬部件106再設置電子元件104和訊號收發元件108,或是設置完電子元件104和訊號收發元件108後才設置金屬部件106。根據本實施例,金屬部件106可與基底102的表面上的導電層102d電連接,並藉由導電層102d而接地。接著,如第4圖所示,在基底102上設置電子元件104、訊號收發元件108和金屬部件106之後,可執行一封膠製程。該封膠製程包括將第一封膠層110設置在第一區域R1內和將第二封膠層112設置在第二區域R2內,其中第一封膠層110覆蓋電子元件104,第二封膠層112覆蓋訊號收發元件108。之後,在第一封膠層110的表面形成金屬屏蔽層114,使金屬屏蔽層114位於第一區域R1內,其中金屬屏蔽層114覆蓋的頂面110a和外側壁110b。在本實施例中,金屬屏蔽層114可例如藉由塗佈的方式形成在第一封膠層110的表面,但本發明不以此為限。另外,根據本實施例,金屬屏蔽層114可與金屬部件106電連接,並透過金屬部件106和導電層102d而接地。完成上述步驟之後,可選擇性的執行一凸塊形成步驟,在基底的下表面形成複數個凸塊102e,藉此形成本發明的封裝結構100,如第1圖所示。
如第5圖所示,本發明封裝結構的製作方法包括以下步驟:
步驟502:提供一基底,其中基底包括第一區域、第二區域和第三區域,且第三區域位在第一區域與第二區域之間。
步驟504:在基底上設置電子元件、訊號收發元件和金屬部件,其中電子元件設置在第一區域中,訊號收發元件設置在第二區域中,金屬部件設置在第三區域中。
步驟506:進行封膠製程,以在第一區域上形成覆蓋電子元件的第一封膠層,並在第二區域上形成覆蓋訊號收發元件的第二封膠層。
步驟508:進行金屬塗佈製程,以形成覆蓋第一封膠層的金屬屏蔽層。
步驟510:可選擇性的在基底的下表面形成複數個凸塊。
綜上所述,本發明提供了一種封裝結構及其製作方法。封裝結構包括了設置在基底上的金屬部件,且金屬部件位在電子元件與訊號收發元件之間。金屬部件可降低電子元件和訊號收發元件之間的電磁干擾。本發明沒有在基底中形成溝槽,而是在基底表面直接設置金屬部件,相較於在基底表面成溝槽的封裝結構,本發明利用金屬部件作為電磁屏蔽元件的設計結構可以簡化整個封裝製程,因此本發明的封裝結構製作方法可以在提供電磁屏蔽效果的同時也降低生產成本。
以上該僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:封裝結構
102:基底
102a:金屬層
102b:絕緣層
102c:保護層
102d:導電層
102e:凸塊
104:電子元件
106:金屬部件
106a、112a、114a:上表面
108:訊號收發元件
110:第一封膠層
110a:頂面
110b:外側壁
112:第二封膠層
114:金屬屏蔽層
D1:垂直方向
R1:第一區域
R2:第二區域
R3:第三區域
Claims (8)
- 一種封裝結構,其包括:一基底,其包含一第一區域、一第二區域以及一第三區域,其中該第三區域位於該第一區域與該第二區域之間;至少一電子元件設置在該基底上並位於該第一區域內;一訊號收發元件設置在該基底上並位於該第二區域內;一金屬部件,設置在該基底上,且位於該第三區域內;一第一封膠層,覆蓋該電子元件;一第二封膠層,覆蓋該訊號收發元件;以及一金屬屏蔽層,覆蓋該第一封膠層的頂面與外側壁;其中該金屬部件具有片狀結構或板狀結構,該金屬屏蔽層電連接到該金屬部件,且該金屬屏蔽層與該金屬部件的上表面共平面。
- 如請求項1所述的封裝結構,其包含複數個第一電子元件設置在該基底上的該第一區域內,且該等第一電子元件可分別以接點朝上的方式或覆晶方式設置在該基底上。
- 如請求項1所述的封裝結構,其中該基底表面包括與該金屬部件連接的一導電層。
- 如請求項3所述的封裝結構,其另包含複數個凸塊,設置在該基底的一下表面,且該金屬部件藉由該基底接地。
- 一種封裝結構的製作方法,該方法包括: 提供一基底,該基底包含一第一區域、一第二區域以及一第三區域,其中該第三區域位於該第一區域與該第二區域之間;在該基底上設置至少一電子元件、一金屬部件和至少一訊號收發元件,其中,該電子元件設置在該第一區域中,該訊號收發元件設置在該第二區域中,該金屬部件設置在該第三區域中;進行一封膠製程,以在該第一區域上形成一第一封膠層覆蓋該電子元件,並在該第二區域上形成一第二封膠層,覆蓋該訊號收發元件;以及進行一金屬塗佈製程,以形成一金屬屏蔽層覆蓋該第一區域中的該第一封膠層的頂面與外側壁;其中該金屬部件具有片狀結構或板狀結構,該金屬屏蔽層電連接到該金屬部件,且該金屬屏蔽層與該金屬部件的上表面共平面。
- 如請求項5所述的封裝結構的製作方法,其中該金屬屏蔽層電連接到該金屬部件。
- 如請求項5所述的封裝結構的製作方法,其中在完成該金屬塗佈製程之後,還包括在該基底相反於該電子元件的一表面形成複數個凸塊。
- 如請求項5所述的封裝結構的製作方法,其中該基底表面包括與該金屬部件連接的一導電層,且該金屬部件藉由該基底接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108118329A TWI766164B (zh) | 2019-05-28 | 2019-05-28 | 封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108118329A TWI766164B (zh) | 2019-05-28 | 2019-05-28 | 封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202044499A TW202044499A (zh) | 2020-12-01 |
TWI766164B true TWI766164B (zh) | 2022-06-01 |
Family
ID=74668242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108118329A TWI766164B (zh) | 2019-05-28 | 2019-05-28 | 封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI766164B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686649B1 (en) * | 2001-05-14 | 2004-02-03 | Amkor Technology, Inc. | Multi-chip semiconductor package with integral shield and antenna |
TW201010030A (en) * | 2008-08-27 | 2010-03-01 | Advanced Semiconductor Eng | Chip scale package structure, package structure and process thereof |
TWM517418U (zh) * | 2015-08-13 | 2016-02-11 | 力成科技股份有限公司 | 隔室遮蔽之多晶片封裝構造 |
TW201616632A (zh) * | 2014-10-22 | 2016-05-01 | 日月光半導體製造股份有限公司 | 半導體封裝元件 |
US20160351525A1 (en) * | 2010-02-18 | 2016-12-01 | Amkor Technology, Inc. | Shielded electronic component package |
US9721903B2 (en) * | 2015-12-21 | 2017-08-01 | Apple Inc. | Vertical interconnects for self shielded system in package (SiP) modules |
TW201737437A (zh) * | 2016-01-26 | 2017-10-16 | Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd | 新型嵌入式封裝 |
TW201820573A (zh) * | 2016-11-17 | 2018-06-01 | 台灣積體電路製造股份有限公司 | 晶片封裝結構 |
TW201907521A (zh) * | 2017-07-07 | 2019-02-16 | 南韓商三星電機股份有限公司 | 扇出型半導體封裝模組 |
TW201916186A (zh) * | 2017-09-15 | 2019-04-16 | 新加坡商星科金朋有限公司 | 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組 |
-
2019
- 2019-05-28 TW TW108118329A patent/TWI766164B/zh active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686649B1 (en) * | 2001-05-14 | 2004-02-03 | Amkor Technology, Inc. | Multi-chip semiconductor package with integral shield and antenna |
TW201010030A (en) * | 2008-08-27 | 2010-03-01 | Advanced Semiconductor Eng | Chip scale package structure, package structure and process thereof |
US20160351525A1 (en) * | 2010-02-18 | 2016-12-01 | Amkor Technology, Inc. | Shielded electronic component package |
TW201616632A (zh) * | 2014-10-22 | 2016-05-01 | 日月光半導體製造股份有限公司 | 半導體封裝元件 |
TWM517418U (zh) * | 2015-08-13 | 2016-02-11 | 力成科技股份有限公司 | 隔室遮蔽之多晶片封裝構造 |
US9721903B2 (en) * | 2015-12-21 | 2017-08-01 | Apple Inc. | Vertical interconnects for self shielded system in package (SiP) modules |
TW201737437A (zh) * | 2016-01-26 | 2017-10-16 | Zhuhai Advanced Chip Carriers&Electronic Substrate Solutions Technologies Co Ltd | 新型嵌入式封裝 |
TW201820573A (zh) * | 2016-11-17 | 2018-06-01 | 台灣積體電路製造股份有限公司 | 晶片封裝結構 |
TW201907521A (zh) * | 2017-07-07 | 2019-02-16 | 南韓商三星電機股份有限公司 | 扇出型半導體封裝模組 |
TW201916186A (zh) * | 2017-09-15 | 2019-04-16 | 新加坡商星科金朋有限公司 | 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組 |
Also Published As
Publication number | Publication date |
---|---|
TW202044499A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240014151A1 (en) | Package structure and manufacturing method thereof | |
US20200168572A1 (en) | Semiconductor package assembly having a conductive electromagnetic shield layer | |
US11081453B2 (en) | Semiconductor package structure with antenna | |
US10319699B2 (en) | Chip package having die structures of different heights | |
US7829961B2 (en) | MEMS microphone package and method thereof | |
US11587886B2 (en) | Semiconductor device | |
US10978406B2 (en) | Semiconductor package including EMI shielding structure and method for forming the same | |
US7462930B2 (en) | Stack chip and stack chip package having the same | |
TWI724313B (zh) | 屏蔽扇出型封裝之半導體裝置及製造方法 | |
US9716079B2 (en) | Multi-chip package having encapsulation body to replace substrate core | |
TWI541966B (zh) | 封裝堆疊結構及其製法 | |
US11735503B2 (en) | Method of manufacturing chip packaging structure with dissipation layer, flange and sealing pin | |
US10978421B2 (en) | Wafer-level packaging method and package structure | |
US11848318B2 (en) | Package structure and manufacturing method thereof | |
US20170141041A1 (en) | Semiconductor package assembly | |
KR100885419B1 (ko) | 적층형 패키지 구조체 | |
TWI766164B (zh) | 封裝結構 | |
TWI567882B (zh) | 半導體元件及其製造方法 | |
TWI556383B (zh) | 封裝結構及其製法 | |
TW201904011A (zh) | 電子封裝件及其製法 | |
TWI654728B (zh) | Multi-frequency antenna package structure manufacturing method and communication device thereof | |
TWI729895B (zh) | 半導體封裝 | |
US20110031594A1 (en) | Conductor package structure and method of the same | |
CN112530901A (zh) | 电子封装件及其制法 | |
CN111490025A (zh) | 电子封装件及其封装基板与制法 |