JP2010528482A - 干渉シールド電子機器モジュール及び同モジュールを提供する方法 - Google Patents

干渉シールド電子機器モジュール及び同モジュールを提供する方法 Download PDF

Info

Publication number
JP2010528482A
JP2010528482A JP2010509854A JP2010509854A JP2010528482A JP 2010528482 A JP2010528482 A JP 2010528482A JP 2010509854 A JP2010509854 A JP 2010509854A JP 2010509854 A JP2010509854 A JP 2010509854A JP 2010528482 A JP2010528482 A JP 2010528482A
Authority
JP
Japan
Prior art keywords
layer
circuit board
shield
outermost
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010509854A
Other languages
English (en)
Inventor
レティマキ,カイジャ
マーカンサス,グレタ
ヘイコネン,ミッコ
マケラ,キッモ
Original Assignee
エルコテック エスイー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルコテック エスイー filed Critical エルコテック エスイー
Publication of JP2010528482A publication Critical patent/JP2010528482A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064Earth or grounding circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Abstract

例えばRFI及び/又はEMIシールドされた回路基板(10)又はプリント回路又は類似の電子機器モジュールである干渉シールド電子機器モジュールであって、前記干渉シールドは、回路基板の回路基板層(12、13、14)の少なくとも1つのエッジゾーン(11)とコンタクト(4)を形成し、前記コンタクトは電子機器モジュール内で接地手段として機能し、前記回路基板は、電子機器モジュールの干渉シールドを提供する最外導電層(3)と、電子機器コンポーネントと、回路基板層の充填材内に埋め込まれた配線パターンとを含む少なくとも1つの回路カード層(12、13、14)ユニットと、有利には基板層又は樹脂層であり、最上回路基板層(12)の上方にオーバーレイされ、最外層(3)と最上回路基板層(12)との間の空間内に、電子機器コンポーネント及び配線パターンを最外層から絶縁するために最外層(3)の内面に接して形状が適合するように配置され、それにより、干渉シールドを提供するために、回路基板の側部エッジ(21)において最外層(3)と接地を与える回路基板層(12、13、14)のエッジゾーン(11)との間に直接的な導電性コンタクト(4)がある、封止活性化材料層(2)とを含む。このシールドモジュールは、最外シールド層(3)は、基本的に単層のカバーであり回路基板ユニット(10)の最外表面層であることを特徴とする。方法は、幾つかの回路基板ユニット(10)を含むパネル(1)が封止層(2)によって覆われる工程と、個々の回路基板(10)が回路基板ユニットの切り離し線(A−A、B−B)に沿ってパネルから切り離される工程と、導電性の干渉シールドを形成する最外層として周囲シールド層が塗布される工程とを含むことを特徴とする。

Description

本発明は、回路基板ユニット(10)又はプリント回路又は類似の電子機器モジュールといった、干渉シールドされた、例えばRFI(RFI、無線周波数干渉)及び/又はEMIシールドされた(EMI、電磁干渉)電子機器モジュール、特に、回路基板又はプリント回路又は類似の電子機器モジュールといった電子機器モジュールをEM干渉(EM、「電磁干渉」)及び/又はRF干渉(RF、「無線周波数干渉」)から保護する干渉シールドされた電子機器モジュールに関し、換言すれば、本発明は、電子機器モジュールを、RFI及び/又はEM干渉からシールドするための解決策に関する。
より正確には、本発明は、独立請求項1のプリアンブルによる、干渉シールド電子機器モジュール、例えば、RFIシールド及び/又はEMIシールド回路基板に関する。本発明は更に、独立請求項11のプリアンブルによる、干渉シールド電子機器モジュール、例えば、RFIシールド及び/又はEMIシールド回路基板を提供する方法に関する。
従来技術では、通常、RF及び/又はEM干渉からシールドされるべき電子機器モジュールの接地は、最も外側の周囲シールド層と、接地層として機能する回路基板層との間に導電性コンタクトを形成することにより行われる。接地層には接地パッドが設けられ、コンタクトは、通常、複数の回路基板層のそれぞれが埋め込められた絶縁基板層内に、ビア又はマイクロビアと呼ばれる開口又はキャビティを介して延在する。
最も近い従来技術である特開2005−276980号公報には、回路コンポーネントと配線パターンと外部シールディングとが設けられたモジュールを製造する方法が記載される。この公報によれば、電気装置のサイズ、高さ、及び重量の観点から高周波自体に対しては十分なシールド効果が提供される。更にこの公報には、シールディングによって、内部電子コンポーネントが設けられたモジュールのシールディングが改善されることが述べられている。この公報内に記載される方法では、内部電子コンポーネント及び幾つかの内部回路基板が設けられたモジュールは、切断によって別個の回路基板に分けられる。化学銅コーティングである第1の金属層、電解銅コーティングである第2の金属層、及び、第2の金属層の銅の酸化を阻止することを目的とする第3の金属層が、別個の回路基板のそれぞれの絶縁体の表面上及び外側の側面上に形成される。この公報によれば、この解決策の最も重要な問題及び欠点は、シールディング自体が多層構造であり、また、この多層構造は様々なコーティング技術で作成されるので、製造プロセスは技術的に複雑で且つ遅く、相当量のラインスペースを必要とすることである。
特開2006−286915号公報には、接地層を有する回路基板内に組み込まれたコンポーネントが、絶縁樹脂内に閉じ込められ、金属フレークを含み絶縁樹脂層上に広げられる導電性樹脂層によって干渉からシールドされることが提案されている。この場合、導電性樹脂層が干渉シールドとして機能することができる。
本発明は、従来技術による解決策に関連するこれらの問題及び欠点を少なくとも実質的に除去又は低減することを目的とする。本発明の第2の目的は、干渉シールディングを行う新規且つ独創的な解決策を実現することであり、この解決策は、例えば移動通信機器の回路基板の干渉シールドに適しているであろう。本発明の第3の目的は、アセンブリライン上での回路基板の干渉シールディングの実行を単純化し、かつ、干渉シールディングを実行するための、例えば移動通信機器の回路基板用の干渉シールディングを実行するための新規且つ独創的な方法を達成することである。
本発明のこれらの目的は、概して冒頭で言及した独立請求項1の特徴部分による干渉シールド電子機器モジュールによって達成することができる。
本発明のこれらの目的は更に、概して冒頭で言及した独立請求項9の特徴部分による方法によって達成することができる。
移動局に用いられる干渉シールド回路基板を、本発明の有利な適用分野として言及することができる。
本発明の他の特別な特徴に関しては、添付の特許請求の範囲の従属項を参照されたい。
本発明の利点については、次のように述べることができる。本発明によって、アセンブリライン上で必要となるステージ数を減らすことができ、回路基板の構造高さ及び表面積の両方が、従来技術によって実現されうる干渉シールド回路基板の構造高さ及びモジュールの表面積よりに実質的に小さい、干渉シールド構造を実現でき、接地パッドに適応する接地技術によって実現可能である硬度よりも優れた硬度を有するコンタクトが実現され、製造公差が従来の接地パッドに適応する接地技術よりも実質的に大きい。
本発明を、特許図面を参照しながら本発明の有利な実施形態によって例示的にのみ以下に説明する。
図1は、本発明の第1の好適な実施形態による回路基板ユニットの側断面図を示し、このユニットは、好適には単層の金属層であって且つ回路基板層のエッジゾーンと直接の導電性コンタクトとなる場合に干渉シールディングを与える最外層によって覆われ、従って、コンタクトは接地手段として機能する。 図2は、本発明の第2の好適な実施形態による干渉シールド回路基板の部分側断面図を示す。 図3は、図7の最も外側の周囲層がない図1のシールドされていない回路基板ユニットの側断面図であって、このシールドされていないユニットは、形状が適合する封止材料層によって覆われ、また、少なくとも1つの回路基板層の少なくとも1つのエッジゾーンが接地手段として機能し、回路の側部エッジにおいて露出される。図4は図のパネル内の1つの回路基板ユニットの隅部 図4は、図2のパネル内の1つの回路基板ユニットの隅部を示し、このユニットは、図3の平面C−Cで上から見た場合に切断線A−A及びB−Bに沿って本発明に従って単一化(singulate)される。すなわち、複数の回路基板層の最上回路基板層上に封止層が適用される前であって、回路基板層はそれぞれ埋め込まれた配線パターンと電気コンポーネントとを含む。明確化のため、互いに重ね合わされた複数の回路基板の積み重なり(pile)は透明に図示する。 図5は、上から見て、切断又は非パネル化(depanelisation)線に沿って切り離されるべき、回路基板ユニットのような15個の電子機器モジュールを有するパネルを示す。 図6は、上から見て、オーバーモールドされた樹脂又は別のモールド可能な、形状が一致する絶縁材料といった、封止活性化層で覆われ且つ切断線に沿って単一化(singulate)される、回路基板ユニットのパネルといった、電子機器モジュールのパネルを示す。 図7は、上から見て、切断線に沿ってパネルから切り離された回路基板を示す。 図8は、ペースト、ペイント、又は類似の材料を含むベイスンの上方の底部側からの真空を利用した回路基板ユニットの移動と、ベイスン中への回路基板ユニットの浸漬(この場合、ベイスン内の材料の高さが調節される)とを示す。 図9は、浸漬後、乾燥できる状態となっている回路基板ユニットを示す。
図1を参照する。図1は、第1の好適な実施形態によるEMI/RFIシールド回路基板ユニット1の側断面図を示す。図1の実施形態では、回路基板10の断面形状は有利には平行四辺形であり、最も有利には長方形の平行四辺形である。
図1の電子機器モジュール10は、1つの又は幾つかの多層の回路基板ユニットを含む電子機器部分を含み、多層の回路基板ユニットの層12、13、14、16は互いに上下に配置される。回路基板ユニットの電子機器部分は、封止活性化層2によって覆われ、この封止活性化層2は絶縁材からなり、通常、多層の回路基板ユニット12、13、14、16、17の最上層12上にオーバーモールドされる。このオーバーモールド層の材料は、通常、樹脂又は別のモールド可能な絶縁材である。最外層として、電子機器モジュール10には、EMI/RFIシールドといった干渉シールドを与える単層の周囲シールド層3が適用される。多層の電子機器部分を含む回路基板ユニット10の構成には、
・通常、耐火クラス、好適にはクラス5のファイバーボードから作られる片面コア層17又は両面コア層、及び
・好適には銅である充填材内に配線パターンが埋め込まれている回路コンポーネント層12、13、14が含まれる。
図1の実施形態に関連して、電子機器部分12、17が、面内で隣り合って配置されている1つの又は幾つかの単層の回路基板ユニット12、17から構成されてもよいことを強調することには理由がある。絶縁性の活性化層2は単層の回路基板ユニットの最上層12を覆う。オーバーモールド層の好適な材料は樹脂及び他のモールド可能な絶縁材である。最外層として、電子機器モジュールには、EMI/RFIシールドを与える周囲シールド層3が適用される。単層の電子機器部分を含む回路基板ユニット10の構成には、
・通常、耐火クラス、好適にはクラス5のファイバーボードから作られる片面コア層又は両面コア層17、及び
・好適には銅である充填材内に配線パターンが埋め込まれている回路コンポーネント層12が含まれる。
図1による第1の実施形態では、覆っている単層シールド層3は、電磁干渉及び/又は無線周波数干渉に対する及びこの種の放射に対するシールドを回路基板ユニット10周りに実現させる、有利には金属層、好適には銅であり、従って、有利にはRFI及び/又はEMI干渉シールドである2方向性の干渉シールドが提供される。回路基板層12、13、14のエッジゾーン11は、回路基板層のエッジゾーンが、好適には回路コンポーネント層12、14、15のエッジ充填材及び導電性コンタクト4にある場合に、回路基板ユニットにおける接地手段として機能する。個々の回路コンポーネント層は、ビア15及び/又はマイクロビアによって互いに接続されていることが好適である。従って、エッジゾーンは、回路基板ユニットの側部エッジにおいて、接地を与えるコンタクト手段として機能する。図1の実施形態では、回路コンポーネント層12、13、14の充填材料は、接地手段として機能し、且つ、周囲シールド層との導電性コンダクトを与える、例えば銅であってよい。
図2を参照する。図2は、第2の好適な実施形態によるEMI/RFIシールド回路基板ユニット1の側断面図を示す。図2の実施形態では、回路基板10の断面形状は有利には平行四辺形であり、最も有利には長方形の平行四辺形である。
図2による第2の実施形態では、覆っている単層シールド層3は、電磁干渉及び/又は無線周波数干渉に対する及びこの種の放射に対するシールドを回路基板ユニット10周りに実現させる、有利には金属層、好適には銅であり、従って、有利にはRFI及び/又はEMI干渉シールドである2方向性の干渉シールドが提供される。回路基板層12、13、14のエッジゾーン11は、回路基板層のエッジゾーンが、好適には回路コンポーネント層12、14、15のエッジ充填材及び導電性コンタクト4にある場合に、回路基板ユニットにおける接地手段として機能する。個々の回路コンポーネント層は、ビア15及び/又はマイクロビアによって互いに接続されていることが好適である。従って、エッジゾーンは、回路基板ユニットの側部エッジにおいて、接地を与えるコンタクト手段として機能する。図2の実施形態では、回路コンポーネント層12、13、14充填材料は、接地手段として機能し、且つ、周囲シールド層との導電性コンダクトを与える、例えば銅であってよい。
図1による実施形態と図2による実施形態との基本的な相違点は、
・シールドされていない回路モジュールの側面上且つ周囲シールド層3の下に追加の接着層8が配置されること、又は
・シールドされていない回路モジュールの外側側面が予め化学的に処理されること、又は
・好適にはシールドされていない回路モジュールの外側側面をグルービング(grooving)することによって、シールドされていない回路モジュールの外側側面が予め機械的に処理されることである。
これらの処置により、封止層2と最も外側の導電性シールド層3との接合が固定され且つ確実にされる。
追加の層8又はシールドされていない回路基板ユニットの予め処理された表面の構造は、完全体である必要はない。従って、その構造は穴が開いていてもネット状であってもよく、それによりシールド層3と、回路基板層12、13、14のエッジゾーン11及び封止層2の外面の両方との接合が向上する。
図3を参照する。図3は、切り離し線(A−A、B−B、図5参照)に沿って回路基板モジュール10のパネル(1、図5参照)から切り離されたシールドされていない回路基板10の断面を示す。このシールドされていない回路基板は、形状が適合する封止活性化層2によってのみ覆われ、この形状が適合する封止活性化層は、回路基板ユニット10上の最も外側の囲いとして適用される干渉シールド層(3、図1及び図2参照)からコンポーネントを絶縁することを目的とする。下部又は底部回路基板の上部層14、及び、各内部又は内側回路基板の上部層13、並びに、最上回路基板の最上層12は、これらの層を接地手段として用いるために、従って、層12、13、14を接地層として用いるために、銅から作られることが好適であり、又は、銅が充填された電子機器回路層から少なくとも構成される。接地層12、13、14のエッジは、回路基板10の側部エッジにおいて、回路基板のエッジにある銅の中心線に沿って伸びる切り離し線に沿ってなされるパネルの切り離し切断によって露出する。好適には銅である接地金属が切り離し切断によって露出されることを確実にするために、各接地層12、13、14は、エッジゾーン11を与えるために銅によって縁取りされ、このエッジゾーン11によって、外側のコーティング層、すなわち、カバーリング層3とのコンタクト4が確実にされる。回路基板10は、例えば多層のプリント回路基板又は類似の電子機器コンポーネントである。
図4を参照する。図4は、パネル(1、図5参照)内の1つの個別のシールドされていない回路基板ユニット10の電子機器部分の隅部を示す。このシールドされていない回路基板は、封止活性化層2が回路基板ユニットの最上回路基板層12上に適用された後に、切断線A−A及びB−Bに沿って単一化(singulate)又は切り離される。明確化のために、最上回路基板層12は透明に図示されている。
複数の回路基板層の各エッジゾーン11と、導電性コーティング層、すなわち、導電性カバーリングシールド層3との間の、回路基板の側部エッジ21における導電性コンタクト4による回路基板10の層11、12、14の接地を最大にする、確実にする、及び支援するために、
・回路基板10は、導電性コーティング/カバーリングシールド層3が、ビア15又はマイクロビアによって互いに接続される複数の回路基板の積み重なり上に適用される前に切断/切り離し線A−A、B−Bに沿ってパネル1から単一化(singulate)/切り離され、
・エッジゾーン11、並びに、回路基板の電子機器コンポーネントと各層12、13、14内の配線パターンとの間の空間が、充填金属及び縁取り金属によって回路基板の最上領域全体を覆うために、導電性金属、有利には充填銅によって充填される。
図5、図6、及び図7を参照する。対の切り離し線A−A、B−B、すなわち、1つの回路基板10又は複数の回路基板列と重なる切り離し線では、これらの線間の間隔dが、個々の回路基板又は回路基板列の幅Dよりも小さい。回路基板列に重なる切り離し線A−Aの各対では、線間の間隔dが、個々の回路基板又は回路基板列の幅Dよりも小さいことが有利である。
図5を参照する。図5は、干渉シールドされていない15個の回路基板10を含むパネル10を示す。後の処理ステージにおいて個々の回路基板を互いから切り離すために用いられる、パネルの切断線A−A及びB−Bは、図5に破線及び点線によって図示される。
図6を参照する。図6は、15個のシールドされていない回路基板10を含むパネル1を示す。このパネルは、形状が適合する、基板層の封止材料層2によって覆われ、基板層は、所定の位置に好適にはモールドされるか、又は、任意のモールド可能な且つ絶縁材から形成されてよい。個々の回路基板の切り離し線A−A及びB−Bは、図6において図5と同様に破線及び点線によって図示される。
図7は、切り離し線A−A及びB−Bに沿って互いに切り離された、カバー済み回路基板10を示す。この干渉シールド回路基板は、封止材料層2を含み、複数の回路基板層の積み重なりが埋め込まれる。封止材料層は、所定の位置にモールドされ、干渉シールドを実現するシールド層3によって覆われ、それにより、シールド層は、少なくとも、最上回路基板層12の充填材中に埋め込まれた電子コンポーネントに必要な領域に対応する表面を覆う。RFI/EMIシールドをもたらすシールド層3は、電子機器モジュールの周囲において、各回路基板層12、13、14のエッジゾーン11との導電性コンタクト4を実現し、換言すると、周囲シールド層は、回路基板ユニットの回路基板層のそれぞれと別途に接地され、故に、コンタクト4は接地手段として機能する。
干渉シールド回路基板を提供するためのプロセスを段階ごとに示す図8及び図9を参照する。
・図8は、例えばペースト、ペイント、インク、又は類似物である導電性材料を含むベイスン5の上方の真空ノズルによって、単一化された(singulated)回路基板ユニットの底部側からの個々の回路基板10の移動と、導電性ペースト又はペイント又はインク中への矢印の方向における回路基板ユニット10の浸漬とを示し、それによって、ベイスン内の材料のレベル高さが制御又は調節される。
・図9は、浸漬後、ベイスンからの個々の回路基板ユニットのリフトを示すが、ここでは、回路基板ユニットは、回路基板において金属層12、13、14のエッジゾーン11とのコンタクト4を形成し、接地層として機能する材料層によって覆われ、その後、回路基板は乾燥できる状態となっている。乾燥後、回路基板層を接地させ且つ干渉シールド電子機器モジュールを提供するために、回路基板層12、13、14のエッジゾーン11との導電性コンタクトを作るコーティング層、すなわち、カバーリング層3が形成される。
本発明は、その例を使ってのみ上述した。当業者であれば、この例が本発明の範囲をいかようにも限定することを意味しておらず、むしろ幾つかの変形及び代替の実施形態並びに等価の変更が、特許請求の範囲によって定義される発明内で可能であることは明らかであろう。従って、パネルから切り離された回路基板は、スパッタリング、塗布、ストリームを用いた噴霧、又は同様の別の金属コーティング法によって干渉シールドを実現するコーティング層又はカバーリング層といった金属コーティングを適用することによっても覆われてもよい。

Claims (17)

  1. 例えばRFI及び/又はEMIシールドされた回路基板ユニット(10)又はプリント回路又は類似の電子機器モジュールである干渉シールド電子機器モジュールであって、前記干渉シールドは、前記回路基板の回路基板層(12、13、14)の少なくとも1つのエッジゾーン(11)とコンタクト(4)を形成し、前記コンタクトは前記電子機器モジュール内で接地手段として機能し、前記回路基板は、
    前記電子機器モジュールの前記干渉シールドを提供する最外導電層(3)と、
    電子機器コンポーネントと、前記回路基板層の充填材内に埋め込まれた配線パターンとを含む少なくとも1つの回路カード層(12、13、14)ユニットと、
    有利には基板層又は樹脂層であり、最上回路基板層(12)の上方にオーバレイされ、前記最外層(3)と最上回路基板層(12)との間の空間内に、前記電子機器コンポーネント及び前記配線パターンを最外層から絶縁するために前記最外層(3)の内面に接して形状が適合するように配置され、それにより、前記干渉シールドを提供するために、前記回路基板の前記側部エッジ(21)において、前記最外層(3)と接地を与える前記回路基板層(12、13、14)の前記エッジゾーン(11)との間に直接的な導電性コンタクト(4)がある、封止活性化材料層(2)と、
    を含む、干渉シールド電子機器モジュールであって、
    前記最外シールド層(3)は、基本的に単層のカバーであり前記回路基板ユニット(10)の最外表面層であることを特徴とする、干渉シールド電子機器モジュール。
  2. 前記最外シールド層(3)は、基本的に均一であるRFI及び/又はEMIシールドであり、且つ、前記回路基板ユニット(10)を、前記ユニットの最上面及び前記ユニットの各側面において前記最外層として覆う単層の層であることを特徴とする、請求項1に記載の干渉シールド電子機器モジュール。
  3. 前記回路基板ユニット上の前記最外層として適用された前記最外シールド層(3)は、例えば浸漬、スパッタリング、塗布、噴霧、ストリーミング、又は他の類似する方法といった好適な金属コーティング方法によって適用される選択金属の金属コーティングであることを特徴とする、請求項1に記載の干渉シールド電子機器モジュール。
  4. 任意選択的に、
    前記最外シールド層(3)と、予め化学的に処理された前記封止層(2)の前記外側側部エッジ又は表面及び前記回路基板層(12、13、14)のエッジゾーン、又は、好適にはグルービングによって予め機械的に処理された前記封止層(2)の前記外側側部エッジ又は表面及び前記回路基板層(12、13、14)のエッジゾーンとの間に追加の層(8)が配置されることを特徴とする、請求項3に記載の干渉シールド電子機器モジュール。
  5. 前記追加の層(8)又は前記予め処理された表面の構造は、均一であることを特徴とする、請求項4に記載の干渉シールド電子機器モジュール。
  6. 前記接着層(8)の構造は、穴が開いている又はネット状といった非単一体であることを特徴とする、請求項4に記載の干渉シールド電子機器モジュール。
  7. 前記回路基板層(12、13、14)の前記エッジゾーン(11)と前記コーティング/カバーリングシールド層(3)との間の前記導電性コンタクト(4)によって実現される回路基板層の接地を最大にする、確実にする、及び支援するために、
    前記回路基板層(12、13、14)は、ビア(15)又はマイクロビアによって互いに接続され、
    前記エッジゾーン(11)、並びに、前記電子機器コンポーネントと配線パターンとの間の前記空間は、有利には前記充填金属及び縁取り金属によって前記回路基板層の最上領域全体を覆うために各層(12、13、14)内に銅を充填することで、導電性金属によって充填されることを特徴とする、先行する請求項のいずれかに記載の干渉シールド電子機器モジュール。
  8. 前記干渉シールドは、例えば前記移動局の前記回路基板の前記干渉シールドといった通信機器の干渉シールドであることを特徴とする、先行する請求項のいずれかに記載の干渉シールド電子機器モジュール。
  9. RFI及び/又はEMIシールド回路基板ユニット(10)又はプリント回路又は類似の電子機器モジュールである干渉シールド電子機器モジュールを提供する方法であって、前記シールドモジュールは、
    電子機器コンポーネントと、前記回路基板層の充填材内に埋め込まれた配線パターンとを含む少なくとも1つの回路カード層(12、13、14)ユニットと、
    有利には基板層又は樹脂層であり、最上回路基板層(12)の上方にオーバーレイされ、前記最外層(3)と最上回路基板層(12)との間の空間内に、前記電子機器コンポーネント及び前記配線パターンを最外層から絶縁するために前記最外層(3)の内面に接して形状が適合するように配置され、それにより、前記干渉シールド電子機器モジュール、好適には前記EMIシールド及び/又は前記RFIシールド電子機器モジュールを実現するために、前記回路基板(10)の前記側部エッジ(21)において、前記シールド層(3)と、接地させる前記回路基板層(12、13、14)の前記エッジゾーン(11)との間に直接的な導電性コンタクト(4)がある、封止活性化材料層(2)と、
    を含み、
    前記方法は、幾つかの回路基板ユニット(10)を含むパネル(1)が封止層(2)によって覆われる工程と、個々の回路基板(10)が前記回路基板ユニットの切り離し線(A−A、B−B)に沿って前記パネルから切り離される工程と、導電性の干渉シールドを形成する前記最外層として周囲シールド層が適用される工程と、を含むことを特徴とする方法。
  10. 前記最外層は、基本的に均一で且つ最も有利には単層の層として、前記回路基板ユニットの最上面及び前記側面上に適用されて前記干渉シールド電子機器モジュールを提供することを特徴とする、請求項9に記載の方法。
  11. 前記回路基板ユニット(10)は、1つの回路基板ユニット(10)又は複数の回路基板ユニット(10)の列に重なる切り離し線(A−A、B−B)に沿って前記パネル(1)から切り離されることを特徴とする、請求項9に記載の方法。
  12. 前記接地手段、有利には前記充填金属、最も有利には銅は、前記切り離し線(A−A、B−B)に沿った前記回路基板ユニット(10)の切り離し切断によって、前記回路基板ユニットの前記側部エッジ(21)において露出することを特徴とする、請求項11に記載の方法。
  13. 前記干渉シールドは、前記シールドされていない回路基板ユニット(10)上に、有利には金属層である導電性材料の前記最外層(3)を適用し、前記最外層を、接地される前記回路基板層(12、13、14)の前記エッジゾーン(11)と前記導電性コンタクト(4)させることによって実現され、前記コンタクトは、前記回路基板ユニット(10)の前記側部エッジ(21)における前記接地手段として機能することを特徴とする、先行する請求項9〜12のいずれかに記載の方法。
  14. 前記パネル(1)から切り離された前記回路基板ユニット(10)は、有利にはペースト、ペイント、インク、又は類似の導電性材料である導電性材料を含むベイスン内に浸漬され、最終的に前記回路基板は乾燥され、それにより、前記最外面となる前記周囲シールド層(3)は、前記回路基板層の前記エッジゾーン(11)と前記導電性コンタクト(4)を実現する材料から形成されることを特徴とする、先行する請求項9〜13のいずれかに記載の方法。
  15. 最も有利には金属コーティングである前記シールド層(3)を実現する前記最外周囲層(3)は、前記シールドされていない電子機器モジュールの前記最上面及び前記側面上に、スパッタリング、ペインティング、噴霧、ストリーミングといった好適な金属コーティング方法によって塗布されることを特徴とする、先行する請求項9〜14のいずれかに記載の方法。
  16. 前記シールド層(3)の接合を確実にするために、任意選択的に、
    前記最外シールド層(3)と、予め化学的に処理された前記封止層(2)の前記外側側部エッジ又は表面及び前記回路基板層(12、13、14)のエッジゾーン、又は、好適にはグルービングによって予め機械的に処理された前記封止層(2)の前記外側側部エッジ又は表面及び前記回路基板層(12、13、14)のエッジゾーンとの間に追加の接着層(8)が配置されることを特徴とする、先行する請求項9〜15のいずれかに記載の方法。
  17. 前記回路基板層の前記エッジゾーン(11)のそれぞれと前記導電性シールド層(3)との間の、前記回路基板ユニットの前記側部エッジ(21)における前記導電性コンタクト(4)による前記回路基板ユニット(10)の前記層(11、12、14)の接地を最大にする、確実にする、及び支援するために、
    前記回路基板(10)は、前記導電性シールド層(3)が前記シールドされていない回路基板ユニット上に適用される前に、前記パネル(1)から前記切断線(A−A、B−B)に沿って単一化される/切り離され、
    前記エッジゾーン(11)、並びに、前記電子機器コンポーネントと配線パターンとの間の前記空間は、有利には前記充填金属及び縁取り金属によって前記回路基板層の最上領域全体を覆うために各層(12、13、14)内に銅を充填することで、導電性金属によって充填され、かつ、
    前記個々の回路基板ユニット(10)は、有利にはペースト、ペイント、インク、又は類似の導電性材料である導電性材料を含むベイスン内に浸漬され、前記ベイスンにおいて、前記材料の高さが調節されることを特徴とする、先行する請求項9〜16のいずれかに記載の方法。
JP2010509854A 2007-05-25 2008-05-26 干渉シールド電子機器モジュール及び同モジュールを提供する方法 Pending JP2010528482A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20070415A FI20070415L (fi) 2007-05-25 2007-05-25 Suojamaadoitus
PCT/FI2008/000059 WO2008145804A2 (en) 2007-05-25 2008-05-26 Interference shielded electronics module and method for providing the same

Publications (1)

Publication Number Publication Date
JP2010528482A true JP2010528482A (ja) 2010-08-19

Family

ID=38069455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010509854A Pending JP2010528482A (ja) 2007-05-25 2008-05-26 干渉シールド電子機器モジュール及び同モジュールを提供する方法

Country Status (9)

Country Link
US (1) US20100157545A1 (ja)
JP (1) JP2010528482A (ja)
CN (1) CN101755496A (ja)
BR (1) BRPI0810939A2 (ja)
CA (1) CA2688334A1 (ja)
FI (1) FI20070415L (ja)
MX (1) MX2009012821A (ja)
RU (1) RU2009145643A (ja)
WO (1) WO2008145804A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016121491A1 (ja) * 2015-01-30 2017-10-05 株式会社村田製作所 電子回路モジュール

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2451259A4 (en) * 2009-10-01 2013-07-03 Panasonic Corp MODULE AND PRODUCTION METHOD THEREOF
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
CN104602366B (zh) * 2013-10-30 2018-09-25 太阳诱电株式会社 通信模块
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
CN105374925B (zh) * 2014-08-22 2018-07-13 无锡极目科技有限公司 一种基于无机物的led磊晶积层电路板及其制备方法
TWI572150B (zh) * 2014-10-20 2017-02-21 財團法人資訊工業策進會 信號發射裝置、訊息產生系統與信號功率調整方法
CN106686932B (zh) 2015-11-05 2019-12-13 精能医学股份有限公司 植入式电子装置的防水结构
EP3232751B1 (de) * 2016-04-12 2018-07-18 MD Elektronik GmbH Elektrische steckkupplungsvorrichtung
KR101896435B1 (ko) * 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
CN108976451A (zh) * 2017-06-01 2018-12-11 苏州国动环保节能科技有限公司 一种消除电器使用时产生的电磁辐射的涂料使用方法
DE102017210894A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
RU2713650C1 (ru) * 2019-03-19 2020-02-06 Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") Устройство экранирования электронных узлов многослойной СВЧ платы от электромагнитного излучения
EP3817043A1 (en) * 2019-10-31 2021-05-05 Heraeus Deutschland GmbH & Co KG Electromagnetic interference shielding in recesses of electronic modules
CN112867226B (zh) * 2019-11-27 2022-12-06 鹏鼎控股(深圳)股份有限公司 高频传输电路板及其制作方法
CN112770482B (zh) * 2020-12-04 2023-11-28 深圳国人无线通信有限公司 一种印制板组件及屏蔽结构
CN112908963B (zh) * 2021-01-19 2022-12-23 青岛歌尔智能传感器有限公司 基板结构、制备方法及电子产品
CN113766818A (zh) * 2021-08-06 2021-12-07 展讯通信(上海)有限公司 多层堆叠封装组件及多层组件的封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073660Y2 (ja) * 1989-02-27 1995-01-30 任天堂株式会社 Emi対策用回路基板
JP2001339016A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP2005276980A (ja) 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
JP2006286915A (ja) 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd 回路モジュール
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016121491A1 (ja) * 2015-01-30 2017-10-05 株式会社村田製作所 電子回路モジュール

Also Published As

Publication number Publication date
FI20070415L (fi) 2008-11-26
MX2009012821A (es) 2010-04-01
WO2008145804A9 (en) 2009-01-22
RU2009145643A (ru) 2011-06-27
BRPI0810939A2 (pt) 2014-12-23
WO2008145804A2 (en) 2008-12-04
US20100157545A1 (en) 2010-06-24
CN101755496A (zh) 2010-06-23
FI20070415A0 (fi) 2007-05-25
WO2008145804A3 (en) 2009-03-05
CA2688334A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP2010528482A (ja) 干渉シールド電子機器モジュール及び同モジュールを提供する方法
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN102054821B (zh) 具有内屏蔽体的封装结构及其制造方法
EP2268117B1 (en) System and method of forming isolated conformal shielding areas
KR101171512B1 (ko) 반도체 패키지의 제조 방법
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US8881387B2 (en) Methods and apparatus for shielding circuitry from interference
US9144183B2 (en) EMI compartment shielding structure and fabricating method thereof
CN103053021A (zh) 电子元器件及其制造方法
KR101153570B1 (ko) 반도체 패키지 모듈
CN101814484A (zh) 芯片封装体及其制作方法
JP4983219B2 (ja) 部品内蔵基板
CN104425461A (zh) 电路模块
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
US9370092B2 (en) Multilayer wiring board
KR101141443B1 (ko) 반도체 패키지의 제조 방법
WO2022071235A1 (ja) 回路モジュール
JP2015144165A (ja) 回路モジュール及びその製造方法
KR101153536B1 (ko) 고주파 패키지
KR20130025594A (ko) 전자 부품 모듈의 제조 방법
CN100583422C (zh) 具有电磁干扰屏蔽作用的电子元件及其封装方法
KR20110133821A (ko) 고주파 패키지
JPS63314898A (ja) 表面実装部品用シ−ルドパッケ−ジ