CN100583422C - 具有电磁干扰屏蔽作用的电子元件及其封装方法 - Google Patents

具有电磁干扰屏蔽作用的电子元件及其封装方法 Download PDF

Info

Publication number
CN100583422C
CN100583422C CN 200710007983 CN200710007983A CN100583422C CN 100583422 C CN100583422 C CN 100583422C CN 200710007983 CN200710007983 CN 200710007983 CN 200710007983 A CN200710007983 A CN 200710007983A CN 100583422 C CN100583422 C CN 100583422C
Authority
CN
China
Prior art keywords
circuit layer
electronic component
construction
protective circuit
encapsulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710007983
Other languages
English (en)
Other versions
CN101236945A (zh
Inventor
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Priority to CN 200710007983 priority Critical patent/CN100583422C/zh
Publication of CN101236945A publication Critical patent/CN101236945A/zh
Application granted granted Critical
Publication of CN100583422C publication Critical patent/CN100583422C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供具有电磁干扰屏蔽作用的电子元件及其封装方法,本发明在电子元件的焊接面粘着有一个转接基板,在转接基板的底部铺设有一个作为EMI屏蔽的保护电路层,以及布置一个封装电路层,在保护电路层与转接基板之间,以及封装电路层与保护电路层之间利用绝缘材料区隔,再在转接基板底部的既定位置注入与保护电路层接续的锡球作为EMI接地焊点,以及注入与封装电路层接续的锡球作为电子元件与印刷电路板连接的焊点,以构成一种能够以更为积极的手段防制电磁干扰的电子元件。

Description

具有电磁干扰屏蔽作用的电子元件及其封装方法
技术领域
本发明涉及一种电子元件封装技术,特别涉及一种本身具备EMI保护电路的电子元件,以及相关的封装技术。
背景技术
在数字电路设计中,包括导线、电路板都会产生电磁辐射,这些电磁辐射会影响电路周围的布局线路、线缆,以及所有可能会传导这类电磁波的导体;这种情况即为所谓的电磁干扰(Electro Magnetic Interference,EMI);目前虽然还没有完全排除电磁干扰的方法,但是电磁干扰问题可以通过良好的电路设计及电路板布线技巧将电磁干扰的危害减到最小。
例如,可以用接地、屏蔽与滤波等方式来完成电磁兼容设计;其中,接地是将干扰信号导入接地端,屏蔽是利用屏蔽材料来阻挡电磁信号的干扰,而滤波则是利用EMI滤波器来防止干扰信号通过。
上述的三种EMI防制方式,可以算是目前所有电子产品最常使用的防电磁干扰方法,但是站在电子元件的角度来看,其对于EMI的防制策略必须依赖电子产品(电气装置)本身的EMI防护机制,不但用以防制EMI的手段较为消极,而且,电磁干扰的干扰源主要由电子元件分布密度过高,或是高频电路所造成,在电子产品逐渐往高频、小型化方向发展的情况下,电子产品是否具备足以建构EMI防护机制的空间则仍待商榷。
发明内容
有鉴于此,本发明旨在提供一种本身具备EMI保护电路的电子元件,以及相关的封装技术,使电子元件能够以更为积极的手段防制电磁干扰,并且有利于应用所述电子元件的电子产品朝向高频、小型化的方向发展。
其中,主要在电子元件的焊接面粘着有一个转接基板,在转接基板的底部铺设有一个作为EMI屏蔽的保护电路层,以及布置一个封装电路层,在保护电路层与转接基板之间,以及封装电路层与保护电路层之间建构有绝缘材料,再在转接基板底部的既定位置注入与保护电路层接续的锡球作为EMI接地焊点,以及注入与封装电路层接续的锡球作为电子元件与印刷电路板连接的焊点,以构成一种能够以更为积极的手段防制电磁干扰的电子元件。
所述的电子元件中所述电子元件由一个晶片以及相关的封装单元为运行主体,并且通过绝缘胶材建构在一个基材上。
所述的电子元件中所述基材为绝缘基板。
所述的电子元件中所述绝缘材料为光致抗蚀剂或树脂。
本发明的电子元件的封装方法,包括有下列步骤:a.转接基板粘着,如在电子元件的焊接面上粘着一个转接基板;b.第一次绝缘材料建构,在转接基板的底层涂布绝缘材料,并且施以适当的平坦化处理;c.封装电路层建构,在第一次建构的绝缘材料底层涂布一层作为封装电路层的金属材料;d.第二次绝缘材料建构,在封装电路层的底层涂布绝缘材料,建构有用以供封装电路层与锡球接续的通道;e.保护电路层建构,在第二次建构的绝缘材料底层布置电子元件运行的线路,使构成保护电路层;f.注入锡球,在电子元件的转接基板底部的既定位置注入与保护电路层接续的锡球作为电磁干扰接地焊点,以及注入与封装电路层接续的锡球作为电子元件与印刷电路板连接的焊点。
所述的电子元件的封装方法中在完成注入锡球的步骤之后,可进一步施以蒸镀步骤,对电子元件的焊接面镀锡或铜等可以导出多余电流,以加强电子元件的电磁干扰防制效能。
所述的电子元件的封装方法,在同一个基材上建构有若干个电子元件,在电子元件完成保护电路层建构步骤之后,先施以金属化的步骤,在保护电路层及封装电路层处进行金属化,再配合施以一个元件边缘区隔步骤,将每一个电子元件的边缘涂布绿漆以将部分外露施以金属化的电路层遮蔽,在每一个电子元件相连接的基材部分预先制作切割纹路,并且在切割纹路填入胶材避免其它材料渗入电子元件;以及,在电子元件完成注入锡球步骤之后,配合施以一个成型切割步骤,将连接于每一个电子元件之间的基材部分切断,使每一个电子元件成为完整的个体。
所述的电子元件的封装方法中在进行保护电路层建构步骤时,可利用封装电路层的边缘将封装电路层与保护电路层连接。
所述的电子元件的封装方法中在电子元件完成保护电路层建构步骤之前,配合施以一个保护电路层边缘切割步骤,将连接在每一个电子元件之间的转接基板、绝缘材料的部分去除,使每一个电子元件的封装电路层边缘外露,必要时可利用封装电路层的边缘作为封装电路层与保护电路层相连接的通道。
所述的一种电子元件的封装方法中第一、第二次建构的绝缘材料为光致抗蚀剂或树脂。
附图说明
图1为本发明的电子元件结构剖视图。
图2为本发明的转接基板粘着加工步骤示意图。
图3为本发明的第一次绝缘材料建构加工步骤示意图。
图4为本发明的封装电路层建构加工步骤示意图。
图5为本发明的第二次绝缘材料建构加工步骤示意图。
图6为本发明的封装电路层边缘切割加工步骤示意图。
图7为本发明的保护电路层建构加工步骤示意图。
图8为本发明的金属化加工步骤示意图。
图9至图11为本发明的元件边缘区隔加工步骤示意图。
图12为本发明的注入锡球加工步骤示意图。
图13为本发明的成型切割加工步骤示意图。
图14为本发明的蒸镀加工步骤示意图。
其中,附图标记说明如下:
10 电子元件
11 封装单元
12 晶片
13 绝缘胶材
14 基材
15 转接基板
161 封装电路层
162 保护电路层
163 通道
17 绝缘材料
181 金属化
182 绿漆
183 胶材
191 锡球
192 锡球
具体实施方式
为能更清楚地说明本发明的主要技术内容,以及实施方式,特配合附图说明如下:
本发明的具有EMI屏蔽作用的电子元件及其封装流程,其电子元件的基本结构组成如图1所示,每一个电子元件10由一个晶片12以及相关的封装单元11为运行主体,并且通过绝缘胶材13建构在一个基材14(例如绝缘基板)上,其电子元件10在与基材14相对应的焊接面上另外粘着有一个转接基板15,在转接基板15的底部铺设有一个作为EMI屏蔽的保护电路层162,以及建构一个封装电路层161,在保护电路层161与转接基板15之间,以及在封装电路层161与保护电路层162之间利用绝缘材料17区隔。
转接基板15底部的既定位置则注入与保护电路层162接续的锡球192作为EMI接地焊点,以及注入与封装电路层161接续的锡球191作为电子元件10与印刷电路板连接的焊点;由此,构成一种本身已具备EMI保护电路的电子元件10,而能够以更为积极的手段防制电磁干扰,并且有利于应用所述电子元件的电子产品朝向高频、小型化的方向发展。
进一步地,整个电子元件10的封装流程如图2及图13所示,依次包括有:转接基板粘着、第一次绝缘材料建构、封装电路层建构、第二次绝缘材料建构、保护电路层边缘切割、保护电路层建构、金属化、元件边缘区隔、注入锡球、成型切割、蒸镀的加工步骤;其中:
转接基板粘着步骤如图2所示,在电子元件10与基材14相对应的焊接面上粘着一个转接基板15,在实施时,可以在同一个基材14上建构有若干个电子元件10,以利同步对多数电子元件10进行加工作业。
第一次绝缘材料建构步骤如图3所示,在转接基板15的底层涂布绝缘材料17,在实施时,绝缘材料17可以为光致抗蚀剂或树脂,并且施以适当的平坦化处理。
封装电路层建构步骤如图4所示,在第一次所建构的绝缘材料17底层涂布一层作为封装电路层161的金属材料。
第二次绝缘材料建构步骤如图5所示,在封装电路层161的底层涂布绝缘材料17,所述绝缘材料17同样为光致抗蚀剂或树脂,并且利用曝光、显影等加工方式建构有用以供封装电路层161与锡球接续的通道163。
封装电路层边缘切割步骤如图6所示,将连接在每一个电子元件10之间的转接基板15、绝缘材料17的部分去除,使每一个电子元件10的封装电路层161边缘得以外露,必要时可利用封装电路层161的边缘作为封装电路层161与其相连接的通道;当然,电子元件10单独封装时,可省去此步骤。
保护电路层建构步骤如图7所示,在第二次所建构的绝缘材料17底层布置电子元件10运行的线路,使构成保护电路层162,并建构有用以供保护电路层162与锡球接续的通道163,必要时可利用封装电路层161的边缘将保护电路层162与封装电路层161连接。
金属化步骤如图8所示,在封装电路层161、保护电路层162及通道163处进行金属化181。
元件边缘区隔步骤如图9至图10所示,先如图9将每一个电子元件10的边缘涂布绿漆182以将部分外露施以金属化的电路层遮蔽,接着如图10所示,在每一个电子元件10相连接的基材14部分预先制作切割纹路,再如图11所示,在切割纹路填入胶材183避免其它材料渗入电子元件10;当然,电子元件10单独封装时,此步骤同样可省去。
注入锡球步骤如图12所示,在电子元件10的转接基板15底部的既定位置注入与保护电路层162接续的锡球191作为EMI接地焊点,以及注入与封装电路层161接续的锡球192作为电子元件10与印刷电路板连接的焊点。
成型切割步骤如图13所示,将连接于每一个电子元件10之间的基材14部分切断,使每一个电子元件10成为完整的个体;当然,电子元件10单独封装时,此步骤同样可省去。
而且,蒸镀步骤为一个用以辅助提升EMI防制效能的加工步骤,如图14所示,对电子元件10的焊接面镀锡或铜等可以导出多余电流的材质,以加强电子元件10的EMI防制效能。
如上所述,本发明提供一种本身具备EMI保护电路的电子元件,以及相关的封装技术,除能够以更为积极的手段防制电磁干扰之外,更有利于应用该电子元件的电子产品朝向高频、小型化的方向发展,依法提呈发明专利的申请;然而,以上的实施说明及附图所示,是本发明的较佳实施例,并非以此限制本发明,因此,所有与本发明的构造、装置、特征等近似、相同的发明,均应属本发明的发明目的及权利要求书的范围之内。

Claims (11)

1.一种电子元件,其焊接面粘着有一个转接基板,转接基板的底部铺设有一个作为电磁干扰屏蔽的保护电路层,以及布置一个封装电路层,在保护电路层与转接基板之间,以及封装电路层与保护电路层之间建构有绝缘材料,再在转接基板底部的既定位置注入与保护电路层接续的锡球作为电磁干扰接地焊点,以及注入与封装电路层接续的锡球作为电子元件与印刷电路板连接的焊点。
2.如权利要求1所述的电子元件,其中所述电子元件由一个晶片以及相关的封装单元为运行主体,并且通过绝缘胶材建构在一个基材上。
3.如权利要求2所述的电子元件,其中所述基材为绝缘基板。
4.如权利要求2所述的电子元件,其中所述绝缘材料为光致抗蚀剂或树脂。
5.一种电子元件的封装方法,包括有下列步骤:
a.转接基板粘着,在电子元件的焊接面上粘着一个转接基板;
b.第一次绝缘材料建构,在转接基板的底层涂布绝缘材料,并且施以适当的平坦化处理;
c.封装电路层建构,在第一次建构的绝缘材料底层涂布一层作为封装电路层的金属材料;
d.第二次绝缘材料建构,在封装电路层的底层涂布绝缘材料,建构有用以供封装电路层与锡球接续的通道;
e.保护电路层建构,在第二次建构的绝缘材料底层布置电子元件运行的线路,使构成保护电路层;
f.注入锡球,在电子元件的转接基板底部的既定位置注入与保护电路层接续的锡球作为电磁干扰接地焊点,以及注入与封装电路层接续的锡球作为电子元件与印刷电路板连接的焊点。
6.如权利要求5所述的电子元件的封装方法,其中在完成注入锡球的步骤之后,进一步施以蒸镀步骤,对电子元件的焊接面镀锡或铜导出多余电流,以加强电子元件的电磁干扰防制效能。
7.如权利要求5或6所述的电子元件的封装方法,在同一个基材上建构有若干个电子元件,在电子元件完成保护电路层建构步骤之后,先施以金属化的步骤,在保护电路层及封装电路层处进行金属化,再配合施以一个元件边缘区隔步骤,将每一个电子元件的边缘涂布绿漆以将部分外露施以金属化的电路层遮蔽,在每一个电子元件相连接的基材部分预先制作切割纹路,并且在切割纹路填入胶材避免其它材料渗入电子元件;以及,在电子元件完成注入锡球步骤之后,配合施以一个成型切割步骤,将连接于每一个电子元件之间的基材部分切断,使每一个电子元件成为完整的个体。
8.如权利要求5或6所述的电子元件的封装方法,其中在进行保护电路层建构步骤时,利用封装电路层的边缘将封装电路层与保护电路层连接。
9.如权利要求7所述的电子元件的封装方法,其中在电子元件完成保护电路层建构步骤之前,配合施以一个保护电路层边缘切割步骤,将连接在每一个电子元件之间的转接基板、绝缘材料的部分去除,使每一个电子元件的封装电路层边缘外露。
10.如权利要求5或6所述的一种电子元件的封装方法,其中第一、第二次建构的绝缘材料为光致抗蚀剂或树脂。
11.如权利要求9所述的电子元件的封装方法,还包括利用封装电路层的边缘作为封装电路层与保护电路层相连接的通道。
CN 200710007983 2007-02-01 2007-02-01 具有电磁干扰屏蔽作用的电子元件及其封装方法 Expired - Fee Related CN100583422C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710007983 CN100583422C (zh) 2007-02-01 2007-02-01 具有电磁干扰屏蔽作用的电子元件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710007983 CN100583422C (zh) 2007-02-01 2007-02-01 具有电磁干扰屏蔽作用的电子元件及其封装方法

Publications (2)

Publication Number Publication Date
CN101236945A CN101236945A (zh) 2008-08-06
CN100583422C true CN100583422C (zh) 2010-01-20

Family

ID=39920436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710007983 Expired - Fee Related CN100583422C (zh) 2007-02-01 2007-02-01 具有电磁干扰屏蔽作用的电子元件及其封装方法

Country Status (1)

Country Link
CN (1) CN100583422C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN102479773A (zh) * 2010-11-26 2012-05-30 海华科技股份有限公司 具有电性屏蔽功能的模块集成电路封装结构及其制作方法

Also Published As

Publication number Publication date
CN101236945A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
US11166399B2 (en) Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
CN104471707B (zh) 半导体模块
US10490478B2 (en) Chip packaging and composite system board
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
US8822844B1 (en) Shielding and potting for electrical circuits
CN102448247A (zh) 其内嵌有电子组件的印刷电路板
KR20110134168A (ko) 반도체 패키지 및 그의 제조 방법
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
CN106711123B (zh) 半导体封装件及其制造方法
CN100583422C (zh) 具有电磁干扰屏蔽作用的电子元件及其封装方法
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR100851683B1 (ko) 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐
KR101141443B1 (ko) 반도체 패키지의 제조 방법
US20080123309A1 (en) Slim design main board
CN213026119U (zh) 多emi屏蔽层的倒装芯片封装结构
US20120250267A1 (en) Radio frequency communication module
KR101153536B1 (ko) 고주파 패키지
CN114497008A (zh) 一种封装模块、封装模块的制造方法及电子设备
CN103887272B (zh) 电子模块以及其制造方法
KR20110133821A (ko) 고주파 패키지
US11470726B2 (en) Connecting electronic components to mounting substrates
CN220829959U (zh) 一种射频模组和射频器件
CN102456669A (zh) 芯片级电磁干扰屏蔽结构及制造方法
CN115763437A (zh) 一种系统级电磁屏蔽封装结构、制备方法及电子产品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20180201