CN114497008A - 一种封装模块、封装模块的制造方法及电子设备 - Google Patents

一种封装模块、封装模块的制造方法及电子设备 Download PDF

Info

Publication number
CN114497008A
CN114497008A CN202011149499.4A CN202011149499A CN114497008A CN 114497008 A CN114497008 A CN 114497008A CN 202011149499 A CN202011149499 A CN 202011149499A CN 114497008 A CN114497008 A CN 114497008A
Authority
CN
China
Prior art keywords
conductive
substrate
shielding
shield
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011149499.4A
Other languages
English (en)
Inventor
李得亮
王惠娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202011149499.4A priority Critical patent/CN114497008A/zh
Publication of CN114497008A publication Critical patent/CN114497008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本申请涉及电子设备领域，公开了一种封装模块、封装模块的制造方法及电子设备。封装模块包括基板，基板上设置电子元器件；屏蔽板结构件，通过下侧面侧立设于基板上表面上，按照相互电气屏蔽需要将电子元器件分隔开；封装体，封装于基板，且包裹电子元器件和屏蔽板结构件；导电屏蔽层，覆盖封装体，并与屏蔽板结构件一起形成屏蔽电子元器件的屏蔽腔；其中，屏蔽板结构件包括分隔板和形成于分隔板用于电导通导电屏蔽层和基板的电接地的导电结构，分隔板包含非导电材料。本申请的屏蔽板结构件是板级结构形成的，该方案与传统开槽点胶对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入，工艺简化。

Description

一种封装模块、封装模块的制造方法及电子设备
技术领域
本申请涉及电子设备领域，特别涉及一种封装模块、封装模块的制造方法及电子设备。
背景技术
系统级封装(System In Package，简称SIP)，是将多种功能芯片和电子元器件(例如电容、电感、电阻等及线路)集成在一个封装内，从而实现一个基本完整的功能。SIP技术实现封装可广泛应用于无线通信模块、便携式通讯产品等终端设备。
示例性的，如图1和图2所示，封装模块1包括基板2，基板2内设有接地金属层2a和接地焊盘2b。在基板上设有电子元器件，图1中示出了三个电子元器件4、5、6。电子元器件4、5、6被封装体3封装于基板2上。为了防止电子元器件4、5、6相互之间电磁干扰，会在封装模块1上采用分腔屏蔽技术设置导电屏蔽层7、8(也叫分腔屏蔽墙体)。导电屏蔽层7、8与封装模块1的基板2的接地焊盘2b良好接地，并且与封装体3最外层的共型屏蔽层9实现良好电连接，形成分腔屏蔽的腔体7a、8a。图1中示出电子元器件4被分腔屏蔽的腔体7a隔离，电子元器件5被分腔屏蔽的腔体8a隔离。这种屏蔽结构能够在保证封装模块1的内部的EMI(Electromagnetic Interference，电磁干扰)干扰问题，同时屏蔽系统对外的干扰问题。
其中，使用分腔屏技术形成导电屏蔽层7、8时，一般是先在基板2上封装电子元器件4、5、6的封装体3上开高深宽比的沟槽，沟槽暴露基板2上的接地焊盘2b。然后，通过点胶机在沟槽内一层一层地多次填充导电材料。待导电材料固化后，形成导电屏蔽层7、8。最后在封装体3的表面形成与导电屏蔽层7、8电连接的共型屏蔽层9。
这种分腔屏蔽技术形成的导电屏蔽层有如下缺点：1)采用先开高深宽比的沟槽后点胶的工艺，工艺复杂，需要额外引入高深宽的填充导电材料；2)点胶材料成本高，UPH低(Unit Per Hour，每小时的产出)；3)点胶材料(即导电屏蔽层)与共型屏蔽层之间容易存在裂缝等可靠性问题。
发明内容
本申请的实施例提供一种封装模块，分腔屏蔽结构是由板级结构形成的屏蔽板结构件，与传统开槽点胶对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入，工艺简化。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，本申请提供一种封装模块，封装模块例如是系统级封装模块或者非系统级封装模块。封装模块包括：基板、电子元器件、屏蔽板结构件、封装体和导电屏蔽层。其中，基板上设置电子元器件；屏蔽板结构件通过下侧面侧立设于基板上表面上，按照相互电气屏蔽需要将电子元器件分隔开；封装体封装于基板，且包裹电子元器件和屏蔽板结构件；导电屏蔽层覆盖封装体，并与屏蔽板结构件一起形成屏蔽电子元器件的屏蔽腔。本申请的屏蔽板结构件包括分隔板和形成于分隔板用于电导通导电屏蔽层和基板的电接地的导电结构，分隔板包含非导电材料。示例性的，分隔板由非导电材料构成。
在一些可能的实施方式中，屏蔽板结构件的上侧面高出基板的高度为H1，封装体高出基板的高度为H2，H1≤H2。具体高度根据不同封装体电子元器件高度及屏蔽板结构件的高度来设计。
根据本申请的实施方式，本申请的屏蔽板结构件是板级结构(分隔板)形成的，并在板级结构上形成有导电结构，以形成分腔屏蔽结构。该方案与传统开槽点胶对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入，直接采用分隔板来形成分腔屏蔽的主体部分，工艺简化。并且，屏蔽板结构件的导电结构能够可靠地电导通导电屏蔽层和基板的电接地，不易存在裂缝。
在上述第一方面的一种可能实现中，导电结构包括：形成于分隔板的上侧面和下侧面上的导电层。
在上述第一方面的一种可能实现中，导电结构还包括：形成于分隔板的左侧面和右侧面中至少一个侧面上的与上侧面和下侧面的导电层电导通的侧向导电层。例如，分隔板的左侧面和右侧面上均形成有与分隔板的上侧面和下侧面的导电层电导通的侧向导电层。又例如，分隔板的左侧面上形成有与分隔板的上侧面和下侧面的导电层电导通的侧向导电层。再例如，分隔板的右侧面上形成有与分隔板的上侧面和下侧面的导电层电导通的侧向导电层。
在上述第一方面的一种可能实现中，导电结构还包括：形成于分隔板的内部的与上侧面和下侧面的导电层电导通的多个导电孔；从分隔板的左侧面或右侧面看，多个导电孔的分布呈栅栏状。
在上述第一方面的一种可能实现中，屏蔽板结构件的上侧面高出基板的高度为H1，封装体高出基板的高度为H2，H1＜H2；封装体的上表面形成有以屏蔽板结构件的上侧面为底的凹槽，导电屏蔽层还覆盖凹槽的包含凹槽底部在内的内表面。示例性的，示例性的，屏蔽板结构件的上侧面可以形成有导电层，也可以不形成有导电层，能够实现与导电屏蔽层的电导通即可。
在上述第一方面的一种可能实现中，屏蔽板结构件的下侧面通过接地焊盘与基板中的电接地电导通。
在上述第一方面的一种可能实现中，还包括外部屏蔽板结构件，设于基板的上表面四周，外部屏蔽板结构件的外周面与基板的侧周面上下对齐；其中，外部屏蔽板结构件的结构和上述任一项的屏蔽板结构件的结构相同。即，外部屏蔽板结构件包括分隔板和形成于分隔板用于电导通导电屏蔽层和基板的电接地的导电结构，分隔板包含非导电材料。这样设置，封装模块的内部电子元器件间的分腔隔离，以及封装模块整体对外的屏蔽接地的效果进一步加强。
在上述第一方面的一种可能实现中，还包括局部屏蔽板结构件，通过下侧面侧立设于基板上表面上；局部屏蔽板结构件的结构和上述任一项的屏蔽板结构件的结构相同。即，局部屏蔽板结构件包括分隔板和形成于分隔板用于电导通导电屏蔽层和基板的电接地的导电结构，分隔板包含非导电材料。在基板上需要局部接地的位置设置局部屏蔽板结构件，局部屏蔽板结构件用于消除腔体效应，或者增加基板局部接地和增加隔离度。
第二方面，本申请还提供一种制造上述的封装模块的制造方法，包括：
提供具有电子元器件和屏蔽板结构件的基板，屏蔽板结构件用于根据电气屏蔽需要将电子元器件分隔开；
在基板上形成封装体，将电子元器件和屏蔽板结构件封装于基板；
在封装体的外表面形成覆盖封装体的导电屏蔽层，导电屏蔽层与屏蔽板结构件一起形成屏蔽电子元器件的屏蔽腔。
本申请提供的制造封装模块的制造方法与现有技术的形成分腔屏蔽结构的过程不同，本申请是先形成作为分腔屏蔽结构的屏蔽板结构件(非通过开槽点胶成型)，再形成封装体。现有技术是先形成封装体，再在封装体上开深槽，然后在深槽内填充导电胶，待导电胶固化后形成分腔屏蔽结构。本申请的制造方案与传统开槽点胶对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入，直接采用屏蔽板结构件来形成分腔屏蔽的主体部分。
在上述第二方面的一种可能实现中，当一块基板上具有多组电子元器件和相应的屏蔽板结构件，每组的电子元器件和屏蔽板结构件对应一个封装模块；
在基板上形成封装体之后，制造方法还包括：按组切割步骤，以形成多个未覆盖导电屏蔽层的封装模块；
在封装体的外表面形成覆盖封装体的导电屏蔽层，包括：在每个未覆盖导电屏蔽层的封装模块的封装体上形成覆盖封装体的导电屏蔽层。
在上述第二方面的一种可能实现中，其中，屏蔽板结构件由基板预先制作形成，基板包括交替层叠设置的多层非导电材料层和导电材料层，提供具有电子元器件和屏蔽板结构件的基板的制作包括：
对基板进行局部凹陷工艺处理形成侧立设置于基板上表面上的分隔板，分隔板包含非导电材料层和导电材料层，且分隔板的下侧面为导电材料层；
在分隔板的外表面形成导电层；
在经过局部凹陷工艺处理后的基板上安装电子元器件。
在上述第二方面的一种可能实现中，在分隔板的外表面形成导电层，包括：在分隔板的上侧面形成导电层。
在上述第二方面的一种可能实现中，在分隔板的外表面形成导电层，还包括：在分隔板的左侧面和右侧面中至少一个侧面上形成与分隔板的上侧面和下侧面的导电层电导通的侧向导电层。
在上述第二方面的一种可能实现中，屏蔽板结构件独立于基板预先制作形成，提供具有电子元器件和屏蔽板结构件的基板的制作包括：
提供包含非导电材料的分隔板；
在分隔板上形成导电结构；
将分隔板和电子元器件安装于基板上表面上。
在上述第二方面的一种可能实现中，在分隔板上形成导电结构，包括：在分隔板的上侧面和下侧面上形成导电层。
在上述第二方面的一种可能实现中，在分隔板上形成导电结构，还包括：在分隔板的左侧面和右侧面中至少一个侧面上形成与分隔板的上侧面和下侧面的导向层电导通的侧向导电层。
在上述第二方面的一种可能实现中，在分隔板上形成导电结构，还包括：在分隔板的内部形成的与分隔板的上侧面和下侧面电导通的多个导电孔；从分隔板的左侧面或右侧面看，多个导电孔的分布呈栅栏状。
在上述第二方面的一种可能实现中，屏蔽板结构件的上侧面高出基板的高度为H1，封装体高出基板的高度为H2，H1＜H2；在封装体上形成覆盖封装体的导电屏蔽层，包括：
在封装体的上表面进行开槽处理形成以屏蔽板结构件的上侧面为底的凹槽；
在封装体上形成覆盖封装体以及凹槽的包含凹槽底部在内的内表面的导电屏蔽层。
在上述第二方面的一种可能实现中，在基板上形成封装体之前，制造方法还包括：在基板的上表面四周形成外部屏蔽板结构件，外部屏蔽板结构件的外周面与基板的侧周面上下对齐；
在基板上形成外部屏蔽板结构件的方法和上述任一实施例所述的形成屏蔽板结构件的方法相同。
在上述第二方面的一种可能实现中，在基板上形成封装体之前，制造方法还包括：在基板的上表面形成局部屏蔽板结构件；在基板上形成局部屏蔽板结构件的方法和上述任一实施例所述的形成屏蔽板结构件的方法相同。
第三方面，本申请还提供一种电子设备，包括上述任一实施例所述的封装模块。
附图说明
图1示出了现有技术中的封装模块剖视图一；
图2示出了现有技术中的封装模块剖视图二；
图3根据本申请的一些实施例，示出了封装模块的剖视图一；
图4根据本申请的一些实施例，示出了封装模块的剖视图二；
图5根据本申请的一些实施例，示出了封装模块的剖视图三；
图6根据本申请的一些实施例，示出了封装模块的剖视图四；
图7a根据本申请的一些实施例，示出了封装模块的剖视图五；
图7b根据本申请的一些实施例，示出了封装模块的剖视图六；
图8根据本申请的一些实施例，示出了封装模块中导电孔的结构示意图；
图9根据本申请的一些实施例，示出了封装模块的剖视图七；
图10根据本申请的一些实施例，示出了封装模块的剖视图八；
图11根据本申请的一些实施例，示出了封装模块的剖视图九；
图12根据本申请的一些实施例，示出了封装模块的剖视图十；
图13a根据本申请的一些实施例，示出了封装模块的剖视图十一；
图13b根据本申请的一些实施例，示出了封装模块的剖视图十二；
图14根据本申请的一些实施例，示出了封装模块的剖视图十三；
图15根据本申请的一些实施例，示出了封装模块的剖视图十四；
图16根据本申请的一些实施例，示出了封装模块的剖视图十五；
图17根据本申请的一些实施例，示出了封装模块的剖视图十六；
图18根据本申请的一些实施例，示出了封装模块的剖视图十七；
图19根据本申请的一些实施例，示出了封装模块的剖视图十八；
图20根据本申请的一些实施例，示出了封装模块的剖视图十九；
图21根据本申请的一些实施例，示出了封装模块的制造方法的流程图一；
图22根据本申请的一些实施例，示出了封装模块的制造方法的流程图二；
图23根据本申请的一些实施例，示出了封装模块的制造方法的流程图三；
图24根据本申请的一些实施例，示出了封装模块的制造方法的流程图四；
图25根据本申请的一些实施例，示出了封装模块的制造方法的流程图五；
图26根据本申请的一些实施例，示出了封装模块的制造方法的流程图六；
图27根据本申请的一些实施例，示出了封装模块模组的切割示意图一；
图28根据本申请的一些实施例，示出了封装模块的制造方法的流程图七；
图29根据本申请的一些实施例，示出了封装模块模组的切割示意图二；
图30根据本申请的一些实施例，示出了封装模块的制造方法的流程图八。
具体实施方式
首先，对本申请涉及的关键术语进行解释说明：
系统级封装(System In Package，简称SIP)：是将多种功能芯片和电子元器件(例如电容、电感、电阻等及线路)集成在一个封装内，从而实现一个基本完整的功能。
共型屏蔽(Conformal Shielding)：在封装体的表面形成导电屏蔽，实现整个封装模块的屏蔽。
分腔屏蔽(Compartment Shielding，简称CS)：在封装体的内部通过导电结构进行隔离，实现封装体内部的屏蔽。
电磁干扰(Electromagnetic Interference，简称EMI)：指的是电子设备工作时会对周边的其它电子产品造成干扰，电磁干扰种类包括传导干扰和辐射干扰。
下面将结合附图，对本申请中的技术方案进行描述。
本申请实施例提供了一种封装模块，该封装模块应用于电子设备。电子设备包括例如手机、平板电脑、个人数字助理(personal digital assistant，PDA)、笔记本电脑、穿戴设备(例如智能手表)、车载电脑、便携式多媒体播放器、导航设备、台式计算机、电视等任何具有带共型屏蔽或者分腔屏蔽的SIP或者非SIP封装的设备。本申请实施例对上述电子设备的具体形式不做特殊限制，以下为了方便说明，是以电子设备为手机为例进行的说明。
电子设备中存在许多高功耗芯片，例如应用处理器、射频放大器等，这些高功耗芯片既是高发热源，也是电磁干扰源。EMI屏蔽是影响电子设备的天线等各模块性能的关键因素。此外，封装内部各子系统之间也会相互电磁干扰，需要在封装内部进行电磁隔离。
为了防止电子设备内部信号被干扰或者互相干扰导致其通讯品质降低，一般需要使用分腔屏蔽技术在电子设备的封装体内设置隔离不同功能电子元器件的导电屏蔽结构(即分腔屏蔽墙体)。但传统的形成导电屏蔽结构的工艺复杂，例如需要通过激光多次刻蚀高深宽比(例如大于10：1)的深槽，然后通过点胶机多次点胶(带导电颗粒材料)以及加压固化工艺成型。且点胶材料与共型屏蔽层之间容易存在裂缝等可靠性问题，工艺制程复杂，工艺过程中失效风险大。
另外，现有技术中，导电屏蔽结构还采用屏蔽框方案，即在封装体上安装屏蔽框。这种导电屏蔽结构在整体SIP上会增加封装模块的高度，降低小型化集成方案的收益。
为此，本申请提供一种新型的分腔屏蔽结构，在原有封装工艺的结果基础上，不会引入复杂的工艺和额外的制程和材料，且能够形成良好的分腔电磁屏蔽。
下面结合附图对该分腔屏蔽封装结构进行详细的说明。
【实施例一】
如图3所示，本申请提供一种封装模块10，封装模块10例如是SIP模块，或者是非SIP模块。封装模块10包括：基板20、电子元器件30、31、屏蔽板结构件40、封装体50和导电屏蔽层60。其中，电子元器件30、31设于基板20上。屏蔽板结构件40通过下侧面侧立设于基板20上表面上，按照相互电气屏蔽需要将电子元器件30、31分隔开。屏蔽板结构件40作为分腔屏蔽结构，可实现电子元器件30、31相互之间的电磁屏蔽。封装体50封装于基板20，包裹电子元器件30、31和屏蔽板结构件40，起到保护电子元器件30、31和屏蔽板结构件40的作用。导电屏蔽层60作为共型屏蔽层，覆盖封装体50，并与屏蔽板结构件40一起形成屏蔽电子元器件30、31的屏蔽腔401。屏蔽腔401可实现封装体50内部和外部电子元器件30、31的电磁屏蔽。示例性的，屏蔽腔401为闭合的腔体。
本申请中，屏蔽板结构件40包括分隔板41和形成于分隔板41用于电导通导电屏蔽层60和基板20的电接地的导电结构42，分隔板41包含非导电材料。示例性的，分隔板41由非导电材料构成。相当于，本申请的屏蔽板结构件40是板级结构(分隔板41)形成的，并在板级结构上形成有导电结构42，以形成分腔屏蔽结构。该方案与传统开槽点胶对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入，直接采用分隔板41来形成分腔屏蔽的主体部分，工艺简化。并且，屏蔽板结构件40的导电结构42能够可靠地电导通导电屏蔽层60和基板20的电接地，不易存在裂缝。
需说明的是，屏蔽板结构件40的整体形状不做限制，能够按照相互电气屏蔽需要将电子元器件30、31分隔开实现分腔屏蔽的形状都属于本申请的保护范围。例如，如图4中(a)所示，屏蔽板结构件40呈L型。示例性的，L型的屏蔽板结构件40的首尾两端延伸至与导电屏蔽层60电导通。又例如，如图4中(b)所示，屏蔽板结构件40呈长条型。示例性的，长条型的屏蔽板结构件40的首尾两端延伸至与导电屏蔽层60电导通。再例如，如图4中(c)所示，屏蔽板结构件40呈回字型。本领域技术人员可以理解，屏蔽板结构件40的形状不限于此。在一些可能的实施方式中，屏蔽板结构件40呈T型、U型等各种实现电子元器件30、31隔离的形状。
另外，如图3所示，沿封装模块10的高度方向(图3中X方向所示)，屏蔽板结构件40的上侧面高出基板20的高度为H1，封装体50高出基板20的高度为H2，H1等于H2。
屏蔽板结构件40的高度和形状不限于此，可根据封装体50内不同电子元器件高度及屏蔽需求来设计屏蔽板结构件40的高度及形状。
在一些可能的实施方式中，基板20为PCB(Printed Circuit Board，印刷电路板)，基板20的厚度大约为0.35mm，一般采用四层至十二层叠层板材的结构。在一些可能的实施方式中，基板20上有两层及以上的信号走线(图未示出)、信号互连过孔(图未示出)、外接信号焊盘(图未示出)及表面焊盘(图未示出)。以及，至少两个电子元器件30、31，分布在基板20上表面。
在一些可能的实施方式中，如图4所示，本申请是以基板20上设置有两个电子元器件30、31为示例说明的，但电子元器件的数量不做限制。电子元器件包括：倒装半导体芯片(Flip Chip)、引线键合(Wire bonding)半导体芯片、RLC的无源器件及电子结构件、射频芯片、逻辑芯片或者被动元器件的一种或多种。可采用SMT(Surface Mounted Technology，称为表面贴装或表面安装技术)将电子元器件设置于基板20上。
在一些可能的实施方式中，封装体50通过塑封工艺将塑封材料加工形成，塑封材料包括环氧树脂和氧化硅填充料，氧化硅填充料用于增加塑封材料的强度，其一般为直径大小在5um至50um的球形填充料。
在一些可能的实施方式中，当需要对封装模块10进行电磁屏蔽时，通常会在封装体50的四周和顶部五个面通过溅射或者喷涂工艺形成一层薄的导电屏蔽层60。这种屏蔽层也称作共型屏蔽层。通过溅射工艺的屏蔽层一般采用的是不锈钢或金属铜或不锈钢三层，叠加在一起的金属在SIP的顶部厚(3μm至9μm)，侧壁薄(1μm至5μm)，也有封装除了采用铜，还会增加一些高磁导率材料，如镍，铬，合金等。而采用喷涂工艺的金属一般是采用带导电颗粒的混合浆料涂敷在SIP表面。最终在SIP表面形成导电层，并且在四周通过基板20外延的金属接地，实现良好的电磁屏蔽。
示例性的，参考图3，导电屏蔽层60覆盖在封装体50的顶部、封装体50的侧面以及基板20的侧面。导电屏蔽层60与基板20中的电接地实现接地连接，并与屏蔽板结构件40中的导电结构42电导通。从而整个导电屏蔽层60(即共型屏蔽层)和基板20内部的屏蔽板结构件40(分腔屏蔽层)，形成共同的电磁屏蔽体。屏蔽板结构件40供封装体50内的电子元器件(例如电器元器件30、31)的隔离屏蔽。同时表面的导电屏蔽层60形成形成电子元器件30、31对外的屏蔽。共型屏蔽层和分腔屏蔽层这两种屏蔽的结构电导通在一起，这样所有的屏蔽层都电导通在一起。同时导电屏蔽层60也与基板20的电接地连接在一起，整个封装模块10的电磁屏蔽效果能够保证。
也即，共型屏蔽层、分腔屏蔽层以及基板20内部的接地金属层21，形成共同的电磁屏蔽体。同时表面的导电屏蔽层60形成封装模块10对外的屏蔽，功能形成系统共地，便于噪声回地。
继续参考图3，本申请的屏蔽板结构件40中的导电结构42包括：形成于分隔板41的上侧面(即分隔板41的顶部)和下侧面(分隔板41的底部)上的导电层421。导电层421的具体类型不做限制，能够实现导电即可。例如，分隔板41的上侧面和下侧面上的导电层421为金属层(例如厚度为0.1um至50um不等)
其中，分隔板41的下侧面面向基板20设置，分隔板41的下侧面与上侧面位于分隔板41的高度方向(图3中X方向所示)的相反两侧。分隔板41的上侧面上的导电层421与导电屏蔽层60电导通。分隔板41的下侧面上的导电层421与基板20的电接地电导通。示例性的，基板20的电接地包括：基板20内的接地金属层21和接地焊盘22。相邻的接地金属层21通过接地焊盘22电导通。分隔板41的下侧面上的导电层421通过接地焊盘22与基板20的接地金属层21电导通。在一些可能的实施方式中，分隔板41的上侧面未与导电屏蔽层60电导通。
在一些可能的实施方式中，分隔板41的整个外表面都形成有导电层。示例性的，参考图3，本申请的屏蔽板结构件40中的导电结构42还包括：形成于分隔板41的左侧面和右侧面中上的与上侧面和下侧面的导电层421电导通的侧向导电层422。在一些可能的实施方式中，屏蔽板结构件40中的导电结构42还包括：形成于分隔板41的左侧面上的与上侧面和下侧面的导电层421电导通的侧向导电层422。或者，在一些可能的实施方式中，屏蔽板结构件40中的导电结构42还包括：形成于分隔板41的右侧面上的与上侧面和下侧面的导电层421电导通的侧向导电层422。
另外，分隔板41的左侧面和右侧面可以理解为是分隔板41的延长线的左右两个侧面。其中，分隔板41的延长线与分隔板41的形状相适应。例如，上述实施例中，图4中(a)所示，分隔板41的延长线呈L型。图4中(b)所示，分隔板41的延长线呈长条型。图4中(c)所示，分隔板41的延长线呈回字型。
【实施例二】
如实施例一中所述，本申请的封装体50内的分腔屏蔽结构是屏蔽板结构件40。并且，屏蔽板结构件40的上侧面高出基板20的高度为H1，封装体50高出基板20的高度为H2，H1等于H2。本实施例与实施例一的不同之处在于，H1＜H2。
本实施例中，屏蔽板结构件40的整体结构与实施例一中的屏蔽板结构件40的整体结构相同。不同之处在于，本实施例中屏蔽板结构件40的高度低于封装体50的高度。如图5所示，沿封装模块10的高度方向(图5中X方向所示)，屏蔽板结构件40的顶部低于封装体50的顶部。封装体50的上表面形成有以屏蔽板结构件40的上侧面为底的凹槽51，导电屏蔽层60还覆盖凹槽51的包含凹槽51底部在内的内表面。屏蔽板结构件40的导电结构42与导电屏蔽层60位于凹槽51内的部分电导通。示例性的，屏蔽板结构件40的上侧面可以形成有导电层，也可以不形成有导电层，能够实现与导电屏蔽层60的电导通即可。
将屏蔽板结构件40的高度设置为低于封装体50的高度，通过在封装体50的上表面形成凹槽51，使得导电屏蔽层60更好地覆盖封装模块10的外表面形成共型屏蔽层，可以与屏蔽板结构件40更好地电导通。从而，提升了封装模块10整体的屏蔽效果。
【实施例三】
如实施例一和实施二中所述，屏蔽板结构件40中的导电结构42是形成于分隔板41上的导电层。本实施例与实施例一的不同之处在于，屏蔽板结构件40中的导电结构42包括形成于分隔板41上的导电孔423。
如图6所示，导电结构42包括：形成于分隔板41的与上侧面和下侧面的导电层421，以及形成于分隔板41的内部的与上侧面和下侧面的导电层421电导通的多个导电孔423。从分隔板41的左侧面或右侧面看，多个导电孔423的分布呈栅栏状。如图7a和图7b所示，多个导电孔423呈栅栏状分布于分隔板41的内部。
需说明的是，导电孔423的形状不做限制，能够实现与分隔板41的上侧面和下侧面的导电层421电导通的形状都属于本申请的保护范围。例如，图8中(a)所示，导电孔423呈矩形状，并上下贯通分隔板41，导电孔423的孔径较宽。例如，图8中(b)所示，导电孔423呈矩形状，并上下贯通分隔板41，导电孔423的孔径适中。例如，图8中(c)所示，导电孔423呈矩形状，并上下贯通分隔板41，导电孔423的孔径较窄。例如，图8中(d)所示，导电孔423呈矩形状，导电孔423未上下贯通分隔板41，而是分成两部分，一部分与分隔板41的上侧面的导电层421电导通，另一部分与分隔板41的下侧面的导电层421电导通。例如，图8中(e)所示，导电孔423呈三角形状，导电孔423上下贯通分隔板41。例如，图8中(f)所示，导电孔423呈回字型状，导电孔423上下贯通分隔板41。例如，图8中(g)所示，导电孔423呈矩形状，在分隔板41的内部通过接地金属层424电导通。本领域技术人员可以理解，导电孔423的形状不限于此。
另外，本实施例中，分隔板41的上侧面形成有导电层421。在一些可能的实施方式中，分隔板41的上侧面没有设置导电层421，分隔板41内部的导电孔423与导电屏蔽层60电导通。
在一些可能的实施方式中，如图9和图10所示，分隔板41的左侧面和右侧面形成有与上侧面和下侧面的导电层421电导通的侧向导电层422。将图7a和图7b分别和图10中(a)以及(b)所示的结构相比，本实施例的分隔板41的左侧面和右侧面形成有侧向导电层422。
即，屏蔽板结构件40的导电结构42不仅包括设于分隔板41内部的导电孔423，还包括设于分隔板41的外表面的导电层421。这样设置，可以进一步提升屏蔽板结构件40的分腔屏蔽性能。
【实施例四】
如实施例一至实施三中所述，本申请的封装体50内设有作为分腔屏蔽结构的屏蔽板结构件40。本实施例与实施例一至实施例三的不同之处在于，本申请的封装体50内还设有外部屏蔽板结构件70。
如图11和图12所示，外部屏蔽板结构件70设于基板20的上表面四周，外部屏蔽板结构件70的外周面与基板20的侧周面上下对齐。示例性的，在形成封装体50之后，形成导电屏蔽层60之前，外部屏蔽板结构件70的外侧面作为封装模块10的外侧面的一部分。其中，外部屏蔽板结构件70的结构和上述任一实施例中的屏蔽板结构件40的结构相同。即，外部屏蔽板结构件70也包括分隔板71(对应屏蔽板结构件40的分隔板41)和形成于分隔板71用于电导通导电屏蔽层60和基板20的电接地的导电结构72(对应屏蔽板结构件40的导电结构42)。具体可参见前文关于屏蔽板结构件40的相关描述，在此不再赘述。也即，外部屏蔽板结构件70位于封装模块10的四周，环绕封装体50内的电子元器件30、31和屏蔽板结构件40设置。
示例性的，如图11所示，本实施例中，外部屏蔽板结构件70的顶部和外侧面分别与导电屏蔽层60的顶壁和侧壁电导通，外部屏蔽板结构件70的底部与基板20的电接地电导通。
这样设置，同一个基板20和封装模块10上分布不同的框板区域，中间部位的框板(屏蔽板结构件40)用来做分腔屏蔽；放在四周的框板(外部屏蔽板结构件70)同时可以与共型屏蔽(导电屏蔽层60)的侧壁和顶壁接地和防护，增强封装模块10对外电磁屏蔽的效果。封装模块10的内部电子元器件30、31间的分腔隔离，以及封装模块10整体对外的屏蔽接地的效果进一步加强。
在一些可能的实施方式中，外部屏蔽板结构件70、导电屏蔽层60和屏蔽板结构件40形成闭合的屏蔽腔401。
【实施例五】
如实施例一至实施四中所述，本申请的封装体50内设有作为分腔屏蔽结构的屏蔽板结构件40。本实施例与实施例一至实施四的不同之处在于，本申请的封装体50内还设有局部屏蔽板结构件80。
如图13a至图15所示，局部屏蔽板结构件80通过下侧面侧立设于基板20上表面上，位于封装体50内。局部屏蔽板结构件80的结构和上述任一实施例所述的屏蔽板结构件40的结构相同。即，局部屏蔽板结构件80也包括分隔板(对应屏蔽板结构件40中的分隔板41)和形成于分隔板用于电导通导电屏蔽层60和基板20的电接地的导电结构(对应屏蔽板结构件40中的导电结构42)。具体可参见前文关于屏蔽板结构件40的相关描述，在此不再赘述。
即，本申请的封装模块10不仅可以设置屏蔽板结构件40作为分腔屏蔽结构，实现电子元器件30、31的隔离。也可以在基板20上需要局部接地的位置设置局部屏蔽板结构件80，局部屏蔽板结构件80用于消除腔体效应，或者增加基板20局部接地和增加隔离度。从而提升封装模块10局部的电学隔离，同时可以提升腔体(由整个共型屏蔽层和分腔屏蔽及基板20构成，一般任何一个金属盒装的结构都有一个固有的自谐振频滤)自谐振频滤，改善EMI电磁特性。
在一些可能的实施方式中，如图13a、图13b所示，图13a、图13b示出了基板20仅设置了局部屏蔽板结构件80，没有设置屏蔽板结构件40。
在一些可能的实施方式中，如图14至图15所示，图14至图15示出了基板20上同时设置了屏蔽板结构件40和局部屏蔽板结构件80。
【实施例六】
如实施例四中所述，导电屏蔽层60覆盖在封装体50的顶部、封装体50的侧面以及基板20的侧面。其中，导电屏蔽层60还覆盖外部屏蔽板结构件70的外侧面。相当于，导电屏蔽层60覆盖封装模块10的除基板20底面(背向封装体50的表面)的其余外表面。本实施例与实施例四的不同之处在于，导电屏蔽层60未覆盖基板20的侧面。
如图16所示，外部屏蔽板结构件70设于基板20的上表面四周，外部屏蔽板结构件70的外周面与基板20的侧周面上下对齐。在形成封装体50之后，形成导电屏蔽层60之前，外部屏蔽板结构件70的外侧面作为封装模块10的外侧面的一部分。外部屏蔽板结构件70的外侧面具有形成在分隔板71上的导电结构72，例如是导电层421。另外，外部屏蔽板结构件70是与基板20的电接地电导通的。因此，外部屏蔽板结构件70的外侧面的导电结构72可以作为屏蔽层，与基板20电接地。那么，在形成导电屏蔽层60时，导电屏蔽层60可以仅覆盖在封装体50的顶部、封装体50的侧面以及外部屏蔽板结构件70的外侧面。这样也能实现封装模块10对外部的屏蔽，可以节约加工成本。
在一些可能的实施方式中，如图17所示，封装体50的上表面与外部屏蔽板结构件70相对应的位置处设有凹槽51。在形成导电屏蔽层60时，导电屏蔽层60仅覆盖在封装体50的顶部以及凹槽51的包含凹槽51底部在内的内表面。外部屏蔽板结构件70的上侧面上的导电层421与导电屏蔽层60位于凹槽51内的部分电导通。
在一些可能的实施方式中，在形成导电屏蔽层60时，导电屏蔽层60可以仅覆盖在封装体50的顶部、封装体50的侧面。其中，导电屏蔽层60覆盖在封装体50的侧面并与外部屏蔽板结构件70的外侧面在高度方向对接以实现电导通。也即，导电屏蔽层60没有覆盖外部屏蔽板结构件70的外侧面。
综上，本申请提供的封装模块10，分腔屏蔽结构采用屏蔽板结构件40这样的板级结构件实现。与传统开槽点胶形成分腔屏蔽结构对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入。不会引入复杂的工艺和额外的制程和材料，且能够形成良好的分腔电磁屏蔽。
需说明的是，上述任一实施例中的封装模块10是以电子元器件30、31位于基板20一侧的封装体50内为示例进行说明的。但本申请的屏蔽板结构件40不限于是应用于上述任一实施例所述的封装模块10。
例如，在一些可能的实施方式中，参考图18所示的封装模块10，图18示出封装模块10中的设于基板20上的部分电子元器件32位于封装体50和导电屏蔽层60的外部。
又例如，在一些可能的实施方式中，参考图19所示的封装模块10，图19示出封装模块10的基板20的相反两面均形成有封装体50、501。与具有屏蔽板结构件40的封装体50相背设置的另一封装体501中也设有电子元器件33、34。
再例如，在一些可能的实施方式中，参考图20所示的封装模块10，图20示出封装模块10的基板20的内部也设有电子元器件33、34。
另外，本申请的封装模块10的形状不限于立方体结构。在俯视图视角下，封装模块10的形状包含但不限于四方形，长方形，圆形，椭圆形，以及各种带锥角度的各种平面结构。
为了便于对上述封装模块10的结构的理解，下面，通过具体实施例对封装模块10的制造方法进行详细说明。
【实施例七】
以下结合图21所示的工艺流程图，详细介绍封装模块10的制造过程。
具体地，如图21所示，本实施例提供的制造上述实施例所述的封装模块10的方法包括以下步骤：
S100：提供具有电子元器件和屏蔽板结构件的基板，屏蔽板结构件用于根据电气屏蔽需要将电子元器件分隔开。
如图22中(a)所示，在基板20上形成封装体50之前，基板20上已经具有电子元器件30、31和屏蔽板结构件40。图22中(a)示出两个电子元器件30、31需要实现电气屏蔽需要，屏蔽板结构件40将这电子元器件30、31分隔开以实现分腔屏蔽。现有技术中，是先形成封装体，在封装体上开深槽，再点导电胶，最后固化形成分腔屏蔽。本步骤与现有技术的形成分腔屏蔽结构的过程不同，本步骤是先形成作为分腔屏蔽结构的屏蔽板结构件40，再形成封装体50。该方案与传统开槽点胶对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入，直接采用屏蔽板结构件40来形成分腔屏蔽的主体部分。
关于基板20上的屏蔽板结构件40的形成过程，参见后文详述。
S200：在基板20上形成封装体50，将电子元器件30、31和屏蔽板结构件40封装于基板20。
如图22中(b)所示，基板20上的电子元器件30、31和屏蔽板结构件40被基板20上形成的封装体50包裹。沿封装模块10的高度方向，屏蔽板结构件40的上侧面高出基板20的高度为H1，封装体50高出基板20的高度为H2，H1等于H2。封装体50的高度不限于此，可根据封装体50内不同电子原器件高度及屏蔽需求来设计封装体50的高度。
在一些可能的实施方式中，封装体50通过塑封工艺将塑封材料加工形成，塑封材料包括环氧树脂和氧化硅填充料，氧化硅填充料用于增加塑封材料的强度，其一般为直径大小在5um至50um的球形填充料。
S300：在封装体50的外表面形成覆盖封装体50的导电屏蔽层60，导电屏蔽层60与屏蔽板结构件40一起形成屏蔽电子元器件30、31的屏蔽腔401。
在封装体50固化后，当需要对封装模块10进行电磁屏蔽时，通常会在封装体50的四周和顶部五个面通过溅射或者喷涂工艺等工艺形成一层薄的导电屏蔽层60。这种屏蔽层也称作共型屏蔽层。通过溅射工艺的屏蔽层一般采用的是不锈钢或金属铜或不锈钢三层，叠加在一起的金属在SIP的顶部厚(3μm至9μm)，侧壁薄(1μm至5μm)，也有封装除了采用铜，还会增加一些高磁导率材料，如镍，铬，合金等。而采用喷涂工艺的金属一般是采用带导电颗粒的混合浆料涂敷在SIP表面。最终在SIP表面形成导电层，并且在四周通过基板20外延的金属接地，实现良好的电磁屏蔽。
示例性的，如图22中(c)所示，导电屏蔽层60覆盖在封装体50的顶部、封装体50的侧面以及基板20的侧面。导电屏蔽层60与基板20中的电接地实现接地连接，并与屏蔽板结构件40中的导电结构42电导通，形成屏蔽电子元器件30、31的屏蔽腔401。从而整个导电屏蔽层60(即共型屏蔽层)和基板20内部的屏蔽板结构件40(分腔屏蔽层)，形成共同的电磁屏蔽体。屏蔽板结构件40供封装体50内的电子元器件30、31(例如电器元器件30、31)的隔离屏蔽。同时表面的导电屏蔽层60形成形成电子元器件30、31对外的屏蔽。共型屏蔽层和分腔屏蔽层这两种屏蔽的结构电导通在一起，这样所有的屏蔽层都电导通在一起。同时导电屏蔽层60也与基板20的电接地连接在一起，整个封装模块10的电磁屏蔽效果能够保证。
示例性的，根据图21所示的工艺流程图所制造的是实施例一中的封装模块10(参考图3和图22)。
示例性的，所形成的封装模块10是单个模块单元，后续不需要进行切割工艺处理。
【实施例八】
如实施例七中所述，本申请的封装体50内的分腔屏蔽结构是屏蔽板结构件40。并且，屏蔽板结构件40的上侧面高出基板20的高度为H1，封装体50高出基板20的高度为H2，H1等于H2。本实施例与实施例七不同之处在于，H1＜H2。
相应的，本实施例制造封装模块10的方法与实施例七的S100和S200相同，形成导电屏蔽层60的过程(S301和S302)与实施例七中的S300不同。关于本实施例中的S100和S200可参见实施例七的相关描述，本申请在此不再赘述，重点描述S301和S302。
参考图23，本实施例在封装体50上形成覆盖封装体50的导电屏蔽层60的方法包括以下步骤：
S301：在封装体50的上表面进行开槽处理形成以屏蔽板结构件40的上侧面为底的凹槽51。
如图24中(a)所示，在基板20上形成封装体50后，屏蔽板结构件40的高度低于封装体50的高度。即，屏蔽板结构件40的顶部低于封装体50的顶部。如图24中(b)所示，在封装体50的上表面进行开槽处理，封装体50的上表面形成有以屏蔽板结构件40的上侧面为底的凹槽51。即，凹槽51暴露了屏蔽板结构件40的上侧面。示例性的，凹槽51暴露了屏蔽板结构件40的上侧面上的导电结构(例如是金属层、接地焊盘等导电结构)
示例性的，对于凹槽51的形成可以采用激光开槽。
S302：在封装体50上形成覆盖封装体50以及凹槽51的包含凹槽51底部在内的内表面的导电屏蔽层60。
如图24中(c)所示，在封装体50的上表面形成凹槽51后，再通过例如上述的溅射或者喷涂工艺形成一层薄的导电屏蔽层60。导电屏蔽层60还覆盖凹槽51的包含凹槽51底部在内的内表面。屏蔽板结构件40的导电结构42与导电屏蔽层60位于凹槽51内的部分电导通。示例性的，屏蔽板结构件40的上侧面可以形成有导电层，也可以不形成有导电层，能够实现与导电屏蔽层60的电导通即可。
将屏蔽板结构件40的高度设置为低于封装体50的高度，通过在封装体50的上表面形成凹槽51，使得导电屏蔽层60更好地覆盖封装模块10的外表面形成共型屏蔽层，可以与屏蔽板结构件40更好地电导通。从而，提升了封装模块10整体的屏蔽效果。
示例性的，根据图23所示的工艺流程图所制造的是实施例二中的封装模块10(参考图5和图24)。
在一些可能的实施方式中，导电屏蔽层60覆盖凹槽51的包含凹槽51底部在内的内表面后，还可以在凹槽51内填充导电胶以填平凹槽51。
【实施例九】
本实施例详细描述实施例七和实施例八中基板20上的屏蔽板结构件40的形成过程。
本实施例中，屏蔽板结构件40由基板20预先制作形成，基板20包括交替层叠设置的多层非导电材料层和导电材料层。示例性的，如图25中(a)所示，基板20包括四层非导电材料层和四层导电材料层(接地金属层21)，但基本20的构成不限于此。相邻的导电金属层通过接地焊盘22接地。
相应的，本实施例中，提供具有电子元器件30、31和屏蔽板结构件40的基板20的制作包括：
如图25中(b)所示，对基板20进行局部凹陷工艺(cavity工艺)处理形成侧立设置于基板20上表面上的分隔板41，分隔板41包含非导电材料层23和导电材料层(即接地金属层21)，且分隔板41的下侧面为导电材料层。示例性的，本实施例中，通过对基板20上面两层的导电材料层和两层材料层之间的非导电材料层进行局部凹陷工艺处理，保留中间形成屏蔽板结构件40的分隔板41的部分，其余部分去除。相应的，分隔板41由中间的非导电材料层作为主体部分，分隔板41的上侧面和下侧面均为导电材料层。这部分导电材料层可以作为屏蔽板结构件40的导电结构42。
但本申请的分隔板41的结构不限于此，在一些可能的实施方式中，基板20经过局部凹陷工艺处理后，分隔板41由中间的非导电材料层作为主体部分，分隔板41的下侧面为导电材料层，分隔板41的上侧面为非导电材料层。
如图25中(c)所示，在分隔板41的外表面形成导电层。
当通过局部凹陷工艺形成的分隔板41的上侧面为非导电材料层时，制作屏蔽板结构件40的方法还包括：在分隔板41的上侧面形成导电层421，作为屏蔽板结构件40的导电结构42。
本实施例中，由于分隔板41的上侧面和下侧面均为导电材料层。因此，可以是在分隔板41的左侧面和右侧面形成与上侧面和下侧面上的导电材料层电导通的侧向导电层422。也可以是在分隔板41的左侧面或右侧面形成侧向导电层422。
最后，可参考图22中(a)所示，在经过局部凹陷工艺处理后的基板20上安装电子元器件30、31。例如，是通过SMT(Surface Mounted Technology，称为表面贴装或表面安装技术)将电子元器件30、31安装于于基板20上。
综上，本实施例中分隔板41是基板20的一部分，通过基板20自身的局部凹陷工艺形成。封装体50内部有至少两种高度的基板20。高的部分留下来形成分隔板41，分隔板41四周金属化或者中间通过金属过孔/槽的工艺形成导电结构42。并根据电气屏蔽需要将电子元器件30、31分隔开，从而实现分腔屏蔽。低的部分则是放置电子元器件30、31的封装基板20部分。还可以根据屏蔽规格需要来调整分隔板41的四周沉积金属厚度，不需要额外引入屏蔽结构，且该屏蔽结构通过底部基板20天然能够形成良好的电连接，整体电磁屏蔽性能好，且整体加工工艺成熟。
【实施例十】
如实施例九中所述，屏蔽板结构件40由基板20预先制作形成。本实施例与实施例九的不同之处在于，屏蔽板结构件40独立于基板20预先制作形成。即屏蔽板结构件40是独立结构，也非通过开槽点胶成型。
相应的，参考图26，提供具有电子元器件30、31和屏蔽板结构件40的基板20的制作包括：
图26中(a)所示，提供包含非导电材料的分隔板41。分隔板41是预先加工制作完成的，例如是框架板(Frame board，简称FB)。预先制作的分隔板41上形成有导电结构42。分隔板41上形成导电结构42的方式例如是：可以通过在分隔板41的板边进行镀铜或镀金，或者多种金属混合叠加的形式成型，厚度例如为0.1μm至30μm不等。预先制作的分隔板41和形成于分隔板41山的导电结构42构成预先制作的屏蔽板结构件40。也即，屏蔽板结构件40和所要安装的基板20是分别加工独立制作。不需要用基板20的局部凹陷等工艺来形成分隔板41，成本会降低。
如图22中(a)和如图26中(b)所示，屏蔽板结构件40和基板20分别制成后，将分隔板41和电子元器件30、31安装于基板20上表面上。示例性的，通过SMT技术将分隔板41和电子元器件30、31安装于基板20上表面上。示例性的，在基板20上电子元器件30、31之后再SMT分隔板41。其中分隔板41与基板20上方的接地焊盘22连接，如焊接或者热压等工艺。分隔板41的高度H1导电屏蔽层60的高度H2。示例性的，分隔板41上下分布接地焊盘22，且下部分导电结构42与基板20的接地金属层21连接，上部分接地焊盘22与导电屏蔽层60连接。
上述的在分隔板41上形成导电结构42的具体结构可参阅上文任一实施例所述的导电结构42的相关描述。
例如，在分隔板41上形成导电结构42，包括：在分隔板41的上侧面和下侧面上形成导电层421。
又例如，在分隔板41上形成导电结构42，还包括：在分隔板41的左侧面和右侧面上形成与分隔板41的上侧面和下侧面的导向层电导通的侧向导电层422。或者，在分隔板41的左侧面或右侧面上形成与分隔板41的上侧面和下侧面的导向层电导通的侧向导电层422。
再例如，在分隔板41上形成导电结构42，还包括：在分隔板41的内部形成的与分隔板41的上侧面和下侧面电导通的多个导电孔423；从分隔板41的左侧面或右侧面看，多个导电孔423的分布呈栅栏状。
【实施例十一】
如实施例七至实施例十中所述，所制造的封装模块10是单个模块单元，无需进行后续的切割工艺。本实施例与实施例七至实施例十的不同之处在于，制造封装模块10的过程还包括切割工艺。
参考图27，一般在制备封装模块10时，一块基板20上具有多组电子元器件30、31和相应的屏蔽板结构件40，每组的电子元器件30、31和屏蔽板结构件40对应一个封装模块10。即，单个封装模块10是由一个大块的封装模块模组101按照设定的切割路径切割形成的。例如，首先制备一个大块的基板20；之后在大块的基板20上安装多组电子元器件30、31和相应的屏蔽板结构件40；再在大块的基板20上形成封装电子元器件30、31和屏蔽板结构件40的封装体50，此时形成的是未覆盖导电屏蔽层60的封装模块模组101，封装模块模组101包含多个封装模块10。在大块的基板20上形成封装体50之后，封装模块10的制造方法还包括：按组切割步骤，以形成多个未覆盖导电屏蔽层60的封装模块10。
即，在形成封装体50后，然后再将封装模块模组101进行切割形成单个的封装模块10。相应的，在封装体50的外表面形成覆盖封装体50的导电屏蔽层60的制造过程包括：在每个未覆盖导电屏蔽层60的封装模块10的封装体50上形成覆盖封装体50的导电屏蔽层60。形成导电屏蔽层60的具体过程可参照上述任一实施例的相关描述，在此不再赘述。
示例性的，参考图27，图27示出的封装模块模组101是一块基板20上具有四组电子元器件30、31和相应的屏蔽板结构件40，每组的电子元器件30、31和屏蔽板结构件40对应一个封装模块10。即，一个封装模块10对应两个电子元器件30、31和一个屏蔽结构件。图27示出了设定的切割路径A和B，后续按照切割路径A和B进行切割工艺时，可以形成四个单个的封装模块10。然后对单个的封装模块10表面金属化处理，形成导电屏蔽层60。本领域技术人员可以理解，封装模块模组101不限于此，可以根据实际的设计需求做相应调整。
示例性的，上述将大块的封装模块模组101切割成单个封装模块10的过程，可采用机械切割和激光切割两种方案，切割刀的宽度例如为50μm至20μm之间。
【实施例十二】
如实施例七至实施例十一中所述，本申请的封装体50内设有作为分腔屏蔽结构的屏蔽板结构件40。本实施例与实施例七至实施例十一的不同之处在于，本申请的封装体50内还设有外部屏蔽板结构件70。
如图28所示，在基板20上形成封装体50之前，封装模块10的制造方法还包括：在基板20的上表面四周形成外部屏蔽板结构件70，外部屏蔽板结构件70的外周面与基板20的侧周面上下对齐。在基板20上形成外部屏蔽板结构件70的方法和上述任一实施例所述的形成屏蔽板结构件40的方法相同(例如实施例九和实施例十所述)。即，外部屏蔽板结构件70是由基板20预先制作形成或者外部屏蔽板结构件70独立于基板20预先制作形成。
当外部屏蔽板结构件70是由基板20预先制作形成时，可如实施例九中所述，对基板20进行局部凹陷工艺(cavity工艺)同时形成外部屏蔽板结构件70中的分隔板71和屏蔽板结构件40中的分隔板41(如图25中(d)所示)，然后再在分隔板71的外表面形成导电结构72，在分隔板41的外表面形成导电结构42。
当外部屏蔽板结构件70是独立于基板20预先制作形成时，可如实施例十中所述，提供包含非导电材料的分隔板71。预先制作的分隔板71上形成有导电结构72。
也即，外部屏蔽板结构件70也包括分隔板71和形成于分隔板71用于电导通导电屏蔽层60和基板20的电接地的导电结构72。外部屏蔽板结构件70位于封装模块10的四周，环绕封装体50内的电子元器件30、31和屏蔽板结构件40设置。
示例性的，本实施例提供的封装模块10的制造方法制造的是实施例四中的封装模块10(参考图11)。
示例性的，在形成封装体50之后，形成导电屏蔽层60之前，外部屏蔽板结构件70的外侧面作为封装模块10的外侧面的一部分。
另外，在一些可能的实施方式中，如图29所示，制造封装模块10的过程还包括切割工艺，具体可参考实施例十一的关于切割过程的描述。即，单个的封装模块10也是由大块的封装模块模组101切割形成的。相应的，在大块基板20上形成的是大块的外部屏蔽板结构件70。大块的外部屏蔽板结构件70的一部分位于封装模块组101的四周，一部分位于封装模块组101的中间；并环绕封装模块组101中的每一个封装模块10对应的的电子元器件30、31和屏蔽板结构件40。
实施例十一中，图27示出的切割路径A和B是切割封装体50。本实施例中，图29中示出的切割路径A和B是切割外部屏蔽板结构件70，所形成的单个的封装模块10中，外部屏蔽板结构件70的外周面与基板20的侧周面上下对齐。
在形成有外部屏蔽板结构件70后，后续形成导电屏蔽层60的过程可以有以下两种工艺形式：
工艺A：在形成单个的封装模块10后，可如实施例十一中所述，在每个未覆盖导电屏蔽层60的封装模块10的封装体50上形成覆盖封装体50的导电屏蔽层60。即，工艺A是先进行切割工艺再形成导电屏蔽层60。
工艺B：当切割路径A和B切割外部屏蔽板结构件70后，外部屏蔽板结构件70的导电结构42作为封装模块10的外侧面的一部分。即，切割路径A和B切割的是外部屏蔽板结构件70中的导电结构42。那么，可以在形成封装体50之后，进行切割工艺之前，先在封装模块10上形成导电屏蔽层60。封装模块组101形成导电屏蔽层60之后，再对封装模块组101进行切割工艺，所形成的单个的封装模块10后续不需要再形成导电屏蔽层60。因为，切割后的外部屏蔽板结构件70的导电结构42作为封装模块10的外侧面的一部分，天然形成外部屏蔽，并与之前形成的导电屏蔽层60电导通，可以形成共型屏蔽层，起到屏蔽作用。即工艺B是先形成导电屏蔽层60再进行切割工艺。
工艺B方案相比工艺A有明显的提高UPH，降低成本的优势。其原因是可以先在整个大基板20阶段先在封装体50外表面金属化或者贴屏蔽膜，或者金属复合材料，最后再切割成单个封装模块10。
【实施例十三】
如实施例七至实施例十二中所述，本申请的封装体50内设有作为分腔屏蔽结构的屏蔽板结构件40。本实施例与实施例七至实施例十二的不同之处在于，本申请的封装体50内还设有局部屏蔽板结构件80。
如图30所示，在基板20上形成封装体50之前，封装模块10的制造方法还包括：在基板20的上表面形成局部屏蔽板结构件80。在基板20上形成局部屏蔽板结构件80的方法和上述任一实施例所述的形成屏蔽板结构件40的方法相同(例如实施例九和实施例十所述)。即，局部屏蔽板结构件80也包括分隔板(对应屏蔽板结构件40中的分隔板41)和形成于分隔板用于电导通导电屏蔽层60和基板20的电接地的导电结构(对应屏蔽板结构件40中的导电结构42)。
在基板20上需要局部接地的位置设置局部屏蔽板结构件80，局部屏蔽板结构件80用于消除腔体效应，或者增加基板20局部接地和增加隔离度。从而提升封装模块10局部的电学隔离，同时可以提升腔体(由整个共型屏蔽层和分腔屏蔽及基板20构成，一般任何一个金属盒装的结构都有一个固有的自谐振频滤)自谐振频滤，改善EMI电磁特性。
示例性的，本实施例提供的封装模块10的制造方法制造的是实施例五中的封装模块10(例如参考图14和图24)。
综上，本申请提供的封装模块10的制造方法，分腔屏蔽结构采用屏蔽板结构件40这样的板级结构件实现。通过屏蔽板结构件40实现屏蔽，屏蔽板结构件40的结构是基板20的一部分或者子部分，同时该屏蔽板结构件40的顶部导电结构可与共型屏蔽层导电层连接，屏蔽板结构件40的下部分导电结构与基板20的接地金属层连接。与传统开槽点胶形成分腔屏蔽结构对比，可以去除开深槽和点胶部分，减少点胶设备及工艺和材料的引入。不会引入复杂的工艺和额外的制程和材料，且能够形成良好的分腔电磁屏蔽。

Claims (21)

1.一种封装模块，其特征在于，包括：
基板，所述基板上设置电子元器件；
屏蔽板结构件，通过下侧面侧立设于所述基板上表面上，按照相互电气屏蔽需要将电子元器件分隔开；
封装体，封装于所述基板，且包裹所述电子元器件和所述屏蔽板结构件；
导电屏蔽层，覆盖所述封装体，并与所述屏蔽板结构件一起形成屏蔽电子元器件的屏蔽腔；其中，
所述屏蔽板结构件包括分隔板和形成于所述分隔板用于电导通所述导电屏蔽层和所述基板的电接地的导电结构，所述分隔板包含非导电材料。
2.如权利要求1所述的封装模块，其特征在于，所述导电结构包括：形成于所述分隔板的上侧面和下侧面上的导电层。
3.如权利要求2所述的封装模块，其特征在于，所述导电结构还包括：形成于所述分隔板的左侧面和右侧面中至少一个侧面上的与所述上侧面和所述下侧面的导电层电导通的侧向导电层。
4.如权利要求2所述的封装模块，其特征在于，所述导电结构还包括：形成于所述分隔板的内部的与所述上侧面和所述下侧面的导电层电导通的多个导电孔；从所述分隔板的左侧面或右侧面看，所述多个导电孔的分布呈栅栏状。
5.如权利要求2所述的封装模块，其特征在于，所述屏蔽板结构件的上侧面高出所述基板的高度为H1，所述封装体高出所述基板的高度为H2，H1＜H2；所述封装体的上表面形成有以所述屏蔽板结构件的上侧面为底的凹槽，所述导电屏蔽层还覆盖所述凹槽的包含凹槽底部在内的内表面。
6.如权利要求1所述的封装模块，其特征在于，所述屏蔽板结构件的下侧面通过接地焊盘与所述基板中的电接地电导通。
7.如权利要求1至6任一项所述的封装模块，其特征在于，还包括外部屏蔽板结构件，设于所述基板的上表面四周，所述外部屏蔽板结构件的外周面与所述基板的侧周面上下对齐；其中，
所述外部屏蔽板结构件的结构和权利要求1至7任一项所述的屏蔽板结构件的结构相同。
8.如权利要求1至6任一项所述的封装模块，其特征在于，还包括局部屏蔽板结构件，通过下侧面侧立设于所述基板上表面上；所述局部屏蔽板结构件的结构和权利要求1至7任一项所述的屏蔽板结构件的结构相同。
9.一种制造权利要求1所述的封装模块的制造方法，其特征在于，包括：
提供具有电子元器件和屏蔽板结构件的基板，所述屏蔽板结构件用于根据电气屏蔽需要将电子元器件分隔开；
在所述基板上形成封装体，将所述电子元器件和所述屏蔽板结构件封装于基板；
在所述封装体的外表面形成覆盖所述封装体的导电屏蔽层，所述导电屏蔽层与所述屏蔽板结构件一起形成屏蔽电子元器件的屏蔽腔。
10.如权利要求9所述的制造方法，其特征在于，当一块基板上具有多组电子元器件和相应的屏蔽板结构件，每组的电子元器件和屏蔽板结构件对应一个封装模块；
所述在所述基板上形成封装体之后，所述制造方法还包括：按组切割步骤，以形成多个未覆盖导电屏蔽层的封装模块；
所述在所述封装体的外表面形成覆盖所述封装体的导电屏蔽层，包括：在每个未覆盖导电屏蔽层的封装模块的封装体上形成覆盖封装体的导电屏蔽层。
11.如权利要求9所述的制造方法，其特征在于，其中，所述屏蔽板结构件由基板预先制作形成，所述基板包括交替层叠设置的多层非导电材料层和导电材料层，所述提供具有电子元器件和屏蔽板结构件的基板的制作包括：
对所述基板进行局部凹陷工艺处理形成侧立设置于基板上表面上的分隔板，所述分隔板包含所述非导电材料层和所述导电材料层，且所述分隔板的下侧面为导电材料层；
在所述分隔板的外表面形成导电层；
在经过局部凹陷工艺处理后的基板上安装电子元器件。
12.如权利要求11所述的制造方法，其特征在于，所述在所述分隔板的外表面形成导电层，包括：在所述分隔板的上侧面形成导电层。
13.如权利要求12所述的制造方法，其特征在于，所述在所述分隔板的外表面形成导电层，还包括：在所述分隔板的左侧面和右侧面中至少一个侧面上形成与所述分隔板的上侧面和下侧面的导电层电导通的侧向导电层。
14.如权利要求9所述的制造方法，其特征在于，所述屏蔽板结构件独立于基板预先制作形成，所述提供具有电子元器件和屏蔽板结构件的基板的制作包括：
提供包含非导电材料的分隔板；
在所述分隔板上形成导电结构；
将所述分隔板和电子元器件安装于所述基板上表面上。
15.如权利要求14所述的制造方法，其特征在于，所述在所述分隔板上形成所述导电结构，包括：在所述分隔板的上侧面和下侧面上形成导电层。
16.如权利要求15所述的制造方法，其特征在于，所述在所述分隔板上形成所述导电结构，还包括：在所述分隔板的左侧面和右侧面中至少一个侧面上形成与所述分隔板的上侧面和下侧面的导向层电导通的侧向导电层。
17.如权利要求15所述的制造方法，其特征在于，所述在所述分隔板上形成所述导电结构，还包括：在所述分隔板的内部形成的与所述分隔板的上侧面和下侧面电导通的多个导电孔；从所述分隔板的左侧面或右侧面看，所述多个导电孔的分布呈栅栏状。
18.如权利要求9所述的制造方法，其特征在于，所述屏蔽板结构件的上侧面高出所述基板的高度为H1，所述封装体高出所述基板的高度为H2，H1＜H2；所述在所述封装体上形成覆盖所述封装体的导电屏蔽层，包括：
在所述封装体的上表面进行开槽处理形成以所述屏蔽板结构件的上侧面为底的凹槽；
在所述封装体上形成覆盖所述封装体以及所述凹槽的包含凹槽底部在内的内表面的导电屏蔽层。
19.如权利要求9至18任一项所述的制造方法，其特征在于，在所述基板上形成封装体之前，所述制造方法还包括：在所述基板的上表面四周形成外部屏蔽板结构件，所述外部屏蔽板结构件的外周面与所述基板的侧周面上下对齐；
在所述基板上形成所述外部屏蔽板结构件的方法和权利要求11至17任一项所述的形成所述屏蔽板结构件的方法相同。
20.如权利要求9至18任一项所述的制造方法，其特征在于，在所述基板上形成封装体之前，所述制造方法还包括：在所述基板的上表面形成局部屏蔽板结构件；在所述基板上形成所述局部屏蔽板结构件的方法和权利要求11至17任一项所述的形成所述屏蔽板结构件的方法相同。
21.一种电子设备，其特征在于，包括权利要求1至8任一项所述的封装模块。
CN202011149499.4A 2020-10-23 2020-10-23 一种封装模块、封装模块的制造方法及电子设备 Pending CN114497008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011149499.4A CN114497008A (zh) 2020-10-23 2020-10-23 一种封装模块、封装模块的制造方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011149499.4A CN114497008A (zh) 2020-10-23 2020-10-23 一种封装模块、封装模块的制造方法及电子设备

Publications (1)

Publication Number Publication Date
CN114497008A true CN114497008A (zh) 2022-05-13

Family

ID=81470534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011149499.4A Pending CN114497008A (zh) 2020-10-23 2020-10-23 一种封装模块、封装模块的制造方法及电子设备

Country Status (1)

Country Link
CN (1) CN114497008A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115549633A (zh) * 2022-10-27 2022-12-30 泓林微电子（昆山）有限公司 基板集成电感屏蔽结构、由其组成的声波滤波器件及应用

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681625A (zh) * 2012-09-24 2014-03-26 环旭电子股份有限公司 电子模块以及其制造方法
US20150108621A1 (en) * 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods
US20170127581A1 (en) * 2015-10-30 2017-05-04 Avago Technologies General Ip (Singapore) Pte. Ltd Circuit package with internal and external shielding
US20170186697A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Electromagnetically shielded electronic devices and related systems and methods
CN108074826A (zh) * 2016-11-14 2018-05-25 矽品精密工业股份有限公司 电子封装件及其制法
US20190311994A1 (en) * 2018-04-05 2019-10-10 Samsung Electro-Mechanics Co., Ltd. Electronic device module
KR20190116886A (ko) * 2018-04-05 2019-10-15 삼성전기주식회사 전자 소자 모듈
CN110650580A (zh) * 2018-06-26 2020-01-03 三星电机株式会社 电子装置模块、制造该电子装置模块的方法和电子设备
KR20200011181A (ko) * 2018-07-24 2020-02-03 삼성전기주식회사 전자 소자 모듈

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681625A (zh) * 2012-09-24 2014-03-26 环旭电子股份有限公司 电子模块以及其制造方法
US20150108621A1 (en) * 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods
US20170127581A1 (en) * 2015-10-30 2017-05-04 Avago Technologies General Ip (Singapore) Pte. Ltd Circuit package with internal and external shielding
US20170186697A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Electromagnetically shielded electronic devices and related systems and methods
CN108074826A (zh) * 2016-11-14 2018-05-25 矽品精密工业股份有限公司 电子封装件及其制法
US20190311994A1 (en) * 2018-04-05 2019-10-10 Samsung Electro-Mechanics Co., Ltd. Electronic device module
KR20190116886A (ko) * 2018-04-05 2019-10-15 삼성전기주식회사 전자 소자 모듈
CN110650580A (zh) * 2018-06-26 2020-01-03 三星电机株式会社 电子装置模块、制造该电子装置模块的方法和电子设备
KR20200011181A (ko) * 2018-07-24 2020-02-03 삼성전기주식회사 전자 소자 모듈

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CAO B ET AL.: "Simulation research on shielding effect of computerized boxes with electromagnetc pulse hole based on finite element analysis", 《CLUSTER COMPUTING THE JOURNAL OF NETWORKS SOFTWARE TOOLS AND APPLICATIONS》, vol. 1, 30 November 2019 (2019-11-30), pages 73 - 78 *
陈义平, 冯新宇: "电磁干扰屏蔽技术研究", 煤炭技术, no. 12, 10 December 2004 (2004-12-10), pages 96 - 98 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115549633A (zh) * 2022-10-27 2022-12-30 泓林微电子（昆山）有限公司 基板集成电感屏蔽结构、由其组成的声波滤波器件及应用
CN115549633B (zh) * 2022-10-27 2023-07-28 泓林微电子（昆山）有限公司 基板集成电感屏蔽结构、由其组成的声波滤波器件及应用

Similar Documents

Publication Publication Date Title
US7537962B2 (en) Method of fabricating a shielded stacked integrated circuit package system
US10602612B1 (en) Vertical module and perpendicular pin array interconnect for stacked circuit board structure
US9397074B1 (en) Semiconductor device package and method of manufacturing the same
US20080186690A1 (en) Electronics Package And Manufacturing Method Thereof
US11233324B2 (en) Packaging structure and method for fabricating the same
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN114512790A (zh) 天线封装结构及天线封装结构制造方法
EP3796562B1 (en) Wireless transmission module and fabrication method therefor
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN114497008A (zh) 一种封装模块、封装模块的制造方法及电子设备
CN112382628B (zh) 数模混合封装结构、电子设备及封装工艺
CN100472780C (zh) 电子零部件及其制造方法
CN110931941B (zh) 一种AiP缝隙天线封装结构及其制备方法
CN102768996A (zh) 半导体封装构造及其制造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
US20230048468A1 (en) Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof
CN113539979B (zh) 封装结构及其制法
CN117594538B (zh) 芯片堆叠封装结构及其形成方法
CN221708712U (zh) 高频堆叠封装结构及射频数字混合集成结构
CN220457668U (zh) 一种包括多层电路板的封装模组及电子设备
CN219476681U (zh) 一种模组电磁屏蔽封装结构及电子产品
US20240170352A1 (en) Interposer
US20240047440A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination