CN100472780C - 电子零部件及其制造方法 - Google Patents

电子零部件及其制造方法 Download PDF

Info

Publication number
CN100472780C
CN100472780C CNB2004800415432A CN200480041543A CN100472780C CN 100472780 C CN100472780 C CN 100472780C CN B2004800415432 A CNB2004800415432 A CN B2004800415432A CN 200480041543 A CN200480041543 A CN 200480041543A CN 100472780 C CN100472780 C CN 100472780C
Authority
CN
China
Prior art keywords
core substrate
resin
electronic component
parts
resin bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800415432A
Other languages
English (en)
Other versions
CN1914727A (zh
Inventor
山本祐树
原田淳
鹰木洋
平山克郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1914727A publication Critical patent/CN1914727A/zh
Application granted granted Critical
Publication of CN100472780C publication Critical patent/CN100472780C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

以往的电子零部件，因有源零部件与无源零部件集中配置在陶瓷基板的一面上，故有源零部件与无源零部件之间存在相互电磁干扰。另外当将树脂层粘接陶瓷基板时，由于树脂的热硬化，树脂层相对陶瓷基板在硬化前后引起大的体积变化，易发生层间剥离。本发明的电子零部件10，封入第1、第2树脂层14、15内的有源芯片零部件12及无源芯片零部件13分配于核心基板11的上下两面，屏蔽用金属膜16形成在第1树脂层14的上面，且其内部形成连接核心基板11的电路图形与屏蔽用金属膜16的第1通孔导体17，外部端电极18形成在第2树脂层15的下面，且其内部形成连接外部端电极18与核心基板11的电路图形第2通孔导体19。

Description

电子零部件及其制造方法
技术领域
本发明涉及有源零部件及无源零部件被树脂封结于基板上的电子零部件及其制造方法，更具体地说，涉及电气的和构造的可靠性高的电子零部件及其制造方法。
背景技术
作为以往的这种电子零部件，已知例如专利文献1所述的高频半导体装置、专利文献2所述的高频模块及高频模块的制造方法。
专利文献1所述的高频半导体装置，在陶瓷基板下面形成由形成的环氧树脂与无机充填物构成的复合树脂材料层，该复合树脂材料层的下部具有平坦的形状，且形成外部连接端子用电极，复合树脂材料层的内部埋入连接陶瓷基板的半导体元件、无源零部件，作为发送、接收系统合一构造的模块封装，实现了小型化和高密度实装化。
另外，专利文献2所述的高频模块，在包括用安装在基板上的电子零部件构成的高频电路部与电磁屏蔽所述高频电路部的屏蔽层的高频模块中，具有封入所述电子零部件的树脂模型层，通过构成所述屏蔽层作为形成在所述树脂模型层表面的金属膜，就不要专用的屏蔽材料。
然而，上述专利文献所述技术的情况中，是将半导体元件、集成电路芯片等有源零部件与电容器、电阻等无源零部件集中配置在陶瓷基板的一面上，并将这些有源零部件和无源零部件封入树脂层内的构造。
专利文献1：特开2000-124435号公报
专利文献2：特开2002-033419号公报
然而，作为以往的电子零部件的高频半导体装置及高频模块的情况中，因有源零部件与无源零部件都集中配置在陶瓷基板的一面的状态下被封入树脂层内，故在有源零部件与无源零部件之间存在相互电磁干扰的问题。另外，以往的技术中，将安装在基板上的有源零部件与无源零部件配置在树脂层中，并使热硬化树脂热硬化，故在热硬化前后树脂层相对基板引起大的体积变化，因此，存在易在陶瓷基板与树脂层之间发生层间剥离，即使不发生剥离，也有成为陶瓷基板裂缝、断开等构造缺陷的原因的担心。
本发明为解决上述的问题而作，其目的在于提供能防止有源零部件与无源零部件之间的相互电磁干扰，同时能防止层间剥离等构造缺陷的可靠性高的电子零部件及其制造方法。
发明内容
本发明的第1方面所述的电子零部件，具备：有源零部件安装在第1主面且无源零部件安装在与第1主面相对的第2主面的核心基板、以及将有源零部件和无源零部件封入该核心基板的第1、第2主面各面中的第1、第2树脂层，第1树脂层的上面设置屏蔽用金属膜，同时其内部设置连接所述屏蔽用金属膜与形成在所述第1主面上的电路图形的第1通孔导体，而且，所述第2树脂层的下面设置外部端电极，同时其内部设置连接外部端电极与形成在所述第2主面上的电路图形的第2通孔导体。
又，本发明的第2方面所述的电子零部件，是在第1方面所述的发明中，安装多个所述无源零部件，同时第1通孔导体夹在这些无源零部件之间。
又，本发明的第3方面所述的电子零部件，是在第1或2方面所述的发明中，用金属箔分别形成所述屏蔽用金属膜及所述外部端电极。
又，本发明的第4方面所述的电子零部件，是在第1至3方面中任一项所述的发明中，所述核心基板是树脂多层基板。
又，本发明的第5方面所述的电子零部件的制造方法，是在第1至4方面中任一项所述的电子零部件的制造方法中，具有：将第1、第2树脂分别配置在所述电子零部件的核心基板的两面侧上的工序，和将所述第1、第2树脂同时热压到所述核心基板上，在所述核心基板的两面分别形成第1、第2树脂层的工序。
又，本发明的第6方面所述的电子零部件的制造方法，是在第5方面所述的发明中，具有在所述第1树脂的所述核心基板对侧的面上配置金属箔，同时在所述第2树脂的所述核心基板对侧的面上配置金属箔的工序。
根据本发明的第1至6方面所述的发明，可提供能防止有源零部件与无源零部件之间的相互电磁干扰，同时能防止层间剥离等构造缺陷的可靠性高的电子零部件及其制造方法。
附图说明
图1示出本发明的电子零部件的一实施形态的剖视图。
图2示出本发明的电子零部件的制造方法的主要部分的图，(a)为示出有源零部件和无源零部件安装在核心基板上的状态剖视图，(b)将树脂层压到(a)的核心基板上的状态剖视图，(c)示出形成通孔导体的电子零部件的成品剖视图。
标号说明
10 电子零部件
11 核心基板
12 有源芯片零部件(有源零部件)
13 无源芯片零部件(无源零部件)
14 第1树脂层
15 第2树脂层
16 屏蔽用金属膜
17 第1通孔导体
18 外部端电极
19 第2通孔导体
具体实施方式
以下，根据图1所示的实施形态说明本发明。图1示出本发明的电子零部件的一实施形态的剖视图。图2示出本发明的电子零部件的制造方法的主要部分的图，(a)为示出有源零部件和无源零部件安装在核心基板上的状态剖视图，(b)将树脂层压到(a)的核心基板上的状态剖视图，(c)示出形成通孔导体的电子零部件的成品剖视图。
本实施形态的电子零部件10，例如图1所示，具有：层积多个树脂层11A形成的树脂多层基板构成的核心基板11，在核心基板11的第1主面(上面)上形成的电路图形(未图示)的规定处所分别安装的半导体元件等的有源零部件构成的多个有源芯片零部件12，在核心基板11的第2主面(下面)上形成的电路图形(未图示)的规定处所分别安装的电容器、电感、电阻等的无源零部件构成的多个无源芯片零部件13。这样，通过将有源芯片零部件12与无源芯片零部件13分开配置在核心基板11的上下两面，能防止有源芯片零部件12与无源芯片零部件13之间的相互电磁干扰。
上述核心基板11内藏分别形成在各树脂层11A的电路图形(未图示)，上下树脂层11A的电路图形经通孔导体(未图示)互相连接。各树脂层11A例如用环氧树脂系树脂等的以往公知的合成树脂形成。
第1树脂层14接合于上述核心基板11的上面，用该树脂层14封入安装在核心基板11的上面的多个有源芯片零部件12。另外，第2树脂层15接合于核心基板11的下面，用该树脂层15封入安装在基板11的下面的多个无源芯片零部件13。第1、第2树脂层14、15事先分别混入二氧化硅等无机化合物作为填料，第1、第2树脂层14、15的热导性是高的。这些树脂层14、15的树脂本身各与构成核心基板11的树脂11A可以是相同的合成树脂，也可以是不同的合成树脂。另外，核心基板11也可以混入填料。
由于上述核心基板11由合成树脂形成，又，第1、第2树脂层14、15分别用加入无机填料的合成树脂形成，所以核心基板11与第1、第2树脂层14、15之间的热膨胀差异几乎没有，或者很小，因此，核心基板11与第1、第2树脂层14、15之间没有发生层间剥离的担心，而且，也没有因第1、第2树脂层14、15的热硬化引起的收缩损伤核心基板11，或在界面发生开裂的担心。
另外，在第1树脂层14的上面由规定的电路图形形成屏蔽用金属膜16，以该屏蔽用金属膜16电磁屏蔽第1树脂层14内部与外部。另外，上下贯通的第1通孔导体17以规定的图形形成在第1树脂层14中，这些通孔导体17夹在邻近的有源零部件12、12之间，连接屏蔽用金属膜16与核心基板11上面的电路图形(例如地电极)。通孔导体17其横方向(水平方向)的断面为圆形、椭圆形等的断面形状，由于通孔导体17使相邻的有源芯片零部件12、12之间不产生相互电磁干扰。通过这种第1通孔导体17夹在有源芯片零部件12、12之间，能高密度实装有源芯片零部件12，从而使电子零部件10小型化。
在第2树脂层15的下面在多个处所由规定的图形形成外部端电极18，作为输入输出端子，另外，上下贯通的第2通孔导体19以规定的图形形成在第2树脂层15中，这些通孔导体19连接外部端电极18与核心基板11下面的电路图形。通过这种第2通孔导体19夹在无源芯片零部件13、13之间，能高密度实装无源芯片零部件13，从而使电子零部件10小型化。
上述屏蔽用金属膜16和外部端电极18，各自利用例如电解铜箔等的电阻值低的金属箔形成。金属箔的与树脂层的粘接面各处预先施加表面粗糙化处理。再经硅烷耦合处理、准分子激光照射处理、电晕放电处理及黑化处理等表面处理，这样一来，提高了屏蔽用金属膜16和外部端电极18各自的固定效果，屏蔽用金属膜16与第1树脂层14牢固地结合，不易从第1树脂层14剥离，外部端电极与第2树脂层15牢固地结合，不易从第2树脂层15剥离。
另外，第1、第2通孔导体17、19利用通过对各自通孔的电镀处理析出的铜等导电性金属形成。可以将导电性金属充填到通孔内，也可以将导电性金属只被覆通孔的表面，来形成这些通孔导体17、19。虽然也可用导电膏来形成这些通孔导体17、19，但从电气可靠性与耐冲击性方面考虑，用电镀处理的方法为好。
另外，上述核心基板也可不用树脂多层基板，而用陶瓷多层基板形成。这时，在核心基板11与各第1、第2树脂层14、15的界面可形成占核心基板11的面积的1～10％的电极(未图示)。形成这些电极时通过与作为核心基板11的陶瓷多层基板一起烧结导电膏来形成为好。通过用导电膏烧结引起金属粒子的粒成长与有机粘接剂等的消失能使电极面粗面化，能抑制或防止作为陶瓷多层基板的核心基板11与第1、第2树脂层14、15之间的层间剥离。可连接核心基板11的电路图形，也可与电路图形独立开来，来形成该电极。
根据以上说明的本实施形态，则有源芯片零部件12与无源芯片零部件13分配在核心基板的上下两面，并封入第1、第2树脂层内，故能防止有源芯片零部件12与无源芯片零部件13之间的电磁干扰。另外，利用第1树脂层14上面的屏蔽用金属膜16使第1树脂层14内的有源芯片零部件12与外界进行电磁隔断，能有效地保护有源芯片零部件12不受外部噪声的影响，而且，由于使连接屏蔽用金属膜16与形成在核心基板11的上面的电路图形的第1通孔导体17夹在邻接的有源芯片零部件12、12之间，所以能利用第1通孔导体17防止有源芯片零部件12、12之间的相互电磁干扰。另外，由于使第2通孔导体19夹在多个无源芯片零部件13、13之间，所以抑制了各无源芯片零部件13、13之间的相互干扰，没有损害各自性能的担心。
另外，一般说由于有源芯片零部件之间或无源芯片零部件之间各自的尺寸相近，所以将有源芯片零部件12与无源芯片零部件13分开，封入第1、第2树脂层14、15内，能使多个有源芯片零部件12、多个无源芯片零部件13各自的高度，比有源芯片零部件与无源芯片零部件混在一起时更为整齐，与这些芯片零部件12、13混在一起的情况相比，能分别使第1、第2树脂层14、15薄层化。
另外，由于用树脂多层基板形成核心基板11，所以与第1、第2树脂层14、15的相性良好，即使第1、第2树脂层14、15热硬化收缩，也能抑制或防止核心基板11与第1、第2树脂层14、15间的层间剥离，能降低手机等的用途中要求的跌落试验时的层间剥离的发生率，提高耐冲击性。另外，作为较好电极，由于用金属箔形成屏蔽用金属膜16和外部端电极18，能得到低的电阻值，而且由于能形成只压接金属箔的电极，故能廉价地形成屏蔽用金属膜16和外部端电极18。另外，利用通过电镀处理产生的导电性金属形成第1、第2通孔导体17、19，能实现通孔导体17、19的低电阻化，提高与核心基板11上面的电路图形的附着力(连接性)，提高耐冲击性，防止或抑制冲击力作用时的导通不良等。
另外，用陶瓷多层基板形成核心基板11时，通过与此同时在陶瓷多层基板的上下两面形成电极，能使电极面粗糙化，并抑制作为陶瓷多层基板的核心基板11与第1、第2树脂层14、15之间的层间剥离。
因此，根据本实施形态，能防止有源芯片零部件12与无源芯片零部件13之间的相互电磁干扰，同时防止层间剥离等的构造缺陷，能得到可靠性高的电子零部件10。
下面，参照图2(a)～(c)说明本发明的电子零部件的制造方法。制造电子零部件10中，首先准备核心基板11和有源芯片零部件12、无源芯片零部件13。然后，如图2(a)所示，对准在核心基板11的上下两面形成有源芯片零部件12和无源芯片零部件13的电路图形的规定处所，进行实装。图2中虽示出形成1个电子零部件10的工序，但实际中准备核心基板11的主基板，多个电子零部件同时形成在该主基板上。
其次，在核心基板11的上方配置由规定厚度的加入无机充填物的热硬化性树脂构成的第1树脂，同时，在第1树脂层的上面侧以粗面侧向着第1树脂侧，配置电解铜箔。与此平行地，在核心基板11的下方配置由规定厚度的加入无机充填物的热硬化性树脂构成的第2树脂，同时，在第2树脂层的下面侧以粗面侧向着第2树脂侧，配置电解铜箔。另外，也可将预先接合的电解铜箔与第1、第2树脂的薄板配置到核心基板11的上下。
将配置在核心基板11的上下的第1、第2树脂在真空下加热到180℃60分钟，以0.5Mpa的压力将第1、第2树脂与各电解铜箔一起同时热压到核心基板11的上下面，形成第1、第2树脂层14、15，将有源芯片零部件12埋入第1树脂层14内，同时将无源芯片零部件13埋入第2树脂层15内，分别使第1、第2树脂层14、15执硬化。通过该处理，如图2(b)所示，金属膜16A形成在第1树脂层14的上面，金属膜18A形成在第2树脂层15的下面。
其次，用光刻技术和蚀刻技术将第1、第2树脂层14、15各自的金属膜16A、18A构图成规定的电路形状，形成电路图形。通过这些处理，由第1树脂层14侧的金属膜16A形成屏蔽用金属膜16，由第2树脂层15侧的金属膜18A形成外部端电极18。
进而，以CO2激光照射第1、第2树脂层14、15的规定处所，形成达到核心基板11的上下两面电路图形的有底的通孔。然后，在进行各通孔内的消拖尾处理后，以无电解铜镀、电解铜镀的顺序将铜金属充填到通孔内，形成第1、第2通孔导体17、19，如图2(C)所示，电气连接屏蔽用金属膜16与核心基板11上面的电路图形，同时电气连接外部端电极18、核心基板11下面的电路图形及核心基板11上的电路图形。然后，再次在将屏蔽用金属膜16和外部端电极18构图各自的电路形状后，对它们施加防锈处理。之后，切割主基板，得到单个的电子零部件10。
根据上述说明的本实施形态，则由于具备将第1、第2树脂层14、15分别配置在核心基板11的上下两面的工序，和将所述第1、第2树脂14、15同时热压到核心基板11上下两面的工序，配置在核心基板11的有源芯片零部件12和无源芯片零部件13在第1、第2树脂层14、15内同时被加热，故在有源芯片零部件12侧和无源芯片零部件13侧之间没有温度差，核心基板11的上面侧与下面侧之间没有热膨胀差和收缩差，能可靠地抑制、防止有源芯片零部件12和无源芯片零部件13从核心基板11的剥离。
另外，在形成第1、第2通孔导体17、19之际，由于各通孔是有底的，在通孔的长宽比大时，通过电镀处理也能可靠形成第1、第2通孔导体17、19，而且能得到与核心基板11的上下两面形成的电路图形的连接性好的、耐冲击性优良的低电阻的导体，能得到电气可靠性高的电子零部件10。关于这些电子零部件10，作为可靠性试验，进行热循环试验(—40℃×30分钟→85℃×30分钟，1000次循环)，恒温恒湿试验(85℃，RH85％下，1000小时)，高温放置试验(125℃下，1000小时)，并进行作为耐冲击试验的跌落试验(从1.8m跌落)的结果，第1、第2通孔导体17、19的电阻值在各试验前后几乎不变，另外，跌落试验中没有发生第1、第2通孔导体17、19中的导通不良。有底通孔的长宽比大时难以将导电膏充填到通孔内，即使能充填，与电镀的情况相比，也是高电阻。
工业上的实用性
本发明能适用于例如制造手机等移动通信装装置用的电子零部件的情况。

Claims (6)

1.一种电子零部件，其特征在于，具备
有源零部件安装在第1主面且无源零部件安装在与第1主面相对的第2主面的核心基板、以及
将有源零部件和无源零部件分别封入该核心基板的第1、第2主面中的第1、第2树脂层，
所述第1树脂层的上面设置屏蔽用金属膜，同时其内部设置连接所述屏蔽用金属膜与形成在所述第1主面上的电路图形的第1通孔导体，而且，所述第2树脂层的下面设置外部端电极，同时其内部设置连接所述外部端电极与形成在所述第2主面上的电路图形的第2通孔导体。
2.如权利要求1所述的电子零部件，其特征在于，
安装多个所述有源零部件，同时使第1通孔导体夹在这些有源零部件之间。
3.如权利要求1或2所述的电子零部件，其特征在于，
用金属箔分别形成所述屏蔽用金属膜及所述外部端电极。
4.如权利要求1至2中任一项所述的电子零部件，其特征在于，
所述核心基板是树脂多层基板。
5.一种电子零部件的制造方法，其特征在于，
是制造权利要求项1至2中任一项所述的电子零部件的方法，具有以下工序：
将第1、第2树脂分别配置在所述电子零部件的核心基板的两面侧上的工序、以及
将所述第1、第2树脂同时热压到所述核心基板上，在所述核心基板的两面分别形成第1、第2树脂层的工序。
6.如权利要求5所述的电子零部件的制造方法，其特征在于，
具有在所述第1树脂的所述核心基板对侧的面上配置金属箔，同时在所述第2树脂的所述核心基板对侧的面上配置金属箔的工序。
CNB2004800415432A 2004-02-13 2004-12-10 电子零部件及其制造方法 Active CN100472780C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004037541 2004-02-13
JP037541/2004 2004-02-13
JP117471/2004 2004-04-13

Publications (2)

Publication Number Publication Date
CN1914727A CN1914727A (zh) 2007-02-14
CN100472780C true CN100472780C (zh) 2009-03-25

Family

ID=37722660

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800415432A Active CN100472780C (zh) 2004-02-13 2004-12-10 电子零部件及其制造方法

Country Status (1)

Country Link
CN (1) CN100472780C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471707A (zh) * 2012-07-26 2015-03-25 株式会社村田制作所 模块
US10109595B2 (en) 2016-02-03 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681888B (zh) * 2007-06-04 2012-08-22 株式会社村田制作所 电子零部件装置及其制造方法
JP5601079B2 (ja) * 2010-08-09 2014-10-08 三菱電機株式会社 半導体装置、半導体回路基板および半導体回路基板の製造方法
JP5768889B2 (ja) 2011-09-07 2015-08-26 株式会社村田製作所 モジュールの製造方法およびモジュール
CN103824821B (zh) * 2014-03-11 2016-04-06 湖南进芯电子科技有限公司 一种塑料密闭封装的开关电源模块及其制备方法
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
CN106206332B (zh) * 2016-07-17 2019-04-05 山东华芯电子有限公司 一种集成电路封装结构的制造方法
CN112153801B (zh) * 2019-06-28 2022-03-08 庆鼎精密电子（淮安）有限公司 电路板及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471707A (zh) * 2012-07-26 2015-03-25 株式会社村田制作所 模块
CN104471707B (zh) * 2012-07-26 2017-07-04 株式会社村田制作所 半导体模块
US10109595B2 (en) 2016-02-03 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Double-sided package module and substrate strip

Also Published As

Publication number Publication date
CN1914727A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
KR100753499B1 (ko) 전자 부품 및 그 제조 방법
US10490478B2 (en) Chip packaging and composite system board
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US7889509B2 (en) Ceramic capacitor
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8102041B2 (en) Integrated circuit package
TW201411800A (zh) 用於電子整合之三維模組
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20090133904A1 (en) Module and manufacturing method thereof
TW201511624A (zh) 零件內建基板及其製造方法
US20080224276A1 (en) Semiconductor device package
CN100472780C (zh) 电子零部件及其制造方法
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
US20140124254A1 (en) Non-solder mask defined copper pad and embedded copper pad to reduce packaging system height
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
WO2023093314A8 (zh) 板级架构、封装模组、电子设备及板级架构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant