CN114512790A - 天线封装结构及天线封装结构制造方法 - Google Patents

天线封装结构及天线封装结构制造方法 Download PDF

Info

Publication number
CN114512790A
CN114512790A CN202011285780.0A CN202011285780A CN114512790A CN 114512790 A CN114512790 A CN 114512790A CN 202011285780 A CN202011285780 A CN 202011285780A CN 114512790 A CN114512790 A CN 114512790A
Authority
CN
China
Prior art keywords
layer
antenna
chip
packaging
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011285780.0A
Other languages
English (en)
Inventor
林耀剑
徐晨
刘硕
何晨烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202011285780.0A priority Critical patent/CN114512790A/zh
Priority to US18/035,514 priority patent/US20230335882A1/en
Priority to PCT/CN2021/094565 priority patent/WO2022105160A1/zh
Publication of CN114512790A publication Critical patent/CN114512790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/40Radiating elements coated with or embedded in protective material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/52Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526Electromagnetic shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/0006Particular feeding systems
    • H01Q21/0075Stripline fed arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04Resonant antennas
    • H01Q9/0407Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种天线封装结构及天线封装结构制造方法,将天线和芯片分设于基板层两侧,天线层由天线支撑件、位于天线支撑件上方的第一天线层和位于天线支撑件下方的第二天线层共同构成,天线支撑件和天线层层间介质采用低介电损耗材料,从而形成异质异构的天线结构,以减少因介电损耗带来的封装结构内电流泄漏、杂散电容等问题,并减小天线封装结构的尺寸。

Description

天线封装结构及天线封装结构制造方法
技术领域
本发明涉及封装技术领域,具体地涉及一种天线封装结构及天线封装结 构制造方法。
背景技术
随着高科技电子产品的普及以及人们需求的增加,特别是为了配合移动的 需求,大多高科技电子产品都增加了无线通讯的功能,目前无线通信设备通常 会包括天线模块和一个或多个集成电路。天线模块和集成电路可以按数种不同 方式(例如,封装内天线(AIP)、封装上天线(AOP)、片上天线(AOC)等)来布置。
天线模块与集成电路之间电信号通常需要通过一条或多条导电线路和/或 一个或多个贯通孔来实现传输,这些线路和通孔由导电材料制成或填充,并且 其与介电材料接触和/或被介电材料至少部分地包围,由于常规的介电材料(诸 如硅或模塑化合物)具有较高的介电损耗,从而易产生诸如电流漏泄、杂散电容 等问题。并且,由于常规介电材料性能所限,封装结构的在诸如高温高压条件 下的可靠性较差且不利于封装结构的小型化。
发明内容
本发明的目的在于提供一种天线封装结构及天线封装结构制造方法。
本发明提供一种天线封装结构,所述天线封装结构包括:基板层、至少一 个天线支撑件、第一天线层、塑封层和至少一个芯片;
所述基板层包括依次堆叠设置的至少一层芯片线路层、至少一层天线控制 层和至少一层第二天线层,所述第二天线层层间介质的介电损耗正切值小于 0.01;
所述天线支撑件设于所述第二天线层上,其介电损耗正切值小于0.01;
所述第一天线层设于所述天线支撑件上,其与所述第二天线层通过电磁辐 射或物理接触电性连接;
所述芯片相对于所述天线支撑件,设于所述芯片线路层上;
所述塑封层包覆所述基板层、所述天线支撑件、所述第一天线层和所述芯 片。
作为本发明的进一步改进,所述天线支撑件为有机复合基板,玻璃件和低 温共烧陶瓷件中的一种或多种。
作为本发明的进一步改进,至少所述第二天线层层间介电材料为介电常数 不大于3.9的树脂或带填料的高分子介电材料。
作为本发明的进一步改进,所述天线控制层包括天线信号控制线路和天线 信号发送接收线路。
作为本发明的进一步改进,所述天线支撑件的上表面还设有第一阻湿层, 所述第一阻湿层包覆所述第一天线层,并暴露于或埋入所述塑封层。
作为本发明的进一步改进,所述天线封装结构还包括设于所述第二天线层 和/或所述芯片线路层上的互连结构件,所述第二天线层上的互连结构件至少电 性连接于所述基板层接地线路,所述芯片线路层上的所述互连结构件电性连接 于所述基板层。
作为本发明的进一步改进,所述互连结构件包括由介电材料构成主体件, 以及至少位于所述主体件内部连通其上下表面的导电孔,所述导电孔内设有金 属连接件或导电填料以至少与接地线路层电性连接,设于所述第二天线层一侧 的所述互连结构件分布于所述天线支撑件内空隙之间及其周侧。
作为本发明的进一步改进,所述互连结构件位于所述封装结构两侧的部分 还可以设有侧向天线层,所述侧向天线层朝向所述天线封装结构侧边缘设置。
作为本发明的进一步改进,所述互连结构件的侧壁设有散热结构件和/或第 二阻湿层,所述第二阻湿层暴露于或埋入于所述塑封层外侧。
作为本发明的进一步改进,所述塑封层包括第一塑封层和第二塑封层,所 述第一塑封层至少包覆所述基板层上表面、所述天线支撑件侧面,所述互连结 构件侧面和所述第一天线层,所述第二塑封层至少包覆所述芯片侧面和互连结 构件侧面,所述第一塑封层和所述第二塑封层材料相异。
作为本发明的进一步改进,所述天线封装结构于塑封层外侧还设有可以电 磁屏蔽层,所述电磁屏蔽层至少覆盖所述芯片和芯片线路层侧向,所述电磁屏 蔽层包括:贴合于所述塑封层的粘结层,暴露于空气的保护层,以及设于所述 粘结层和所述保护层之间的主屏蔽层,所述互连结构件侧壁设有金属结构件, 所述金属结构件暴露于所述塑封层与所述电磁屏蔽层接地电性连接,所述电磁 屏蔽层的一部分在所述芯片背面形成焊盘或通过开孔的所述塑封层与所述芯片 背面结合形成焊盘。
作为本发明的进一步改进,所述天线封装结构还包括设于所述芯片线路层 上的微波集成电路和/或电源管理芯片和/或被动器件。
本发明还提供一种天线封装结构的封装方法,包括步骤:
提供一临时载板,在所述临时载板上设置芯片线路层,天线控制层,以 及至少一层位于所述天线控制层上的第二天线层形成基板层,所述第二天线 层以介电损耗正切值小于0.01的介电材料的作为层间介质;
于所述基板层上设置互联结构件,所述互联结构件电性连接于所述基板层 上的接地线路层;
于所述第二天线层上设置介电损耗正切值小于0.01的至少一个天线支撑件, 于所述天线支撑件上设置第一天线层;
填充第一塑封层包覆所述基板层、所述互联结构件、所述天线支撑件和所 述第一天线层;
去除所述临时载板,于所述芯片线路层上设置互连结构件和至少一个芯片, 并填充形成第二塑封层,切割形成单块天线封装结构。
作为本发明的进一步改进,所述天线支撑件为有机复合基板,玻璃件和低 温共烧陶瓷件中的一种或多种。
作为本发明的进一步改进,所述第一塑封层至少包覆所述基板层上表面、 所述天线支撑件侧面,所述互连结构件侧面和所述第一天线层,所述第二塑封 层至少包覆所述芯片侧面和互连结构件侧面,所述第一塑封层和所述第二塑封 层材料相异。
作为本发明的进一步改进,至少所述第二天线层层间介电材料为介电常数 不大于3.9的树脂或带填料的高分子介电材料。
作为本发明的进一步改进,所述芯片线路层包括天线信号控制线路和天线 信号发送接收线路。
作为本发明的进一步改进,还包括步骤:
于所述天线支撑件的上表面形成第一阻湿层,所述第一阻湿层包覆所述第 一天线层。
作为本发明的进一步改进,所述互连结构件包括由介电材料构成主体件, 以及至少位于所述主体件内部连通其上下表面的金属连接件,所述金属连接件 至少与所述基板层上的接地线路层电性连接。
作为本发明的进一步改进,设于所述第二天线层一侧的所述互连结构件分 布于所述天线支撑件内空隙之间及其周侧。
作为本发明的进一步改进,所述互连结构件位于所述封装结构两侧的部分 还可以设有侧向天线层,所述侧向天线层朝向所述天线封装结构侧边缘设置。
作为本发明的进一步改进,所述互连结构件的侧壁设有散热结构件和/或第 二阻湿层,所述第二阻湿层暴露于或埋入于所述塑封层。
作为本发明的进一步改进,在切割形成单颗天线封装体之前,还可以包括 步骤:
部分切割所述第一塑封层或第二塑封层;
于所述天线封装结构外侧依次沉积粘结层,主屏蔽层和保护层来形成电磁 屏蔽层,所述电磁屏蔽层至少覆盖所述芯片和芯片线路层。
作为本发明的进一步改进,所述天线封装结构还包括设于所述芯片线路层 上的微波集成电路、电源管理芯片和被动器件。
本发明的有益效果是:本发明将天线和芯片分设于基板层两侧,天线层由 天线支撑件、位于天线支撑件上方的第一天线层和位于天线支撑件下方的第二 天线层共同构成,天线支撑件和天线层层间介质采用低介电损耗材料,从而形 成异质异构的天线结构,以减少因介电损耗带来的封装结构内电流泄漏、杂散 电容等问题,并减小天线封装结构的尺寸。
附图说明
图1是本发明一实施方式中的天线封装结构示意图。
图2是本发明另一实施方式中的天线封装结构中基板层和天线层的示意图, 其互连结构件上表面高于第一天线层上表面。
图3是本发明另一实施方式中的天线封装结构中基板层和天线层的示意图, 其天线支撑件的上表面还设有第一阻湿层。
图4是本发明另一实施方式中的天线封装结构示意图,其互连结构件位于 封装结构两侧的部分设有侧向天线层。
图5是本发明另一实施方式中的天线封装结构中基板层和天线层的示意图, 其互连结构件为一完整块状结构件。
图6是本发明另一实施方式中的天线封装结构中基板层和天线层的示意图, 互连结构件集成在天线支撑件内。
图7是本发明另一实施方式中的天线封装结构示意图,其设有板间连接器。
图8和图9是发明另一实施方式中的天线封装结构示意图,其于封装层外 侧还设有电磁屏蔽层。
图10是本发明一实施方式中的天线封装结构制造流程图。
图11至图14是本发明一实施方式中的天线封装结构制造流程个步骤示意 图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实 施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述 的实施方式仅是本申请一部分实施方式,而不是全部的实施方式。基于本申请 中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所 有其他实施方式,都属于本申请保护的范围。
下面详细描述本发明的实施方式,实施方式的示例在附图中示出,其中自 始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。 下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明,而不能理 解为对本发明的限制。
为方便说明,本文使用表示空间相对位置的术语来进行描述,例如“上”、 “下”、“后”、“前”等,用来描述附图中所示的一个单元或者特征相对于另一个 单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图 中所示方位以外的不同方位。例如,如果将图中的装置翻转,则被描述为位于 其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。 因此,示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示,本发明提供一种天线封装结构,天线封装结构包括:基板层 1、至少一个天线支撑件2、第一天线层3、塑封层4和至少一个芯片5,和互 连结构件6。
基板层1包括依次堆叠设置的芯片线路层11、天线控制层12和至少一层 第二天线层13,第二天线层13层间介质的介电损耗正切值小于0.01。
天线控制层12包括天线信号控制线路和天线信号发送接收线路。
具体的,在本实施方式中,第二天线层13层间介电材料为介电常数不大于 3.9的树脂或带填料的高分子介电材料,通过选用具有低介电常数和低介电损耗 的材料作为第二天线层13的层间介质材料,可以减少天线电路内的介电损耗和 容抗,从而减少因介电损耗带来的电流泄漏、杂散电容等问题。
天线支撑件2设于第二天线层13上,其介电损耗正切值小于0.01。
进一步的,第一天线层3设于天线支撑件2上,其通过位于天线支撑件2 内的导电通孔62或连接线路电性连接于基板层1,第一天线层3也可以与基板 层1没有物理接触电性连接,而与第2天线层13形成电磁辐射非接触电连接。 天线支撑件2采用低介电损耗的材料,使得天线线路形成异质异构的分体式结 构,天线支撑件2作为天线线路和结构的主要组成部分可以减小电路内的介电 损耗。
具体的,天线支撑件2的形状可以根据第一天线层3的平面排布形状以及 第一天线层3中天线模块的数量而具体设置,天线支撑件2的水平面轮廓形状 大致类似于第一天线层3的平面排布形状,且第一天线层3在水平面上的投影 完全位于天线支撑件2轮廓之内,从而可以使具有低介电损耗的天线支撑件2 对第一天线起到良好支撑作用的同时,减少其在封装结构内所占用的空间。
更进一步的,天线支撑件2为有机复合单层或多层基板,玻璃件和低温共 烧陶瓷件中的一种或多种,有机复合板和玻璃件在具有低介电损耗的同时具有 低的介电常数,低温共烧陶瓷在具有低介电损耗的同时具有高的介电常数。在 保证介电损耗较低的情况下,通过使用具有不同介电常数的天线支撑件2,使 得封装结构能够适用于具有不同使用条件的芯片5,满足封装结构高密度集成 化的需求。
天线支撑件2通过芯片膜或粘结膏等材料贴合于基板层1,芯片膜或粘结 膏也一般具有较低的介电损耗常数并且厚度小于50um。
芯片5相对于天线支撑件2,设于芯片线路层11上,即芯片5与天线层分 设于基板层1的相对两个表面上。将天线层与芯片5分设于基板层1两侧,一 方面,使得基板层1上的线路层可以实现分层布置,将芯片5和芯片线路层11 设在一侧,将天线控制线路层和天线层设在一侧,便于在基板层1上依次分别 进行布线设计;另一方面,可以减少天线层对芯片5的信号干扰。
在本发明的一些实施方式中,芯片5和芯片线路层11之间还可以设有底填 料51。芯片5可以带或不带背面金属。
在本发明的一些实施方式中,天线封装结构还包括设于芯片线路层11上的 微波集成电路和/或电源管理芯片和/或被动器件。被动器件包括诸如电容、电阻 等,或者其他诸如散热片、加强筋等功能器件。
天线封装结构还包括设于第二天线层13和/或芯片线路层11上的互连结构 件6,其包括天线侧互连结构件6a和芯片侧互连结构件6b。天线侧互连结构件 6a至少电性连接于基板层1上的接地线路。而芯片侧互连结构件6b至少电性 连接于基板层1上的信号和接地线路。
进一步的,在本实施方式中,互连结构件6包括由介电材料构成主体件61, 以及至少位于主体件61内部连通其上下表面的导电孔62,导电孔62可以是通 孔或叠孔或层间电性连孔,导电孔62内设有金属连接件或导电填料以至少与接 地线路层电性连接。于第二天线层13和芯片线路层11上均设有互连结构件6, 天线侧互连结构件6a分布于天线支撑件2内空隙之间及其周侧,以使封装结构 内的空间得到最大化有效利用。
主体件61的上表面和下表面镀覆有设计的金属层,金属层可以高于,等于 或低于主体件的上下表面。互连结构件6通过焊锡,或导电胶/膏电性至少连 接于接地线路层。
更进一步的,主体件61也可以为具有低介电损耗的有机复合单层或多层基 板,玻璃件和低温共烧陶瓷件,以进一步降低封装结构内的介电损耗,或者主 体件61也可采用带无机填料的有机高分子树脂,或带玻纤布与填料有机高分子 树脂,合成树脂等具有一定结构强度的聚合物材料。
互连结构件6的侧壁设有散热结构件63和/或第二阻湿层64。
具体的,在本实施方式中,芯片侧互连结构件6b设有暴露于塑封层4的第 二阻湿层64,散热结构件为诸如铜柱或电镀铜层等由具有高热导材料制成柱状 或薄层状结构件。从而进一步提高封装结构在高温和高湿条件下的可靠性。
天线侧互连结构件6a上金属表面可以高于,等于或低于第一天线层3上表 面。
具体的,在本实施方式中,天线侧互连结构件6a上金属表面与第一天线层 3上表面平齐。
如图2所示,在本发明的一些其他实施方式中,互连结构件6上表面高于 第一天线层3上表面,且互连结构件6上表面暴露于塑封层4,从而利于提高 封装结构的散热能力,以及方便在互联结构件上方另外堆叠其他部件来对封装 结构进行拓展。
如图3所示,在本发明的一些其他实施方式中,天线支撑件2的上表面还 设有第一阻湿层7,第一阻湿层7包覆第一天线层3,第一阻湿层7和互连结构 件6上表面暴露于塑封层4,第一阻湿层7对第一天线层3实现阻湿防潮保护, 提高封装结构在高湿条件下的可靠性,且暴露的互连结构件6和第一阻湿层7 有利于提高封装结构的散热能力。
如图4所示,在本发明的一些其他实施方式中,互连结构件6位于封装结 构两侧的部分还设有侧向天线层65,侧向天线层65朝向天线封装结构侧边缘 设置。互连结构件6内设有电性连通侧向天线层65与天线控制层12的线路或 导电连接件。
如图5所示,在本发明的一些其他实施方式中,天线侧互连结构件6a为一 完整块状结构件,其至少于四个角落和中心处设置有焊料凸点66,通过焊料凸 点66与基板层1进行连接。
如图6所示,在本发明的一些其他实施方式中,天线侧互连结构件6a集成 在天线支撑件2内,从而进一步提高封装结构的集成度。
如图7所示,在本发明的一些其他实施方式中,封装结构省略芯片侧互连 结构件6b,并于该处设置板间连接器7,板间连接器7结构与芯片侧互连结构 件6b类似,于介电材料中设置导电线路或导电孔62,与基板层1线路电性连 接,通过板间连接器7更加便于连接其他电子元器件或者其他电子结构,以利 于对封装结构进行拓展。
塑封层4包覆基板层1、天线支撑件2、第一天线层3和芯片5。塑封层4 由塑封料填充而成,塑封料可以为环氧树脂、聚酰亚胺、干膜等带填料的高分 子聚合物复合材料,塑封层4为封装结构提供物理支撑,并对封装结构内元件 起到保护作用。
进一步的,在本实施方式中,塑封层4包括第一塑封层41和第二塑封层 42,第一塑封层41至少包覆基板层1上表面、天线支撑件2侧面、天线侧互连 结构件6a侧面和第一天线层3,第二塑封层42至少包覆芯片5侧面和芯片侧 互连结构件6b侧面。第一塑封层41和第二塑封层42采用不同或相同的塑封料, 通过采用不同的材料可以利用不同塑封料的热膨胀系数等差异来调整封装结构 的翘曲问题。
如图8和图9所示,在本发明的一些其他实施方式中,天线封装结构于封 装层外侧还设有电磁屏蔽层8,电磁屏蔽层8至少覆盖芯片5侧向和芯片线路 层11的侧向或侧面,以减少芯片5所受到的电磁波干扰。由电磁屏蔽层8的一 部分而设计的焊盘也可以通过在芯片5背面开孔的第二塑封层42与芯片5背面 结合并在焊盘上形成锡帽或锡球从而提高散热或机械可靠性。
具体的,电磁屏蔽层8包括:贴合于塑封层4的粘结层,暴露于空气的保 护层,以及设于粘结层和保护层之间的主屏蔽层。粘结层为铜等具有较高粘附 性的金属材料,或为具有高粘附性的有机材料,以加强电磁屏蔽层8和封装结 构之间的结合强度。主屏蔽层是诸如铜,不锈钢,钛等溅射夹层金属薄膜材料, 或诸如含银/铜之类高密度金属填料的导电树脂等导电复合材料,或是上述材料 中至少两种的组合,能够起到屏蔽或吸收电磁波的作用即可。防护层为不锈钢 (7%NiV)或CrCu合金层,或有机阻湿层等,以进一步加强封装结构在高湿条 件下的可靠性。
进一步的,芯片侧互连结构件6b侧壁设有金属结构件,金属结构件暴露于 塑封层4与电磁屏蔽层8接地电性连接。电磁屏蔽层8也可以与互连结构件6.2 底部表面金属进行接地电性连接。
根据制造流程中工艺步骤顺序的差异,电磁屏蔽层8所覆盖的部分水平切 割面位置存在差异。
如图10所示,本发明还提供一种天线封装结构的封装方法,包括步骤:
S1:如图11所示,提供一临时载板9,在临时载板9上设置至少一层芯片 线路层11,至少一层天线控制层12,以及至少一层位于天线控制层12上的第 二天线层13形成基板层1,第二天线层13以介电损耗正切值小于0.01的介电 材料的作为层间介质。基板层1可以是预制基板条或基板单粒,或是在临时载 板上由多层微细金属布线和介电层开孔形成的重布线堆叠层。
临时载板9为诸如玻璃,硅,复合聚合物等低成本,具有一定刚性和带临 时解键合层或蚀刻阻挡层的牺牲基材,以用于结构支撑。临时载板9也可以是 带加强框架的有单面临时粘合层的高温膜。临时载板9可以是长方形,方形或 圆形。
进一步的,天线控制层12包括天线信号控制线路和天线信号发送接收线路。
具体的,在本实施方式中,至少第二天线层13层间介电材料为介电常数不 大于3.9的树脂或带填料的高分子介电材料
S2:如图11所示,于基板层1上设置互联结构件,互联结构件电性连接于 基板层1上的接地线路层。
具体的,在本实施方式中,互连结构件6包括由介电材料构成主体件61, 以及位于主体件61内部连通其上下表面的金属连接件,金属连接件与基板层1 上的接地线路层电性连接。
主体件61的上表面和下表面镀覆有设计的金属层,天线侧互连结构件6a 通过焊锡,或导电胶/膏电性连接于接地线路层。
进一步的,主体件61可以为具有低介电损耗的单层或多层有机复合基板, 玻璃件和低温共烧陶瓷件,以进一步降低封装结构内的介电损耗,或者主体件 61也可采用带无机填料的有机高分子树脂,或带玻纤布与填料有机高分子树脂, 合成树脂等具有一定结构强度的聚合物材料。
在本发明的一些其他实施方式中,互连结构位于封装结构两侧的部分还设 有侧向天线层65,侧向天线层65朝向天线封装结构侧边缘设置。
在本发明的一些其他实施方式中,互连结构件6的侧壁设有散热结构件63 和/或第二阻湿层64,第二阻湿层64暴露于塑封层4。
在本发明的一些其他实施方式中,互连结构件6为一完整块状结构件,其 至少于四个角落和中心处设置有焊料凸点,通过焊料凸点与加班层进行连接。
S3:如图11所示,于第二天线层13上设置介电损耗正切值小于0.01的天 线支撑件2,于天线支撑件2上设置第一天线层3。
具体的,在本实施方式中,天线支撑件2为单层或多层有机复合基板,玻 璃件和低温共烧陶瓷件中的一种或多种。
天线支撑件2通过芯片背膜或粘结膏等材料贴合于基板层1。
设于第二天线层13一侧的互连结构件6分布于天线支撑件2内空隙之间及 其周侧,且互连结构件6上表面不低于第一天线层3上表面。
S4:如图12所示,填充第一塑封层41包覆基板层1、互连结构件6、天线 支撑件2和第一天线层3。
采用诸如带无机填料的有机高分子树脂,或带玻纤布与填料的有机高分子 树脂,或环氧树脂、聚酰亚胺、干膜等带填料的聚合物复合材料作为塑封料沉 积在基板层1之上,包封互联结构件、天线支撑件2和第一天线层3形成第一 塑封层41。
当互连结构件6上表面高于第一天线层3上表面较多时,可以对塑封层4 进行打磨,暴露出互连结构件6上表面。
在本发明一些其他实施方式中,再填充塑封料之前,还包括步骤:
于天线支撑件2切割之前或贴合于基板层1之后在天线支撑件2的上表面 形成第一阻湿层7,第一阻湿层7包覆第一天线层3。
填充塑封料之后,依设计和性能需要,可以对塑封层4进行打磨,暴露出 互连结构件6上表面和第一阻湿层7的上表面。在一种实施方法中,塑封过程 中可以直接保护互连结构件6上表面和/或第一阻湿层7的上表面,从而没有塑 封层覆盖与互连结构件6上表面和/或第一阻湿层7的上表面。
S5:如图13和图14所示,去除临时载板9,于芯片线路层11上设置互连 结构件6和至少一个芯片5,芯片5可以带或不带背面金属。并进行第二塑封 层42,切割形成单块天线封装结构。在其中一种实施方法中,在最终切割之 前,第二塑封层42可以进行减薄和/或激光开孔/开槽以露出芯片侧互连结构件 6b的接口焊盘和/或芯片5的至少部分背面,并随之覆盖锡帽或锡球于芯片侧互 连结构件6b的接口焊盘和/或芯片背面金属上。
通过激光解键分离,机械剥离、化学蚀刻、机械研磨等方法将临时载板9 剥离。
通过锯片或激光切割装置沿切割道将完整的封装结构分成单独的封装结构。
进一步的,在本发明的一些实施方式中,对芯片5进行塑封之前还包括步 骤:
于芯片5和芯片线路层11之间涂设底填料51。
进一步的,在本发明的一些实施方式中,设置芯片5同时还包括步骤:
于芯片线路层11上设置微波集成电路和/或电源管理芯片和/或被动器件。 被动器件包括诸如电容、电阻等,或者其他诸如散热片、加强筋等功能器件。
在本发明的一些实施方式中,切割形成单颗天线封装体之前,还包括步骤:
部分切割塑封层;
于天线封装结构外侧依次沉积粘结层,主屏蔽层和保护层来形成电磁屏蔽 层8,电磁屏蔽层8至少覆盖芯片5侧向和芯片线路层11的侧向或侧面。
具体的,电磁屏蔽层8包括:贴合于塑封层4的粘结层,暴露于空气的保 护层,以及设于粘结层和保护层之间的主屏蔽层。粘结层为铜等具有较高粘附 性的金属材料,或为具有高粘附性的有机材料度。主屏蔽层是诸如铜,不锈钢, 钛等溅射夹层金属薄膜材料,或诸如含银/铜之类高密度金属填料的导电树脂等 导电复合材料,或是上述材料中至少两种的组合。防护层为不锈钢,NiV(7%)或 CrCu合金层,或有机阻湿层等。
需要说明的是,本发明中的部分步骤顺序可以进行交换调整,如步骤S2 和步骤S3可以交换顺序,或同时进行;如也可先于临时载板9上先设置芯片5 和基板层2,之后再去除临时载板9,形成天线支撑件2和天线层等,只要能够 形成相对分布的芯片和天线层封装结构结构即可。
综上所述,本发明通过将天线和芯片分设于基板层两侧,由天线支撑件、 位于天线支撑件上方的第一天线层和位于天线支撑件下方的第二天线层共同构 成天线层,天线支撑件和天线层层间介质采用低介电损耗材料,从而形成异质 异构的天线结构,以减少因介电损耗带来的封装结构内电流泄漏、杂散电容等 问题,并有利于减小天线封装结构的尺寸。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅 包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域 技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当 组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具 体说明,并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等 效实施方式或变更均应包含在本发明的保护范围之内。

Claims (24)

1.一种天线封装结构,其特征在于,
所述天线封装结构包括:基板层、至少一个天线支撑件、第一天线层、塑封层和至少一个芯片;
所述基板层包括依次堆叠设置的至少一层芯片线路层、至少一层天线控制层和至少一层第二天线层,所述第二天线层层间介质的介电损耗正切值小于0.01;
所述天线支撑件设于所述第二天线层上,其介电损耗正切值小于0.01;
所述第一天线层设于所述天线支撑件上,其与所述第二天线层通过电磁辐射或物理接触电性连接;
所述芯片相对于所述天线支撑件,设于所述芯片线路层上;
所述塑封层包覆所述基板层、所述天线支撑件、所述第一天线层和所述芯片。
2.根据权利要求1所述的天线封装结构,其特征在于,所述天线支撑件为有机复合基板,玻璃件和低温共烧陶瓷件中的一种或多种。
3.根据权利要求2所述的天线封装结构,其特征在于,至少所述第二天线层层间介电材料为介电常数不大于3.9的树脂或带填料的高分子介电材料。
4.根据权利要求3所述的天线封装结构,其特征在于,所述天线控制层包括天线信号控制线路和天线信号发送接收线路。
5.根据权利要求2所述的天线封装结构,其特征在于,所述天线支撑件的上表面还设有第一阻湿层,所述第一阻湿层包覆所述第一天线层,并暴露于或埋入所述塑封层。
6.根据权利要求2所述的天线封装结构,其特征在于,所述天线封装结构还包括设于所述第二天线层和/或所述芯片线路层上的互连结构件,所述第二天线层上的互连结构件至少电性连接于所述基板层接地线路,所述芯片线路层上的所述互连结构件电性连接于所述基板层。
7.根据权利要求6所述的天线封装结构,其特征在于,所述互连结构件包括由介电材料构成主体件,以及至少位于所述主体件内部连通其上下表面的导电孔,所述导电孔内设有金属连接件或导电填料以至少与接地线路层电性连接,设于所述第二天线层一侧的所述互连结构件分布于所述天线支撑件内空隙之间及其周侧。
8.根据权利要求6所述的天线封装结构,其特征在于,所述互连结构件位于所述封装结构两侧的部分还可以设有侧向天线层,所述侧向天线层朝向所述天线封装结构侧边缘设置。
9.根据权利要求6所述的天线封装结构,其特征在于,所述互连结构件的侧壁设有散热结构件和/或第二阻湿层,所述第二阻湿层暴露于或埋入于所述塑封层外侧。
10.根据权利要求6所述的天线封装结构,其特征在于,所述塑封层包括第一塑封层和第二塑封层,所述第一塑封层至少包覆所述基板层上表面、所述天线支撑件侧面,所述互连结构件侧面和所述第一天线层,所述第二塑封层至少包覆所述芯片侧面和互连结构件侧面,所述第一塑封层和所述第二塑封层材料相同或相异。
11.根据权利要求6所述的天线封装结构,其特征在于,所述天线封装结构于塑封层外侧还设有电磁屏蔽层,所述电磁屏蔽层至少覆盖所述芯片和芯片线路层侧向,所述电磁屏蔽层包括:贴合于所述塑封层的粘结层,暴露于空气的保护层,以及设于所述粘结层和所述保护层之间的主屏蔽层,所述互连结构件侧壁设有金属结构件,所述金属结构件暴露于所述塑封层与所述电磁屏蔽层接地电性连接,所述电磁屏蔽层的一部分在所述芯片背面形成焊盘或通过开孔的所述塑封层与所述芯片背面结合形成焊盘。
12.根据权利要求1所述的天线封装结构,其特征在于,所述天线封装结构还包括设于所述芯片线路层上的微波集成电路和/或电源管理芯片和/或被动器件。
13.一种天线封装结构的封装方法,其特征在于,包括步骤:
提供一临时载板,在所述临时载板上设置芯片线路层,天线控制层,以及至少一层位于所述天线控制层上的第二天线层形成基板层,所述第二天线层以介电损耗正切值小于0.01的介电材料的作为层间介质;
于所述基板层上设置互联结构件,所述互联结构件电性连接于所述基板层上的接地线路层;
于所述第二天线层上设置介电损耗正切值小于0.01的至少一个天线支撑件,于所述天线支撑件上设置第一天线层;
填充第一塑封层包覆所述基板层、所述互联结构件、所述天线支撑件和所述第一天线层;
去除所述临时载板,于所述芯片线路层上设置互连结构件和至少一个芯片,并填充形成第二塑封层,切割形成单块天线封装结构。
14.根据权利要求13所述的封装方法,其特征在于,所述天线支撑件为有机复合基板,玻璃件和低温共烧陶瓷件中的一种或多种。
15.根据权利要求13所述的封装方法,其特征在于,所述第一塑封层至少包覆所述基板层上表面、所述天线支撑件侧面,所述互连结构件侧面和所述第一天线层,所述第二塑封层至少包覆所述芯片侧面和互连结构件侧面,所述第一塑封层和所述第二塑封层材料相异。
16.根据权利要求13所述的封装方法,其特征在于,至少所述第二天线层层间介电材料为介电常数不大于3.9的树脂或带填料的高分子介电材料。
17.根据权利要求13所述的封装方法,其特征在于,所述芯片线路层包括天线信号控制线路和天线信号发送接收线路。
18.根据权利要求13所述的封装方法,其特征在于,还包括步骤:
于所述天线支撑件的上表面形成第一阻湿层,所述第一阻湿层包覆所述第一天线层。
19.根据权利要求13所述的封装方法,其特征在于,所述互连结构件包括由介电材料构成主体件,以及至少位于所述主体件内部连通其上下表面的金属连接件,所述金属连接件至少与所述基板层上的接地线路层电性连接。
20.根据权利要求19所述的封装方法,其特征在于,设于所述第二天线层一侧的所述互连结构件分布于所述天线支撑件内空隙之间及其周侧。
21.根据权利要求20所述的封装方法,其特征在于,所述互连结构件位于所述封装结构两侧的部分还可以设有侧向天线层,所述侧向天线层朝向所述天线封装结构侧边缘设置。
22.根据权利要求19所述的封装方法,其特征在于,所述互连结构件的侧壁设有散热结构件和/或第二阻湿层,所述第二阻湿层暴露于或埋入于所述塑封层。
23.根据权利要求13所述的封装方法,其特征在于,在切割形成单颗天线封装体之前,还可以包括步骤:
部分切割所述第一塑封层或第二塑封层;
于所述天线封装结构外侧依次沉积粘结层,主屏蔽层和保护层来形成电磁屏蔽层,所述电磁屏蔽层至少覆盖所述芯片和芯片线路层。
24.根据权利要求13所述的封装方法,其特征在于,所述天线封装结构还包括设于所述芯片线路层上的微波集成电路、电源管理芯片和被动器件。
CN202011285780.0A 2020-11-17 2020-11-17 天线封装结构及天线封装结构制造方法 Pending CN114512790A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011285780.0A CN114512790A (zh) 2020-11-17 2020-11-17 天线封装结构及天线封装结构制造方法
US18/035,514 US20230335882A1 (en) 2020-11-17 2021-05-19 Antenna packaging structure and manufacturing method thereof
PCT/CN2021/094565 WO2022105160A1 (zh) 2020-11-17 2021-05-19 天线封装结构及天线封装结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011285780.0A CN114512790A (zh) 2020-11-17 2020-11-17 天线封装结构及天线封装结构制造方法

Publications (1)

Publication Number Publication Date
CN114512790A true CN114512790A (zh) 2022-05-17

Family

ID=81547278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011285780.0A Pending CN114512790A (zh) 2020-11-17 2020-11-17 天线封装结构及天线封装结构制造方法

Country Status (3)

Country Link
US (1) US20230335882A1 (zh)
CN (1) CN114512790A (zh)
WO (1) WO2022105160A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117352395A (zh) * 2022-06-27 2024-01-05 矽磐微电子(重庆)有限公司 面板级扇出型双面互联的封装方法和包封结构
CN116095943B (zh) * 2022-12-19 2024-04-16 深圳市金晟达电子技术有限公司 一种多层阻抗hdi线路板
CN116504753B (zh) * 2023-06-26 2023-09-26 湖北芯研投资合伙企业(有限合伙) 逻辑电路与后道互连电路混合键合的三维集成结构及工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247581A (zh) * 2012-02-14 2013-08-14 国际商业机器公司 芯片封装和装置
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法
CN110112110A (zh) * 2019-06-04 2019-08-09 中芯长电半导体(江阴)有限公司 半导体封装结构及其制备方法
CN110148587A (zh) * 2019-06-06 2019-08-20 中芯长电半导体(江阴)有限公司 扇出型天线封装结构及封装方法
CN110416166A (zh) * 2018-04-27 2019-11-05 江苏长电科技股份有限公司 半导体封装结构及其制作方法
CN211376638U (zh) * 2020-04-02 2020-08-28 中芯长电半导体(江阴)有限公司 半导体封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305856B (zh) * 2018-03-16 2023-08-18 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
TWI700802B (zh) * 2018-12-19 2020-08-01 財團法人工業技術研究院 射頻電子整合封裝結構及其製法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247581A (zh) * 2012-02-14 2013-08-14 国际商业机器公司 芯片封装和装置
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法
CN110416166A (zh) * 2018-04-27 2019-11-05 江苏长电科技股份有限公司 半导体封装结构及其制作方法
CN110112110A (zh) * 2019-06-04 2019-08-09 中芯长电半导体(江阴)有限公司 半导体封装结构及其制备方法
CN110148587A (zh) * 2019-06-06 2019-08-20 中芯长电半导体(江阴)有限公司 扇出型天线封装结构及封装方法
CN211376638U (zh) * 2020-04-02 2020-08-28 中芯长电半导体(江阴)有限公司 半导体封装结构

Also Published As

Publication number Publication date
US20230335882A1 (en) 2023-10-19
WO2022105160A1 (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN211578748U (zh) 半导体装置
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
CN114512790A (zh) 天线封装结构及天线封装结构制造方法
EP3440698A1 (en) Semiconductor package with electromagnetic interference shielding structures
KR20200026734A (ko) 부분 emi 차폐 기능을 갖춘 반도체 디바이스 및 그 제조 방법
WO2022105161A1 (zh) 天线封装结构及天线封装结构制造方法
TWI723885B (zh) 半導體封裝
US6137162A (en) Chip stack package
CN114823651B (zh) 一种带有滤波器的射频系统模块封装结构及方法
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN112103258B (zh) 一种双面开窗封装结构及其制造方法
WO2022037147A1 (zh) 扇出型封装结构及其制造方法
CN110828431A (zh) 一种用于三维扇出型封装的塑封结构
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
KR20210111744A (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN112713098A (zh) 天线封装结构及封装方法
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
KR102518174B1 (ko) 전자 소자 모듈
CN118039572A (zh) 电子封装件及其制法
KR20220068134A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
CN210692484U (zh) 天线封装结构
CN114334946A (zh) 封装结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination