CN110890357A - 一种基于金属基底的集成天线和射频前端的埋入封装结构 - Google Patents

一种基于金属基底的集成天线和射频前端的埋入封装结构 Download PDF

Info

Publication number
CN110890357A
CN110890357A CN201911346519.4A CN201911346519A CN110890357A CN 110890357 A CN110890357 A CN 110890357A CN 201911346519 A CN201911346519 A CN 201911346519A CN 110890357 A CN110890357 A CN 110890357A
Authority
CN
China
Prior art keywords
chip
antenna
cavity
metal substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911346519.4A
Other languages
English (en)
Inventor
薛梅
王启东
宋阳
王文杰
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911346519.4A priority Critical patent/CN110890357A/zh
Publication of CN110890357A publication Critical patent/CN110890357A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明公开了一种基于金属基底的集成天线和射频前端的埋入封装结构，包括：金属基底，所述金属基底具有位于下表面的芯片腔体、过孔腔体和位于上表面的天线腔体；芯片，所述芯片有源面朝外埋入所述芯片腔体中；介质层，所述介质层填充所述过孔腔体和所述芯片与所述芯片腔体之间的间隙，并覆盖所述金属基底的下表面和所述芯片的有源面；导电通孔，所述导电通孔贯穿所述介质层，并与所述芯片电连接；布线层，所述布线层设置在所述介质层的下面，且电连接所述导电通孔；第二基底，所述第二基底设置在所述金属基底的上方；以及天线，所述天线固定设置在所述天线腔体上方的所述第二基底的下表面。

Description

一种基于金属基底的集成天线和射频前端的埋入封装结构
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种基于金属基底的集成天线和射频前端的埋入封装结构。
背景技术
为了进一步提高芯片封装结构的集成度，国际半导体技术发展路线组织提出超越摩尔定律，旨在将处理器、存储器、射频模块、数字模块、模拟模块、光电模块、传感模块等集成在单一封装体中实现系统级封装(SiP)。若将天线也集成在系统级封装中，则可称为天线级封装(AiP)。根据特定的终端应用进行定制，以充分利用各潜在优势，SiP形式涵盖了从传统包括多个有源芯片和无源元件的2D模块到更复杂模块如PiP、PoP、2.5D和3D的集成解决方案。所用基底材料包括LTCC、有机基板、硅、PCB、玻璃和塑封胶。
目前对AiP的研究主要集中在单芯片收发机与天线的集成，然而，实现多芯片射频前端和天线阵列集成，上述封装和集成方法面临的主要技术问题包括：首先，随着集成度的提高，有源芯片的散热量增加，但是在天线级封装中无法再利用封装体上贴装热忱的方式进行散热，因此对于高集成度的、集成天线和射频前端的封装体来说，急需一种高效且结构简单的热管理方式；其次，射频前端所用毫米波芯片多基于化合物半导体工艺，其有源面表面传输线和电感电容空气桥及背部接地要求使芯片的封装形式局限于引线键合，但是随着工作频率升高，键合线的寄生效应不可忽略，同时这种互连方式也限制了多层堆叠封装体剖面的进一步降低；再之，封装体轻薄化和小型化需求限制了天线性能的提高；最后，将天线与射频前端高密度集成时，有源芯片与有源芯片间、天线与有源芯片间的电磁干扰问题尤为严重。
目前基于有机基板的集成射频前端和天线的典型封装结构如图1、图2和图3所示。图1所示的封装结构中射频收发机单芯片分别装配在不同的有机基板LCP上，两有机基板通过BGA互连，收发机芯片通过键合线与外围电路互连，天线置于封装体的最上方。图1所示的封装结构存在如下问题：首先，引线键合互连方式在毫米波波段寄生效应严重；其次，天线基底厚度受限于基板厚度，从而性能受限；最后，分别装配有收发机芯片的基板通过BGA互连，增加了封装体剖面，增加了链路损耗，且不能实现密封。图2所示的封装结构中有源芯片倒装焊于有机基板开槽中，为了增加天线性能，天线基底被挖空。图2所示的封装结构存在如下问题：首先，这种方法不适用于背部要求接金属地的有源芯片的封装；其次，封装体中多层介质形成的空腔不被填充会引起可靠性问题，且挖介质腔这种方法提升天线性能有限。同时，上述两种方案均面临较严重的散热问题。图3所示的封装结构中有源芯片倒装装配在加工有天线的有机基板上，天线通过多层叠孔馈电。图3所示的封装结构存在如下问题：多层叠孔馈电极大增加了链路损耗，且天线性能受限；热沉贴装于芯片RFIC背面，并嵌入到主板PCB中，这种散热方式结果较为复杂且散热效率较低。
针对目前射频前端与天线集成封装结构存在的热管理方式受限、化合物半导体芯片集成方式受限、封装体中天线性能受限及高密度集成时有源芯片间及有源芯片和天线间的电磁兼容性等问题，本发明提出一种基于金属基底的集成天线和射频前端的埋入封装结构及其制作方法，较好了克服了上述问题，拓展了射频前端和天线集成封装结构的应用场景。
发明内容
针对目前射频前端与天线集成封装结构存在的热管理方式受限、化合物半导体芯片集成方式受限、封装体中天线性能受限及高密度集成时有源芯片间及有源芯片和天线间的电磁兼容性等问题，根据本发明的一个实施例，提供一种基于金属基底的集成天线和射频前端的埋入封装结构，包括：
金属基底，所述金属基底具有位于下表面的芯片腔体、过孔腔体和位于上表面的天线腔体；
芯片，所述芯片有源面朝外埋入所述芯片腔体中；
介质层，所述介质层填充所述过孔腔体和所述芯片与所述芯片腔体之间的间隙，并覆盖所述金属基底的下表面和所述芯片的有源面；
导电通孔，所述导电通孔贯穿所述介质层，并与所述芯片电连接；
布线层，所述布线层设置在所述介质层的下面，且电连接所述导电通孔；
第二基底，所述第二基底设置在所述金属基底的上方；以及
天线，所述天线固定设置在所述天线腔体上方的所述第二基底的下表面。
在本发明的一个实施例中，基于金属基底的集成天线和射频前端的埋入封装结构还包括设置在所述芯片与所述金属基底的所述芯片腔体底面之间的粘接层。
在本发明的一个实施例中，所述芯片包括位于芯片背面的芯片背金面，所述粘接层为导电粘接层，实现所述芯片背金面与所述金属基底的电连接。
在本发明的一个实施例中，导电通孔包括电连接至所述金属基底的接地通孔和电连接至所述芯片焊盘的电源和或信号通孔。
在本发明的一个实施例中，所述第二基底为绝缘基底，其材料为有机材料。
在本发明的一个实施例中，基于金属基底的集成天线和射频前端的埋入封装结构还包括设置在所述第二基底和所述金属基底之间的第二粘接层。
在本发明的另一个实施例中，提供一种基于金属基底的集成天线和射频前端的埋入封装结构，包括：
金属基底，所述金属基底具有位于下表面的芯片腔体、过孔腔体和位于上表面的天线腔体；
芯片，所述芯片有源面朝外埋入在所述芯片腔体中；
介质层，所述介质层填充所述过孔腔体和所述芯片与所述芯片腔体之间的间隙，并覆盖所述金属基底的下表面和所述芯片的有源面；
导电通孔，所述导电通孔贯穿所述介质层，并与所述芯片电连接；
布线层，所述布线层设置在所述介质层的下面，且电连接所述导电通孔；
第二介质层，所述第二介质层设置在所述天线腔体内，且与所述金属基底的上表面基本齐平；以及
天线，所述天线设置在所述第二介质层的上方。
在本发明的另一个实施例中，所述天线天线是通过所述过孔腔体进行缝隙馈电。
在本发明的另一个实施例中，基于金属基底的集成天线和射频前端的埋入封装结构还包括金属化通孔，所述金属化通孔贯穿所述第二介质层和所述过孔腔体，电连接所述天线至所述布线层，且与所述金属基底电绝缘。
本发明提供一种基于金属基底的集成天线和射频前端的埋入封装结构，封装结构的基底为金属基底，该金属基底的正反面分别形成有芯片腔体、天线腔体和过孔腔体，有源芯片以有源面朝下的方式埋置于芯片腔体中，有源芯片背金面通过导电胶与金属基底连接，在芯片腔体、过孔腔体中以及金属基底下表面均填充介质，有源芯片通过信号过孔和互连线与外围电路连接。天线腔体的上方设置有天线贴片，天线腔体内可以填充介质或者不进行填充，有源芯片通过金属化通孔或过孔腔体给天线贴片馈电。基于本发明的该种基于金属基底的集成天线和射频前端的埋入封装结构具有以下优点：(1)封装体的基底材料为金属材料，金属基底具有优异的散热性能；(2)有源芯片埋入金属基底中，并通过过孔与外围电路互连，有效降低寄生效应和传输损耗，且可满足有源芯片背金要求，实现低剖面集成；(3)天线背部是金属腔体，且天线基底材料是空气，可显著增加带宽、增益和辐射效率，同时实现天线与射频前端的低剖面集成；(4)天线和各个有源芯片分别位于不同的金属腔体中，显著提高有源芯片与有源芯片间及天线与有源芯片间的电磁隔离度。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出现有技术采用的一种集成天线和射频前端的封装结构示意图。
图2示出现有技术采用的又一种集成天线和射频前端的封装结构示意图。
图3示出现有技术采用的再一种集成天线和射频前端的封装结构示意图。
图4示出根据本发明的一个实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构400的剖面示意图。
图5A至图5H示出根据本发明的一个实施例形成该基于金属基底的集成天线和射频前端的埋入封装结构400的过程剖面示意图。
图6示出根据本发明的一个实施例形成该基于金属基底的集成天线和射频前端的埋入封装结构400的流程图600。
图7示出根据本发明的又一实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构700的剖面示意图。
图8示出根据本发明的再一实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构800的剖面示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种基于金属基底的集成天线和射频前端的埋入封装结构，封装结构的基底为金属基底，该金属基底的正反面分别形成有芯片腔体、天线腔体和过孔腔体，有源芯片以有源面朝下的方式埋置于芯片腔体中，有源芯片背金面通过导电胶与金属基底连接，在芯片腔体、过孔腔体中以及金属基底下表面均填充介质，有源芯片通过信号过孔和互连线与外围电路连接。天线腔体的上方设置有天线贴片，天线腔体内可以填充介质或者不进行填充，有源芯片通过金属化通孔或过孔腔体给天线贴片馈电。基于本发明的该种基于金属基底的集成天线和射频前端的埋入封装结构具有以下优点：(1)封装体的基底材料为金属材料，金属基底具有优异的散热性能；(2)有源芯片埋入金属基底中，并通过过孔与外围电路互连，有效降低寄生效应和传输损耗，且可满足有源芯片背金要求，实现低剖面集成；(3)天线背部是金属腔体，且天线基底材料是空气，可显著增加带宽、增益和辐射效率，同时实现天线与射频前端的低剖面集成；(4)天线和各个有源芯片分别位于不同的金属腔体中，显著提高有源芯片与有源芯片间及天线与有源芯片间的电磁隔离度。
下面结合图4来详细介绍根据本发明的一个实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构。图4示出根据本发明的一个实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构400的剖面示意图。如图4所示，该基于金属基底的集成天线和射频前端的埋入封装结构400进一步包括金属基底410、芯片420、导电粘接层430、介质层440、导电通孔450、布线层460、第二基底470、天线480以及粘接层490。
金属基底410是该封装结构的主体部分，其材料可以为铜、铝等金属导电材料，同时具有较好的导热性能。金属基底410进一步包括设置在其下表面向内延伸的芯片腔体411、过孔腔体412以及设置在其上表面向内延伸的天线腔体413，其中，芯片腔体411用于埋入式容纳芯片之用，过孔腔体412用于芯片对天线的馈电之用，具体尺寸根据设计需要确定。在本发明的一个实施例中，通过对金属基底410进行铣槽形成上述腔体。在本发明的又一实施例中，芯片腔体411、过孔腔体412以及天线腔体413可以为一个或多个。
芯片420通过导电粘接层430埋入设置在金属基底410的芯片腔体411中，其中芯片420的有源面朝外，基本与金属基底410的下表面齐平。在本发明的一个实施例中，芯片420的背金面通过导电粘接层430与金属基底410电连接。在本发明的一个具体实施例中，导电粘接层430为导电胶、导电银浆或其他可以起到导电和粘接性能的材料。
介质层440覆盖金属基底410的下表面，并填充过孔腔体412和芯片420与芯片腔体411之间的间隙。介质层440可以为树脂、半固化片等有机介质材料。
导电通孔450图形化贯穿设置在介质层440中，至少包括电连接至金属基底410的接地通孔和电连接至芯片420的IO的电和或信号通孔。在本发明的一个实施例中，导电通孔450为电镀形成的铜导电通孔。
布线层460设置在介质层440的下表面，电连接导电通孔450，并通过导电通孔450与芯片420电连接。在本发明的一个实施例中，布线层460可以为一层或多层，其中最外层的布线层还包括外接焊盘(图中未示出)。
天线480图形化设置在第二基底470的底面，第二基底470再通过粘接层490设置到金属基底410的上表面，天线480与形成在金属基底410上表面的天线腔体413对准。在本发明的一个实施例中，粘接层490为半固化胶材料，通过图形化设置在金属基板410除天线腔体413之外的上表面，在第二基底470粘接后通过高温固化形成密封结构。
下面结合图5A至图5H以及图6来详细介绍一种形成该基于金属基底的集成天线和射频前端的埋入封装结构400的方法。图5A至图5H示出根据本发明的一个实施例形成该基于金属基底的集成天线和射频前端的埋入封装结构400的过程剖面示意图；图6示出根据本发明的一个实施例形成该基于金属基底的集成天线和射频前端的埋入封装结构400的流程图600。
首先，在步骤610，如图5A所示，提供金属基底510。金属基底510需要具有一定的厚度，其材料可以为铜、铝等金属导电材料，同时具有较好的导热性能。在本发明的一个具体实施例中，金属基底510具有较大的面积，以实现基板级封装，从而节约封装成本。
接下来，在步骤620，如图5B所示，在金属基底510的下表面向内形成芯片腔体511和过孔腔体512。在本发明的一个实施例中，通过铣槽工艺在金属基底510的下表面向内形成芯片腔体511和过孔腔体512。在本发明的又一实施例中，芯片腔体511和或过孔腔体512可以具有一个或多个。
然后，在步骤630，如图5C所示，在芯片空腔511内进行芯片520的贴片。在本发明的一个实施例中，芯片520包括位于芯片有源面的芯片焊盘521和背金面522，芯片520的背金面522通过导电粘接层530埋入贴片到芯片空腔511内，芯片520的背金面522电连接至金属基底510。在本发明的一个具体实施例中，导电粘接层530为导电胶或导电银浆等材料。
接下来，在步骤640，如图5D所示，在过孔腔体512、芯片腔体511与芯片520的间隙以及金属基底下表面形成介质层540，介质层540可以为树脂、半固化片等有机介质材料，在本发明的一个实施例中，通过压合半固化片的方式形成介质层540。
然后，在步骤650，如图5E所示，在介质层540内形成导电通孔550和表面布线层560，其中导电通孔550贯穿介质层，进一步包括与芯片520的芯片焊球521电连接的电和或信号通孔和与金属基底510电连接的接地通孔。表面布线层560通过加成法或减成法形成在介质层540的表面，与导电通孔550电连接。在本发明的一个实施例中，表面布线层560可以为单层或多层，其中最外层的布线层还包括外接焊盘(图中未示出)。
接下来，在步骤660，如图5F所示，在金属基底510的上表面向内部形成天线腔体513。天线腔体513的形成方式和芯片腔体511以及过孔腔体512类似，可以通过铣槽工艺形成。
然后，在步骤670，如图5G所示，在第二基底570上制作天线/天线阵列580，其中第二基底570为绝缘介质层材料。在本发明的一个实施例中。第二基底570为有机材料，天线580通过图形化电镀工艺形成在第二基底570的预设位置。
最后，在步骤680，如图5H所示，将第二基底570贴片到金属基底510的上表面。在本发明的一个实施例中，首先根据金属基底510的上表面形成天线腔体513后的结构形状制作对应的半固化片590，然后将半固化片590对准设置在金属基底510的上表面，漏出天线腔体513，最后将第二基底570的天线580面朝下，对准到天线腔体513位置后贴片，并进行高温固化形成封装结构。
下面结合图7来介绍根据本发明的又一实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构。图7示出根据本发明的又一实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构700的剖面示意图。如图7所示，该基于金属基底的集成天线和射频前端的埋入封装结构700进一步包括金属基底710、芯片720、导电粘接层730、介质层740、导电通孔750、布线层760、第二介质层770以及天线780。
该基于金属基底的集成天线和射频前端的埋入封装结构700与前述图4所示的基于金属基底的集成天线和射频前端的埋入封装结构400的不同点仅在于：在天线腔体713中通过旋涂或者压合工艺形成第二介质层770，然后在第二介质层770的表面与金属基底710的上表面基本齐平，天线780图形化设置在第二介质层770的外表面，且不与金属基底710连接。芯片720通过过孔腔体712以及天线腔体713向天线馈电。
下面再结合图8来介绍根据本发明的再一实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构。图8示出根据本发明的再一实施例的一种基于金属基底的集成天线和射频前端的埋入封装结构800的剖面示意图。如图8所示，该基于金属基底的集成天线和射频前端的埋入封装结构800进一步包括金属基底810、芯片820、导电粘接层830、介质层840、导电通孔850、布线层860、第二介质层870、天线880以及金属化通孔890。
该基于金属基底的集成天线和射频前端的埋入封装结构800与前述图7所示的基于金属基底的集成天线和射频前端的埋入封装结构700的不同点仅在于：具有贯穿第二介质层870、过孔腔体812，连接天线880至布线层860的金属化通孔890，且金属化通孔与金属基底810电绝缘。
基于本发明提供的该种基于金属基底的集成天线和射频前端的埋入封装结构，封装结构的基底为金属基底，该金属基底的正反面分别形成有芯片腔体、天线腔体和过孔腔体，有源芯片以有源面朝下的方式埋置于芯片腔体中，有源芯片背金面通过导电胶与金属基底连接，在芯片腔体、过孔腔体中以及金属基底下表面均填充介质，有源芯片通过信号过孔和互连线与外围电路连接。天线腔体的上方设置有天线贴片，天线腔体内可以填充介质或者不进行填充，有源芯片通过金属化通孔或过孔腔体给天线贴片馈电。基于本发明的该种基于金属基底的集成天线和射频前端的埋入封装结构具有以下优点：(1)封装体的基底材料为金属材料，金属基底具有优异的散热性能；(2)有源芯片埋入金属基底中，并通过过孔与外围电路互连，有效降低寄生效应和传输损耗，且可满足有源芯片背金要求，实现低剖面集成；(3)天线背部是金属腔体，且天线基底材料是空气，可显著增加带宽、增益和辐射效率，同时实现天线与射频前端的低剖面集成；(4)天线和各个有源芯片分别位于不同的金属腔体中，显著提高有源芯片与有源芯片间及天线与有源芯片间的电磁隔离度，拓展了集成天线和射频前端封装结构的应用场景。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种基于金属基底的集成天线和射频前端的埋入封装结构，包括：
金属基底，所述金属基底具有位于下表面的芯片腔体、过孔腔体和位于上表面的天线腔体；
芯片，所述芯片有源面朝外埋入所述芯片腔体中；
介质层，所述介质层填充所述过孔腔体和所述芯片与所述芯片腔体之间的间隙，并覆盖所述金属基底的下表面和所述芯片的有源面；
导电通孔，所述导电通孔贯穿所述介质层，并与所述芯片电连接；
布线层，所述布线层设置在所述介质层的下面，且电连接所述导电通孔；
第二基底，所述第二基底设置在所述金属基底的上方；以及
天线，所述天线固定设置在所述天线腔体上方的所述第二基底的下表面。
2.如权利要求1所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，还包括设置在所述芯片与所述金属基底的所述芯片腔体底面之间的粘接层。
3.如权利要求2所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，所述芯片包括位于芯片背面的芯片背金面，所述粘接层为导电粘接层，实现所述芯片背金面与所述金属基底的电连接。
4.如权利要求1所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，所述导电通孔包括电连接至所述金属基底的接地通孔和电连接至所述芯片焊盘的电源和或信号通孔。
5.如权利要求1所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，所述第二基底为绝缘基底，其材料为有机材料。
6.如权利要求1所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，还包括设置在所述第二基底和所述金属基底之间的第二粘接层。
7.如权利要求1所述的基于金属基底的集成天线与射频前端的埋入封装结构，其特征在于，所述布线层通过所述过孔腔体给所述天线馈电。
8.一种基于金属基底的集成天线和射频前端的埋入封装结构，包括：
金属基底，所述金属基底具有位于下表面的芯片腔体、过孔腔体和位于上表面的天线腔体；
芯片，所述芯片有源面朝外埋入在所述芯片腔体中；
介质层，所述介质层填充所述过孔腔体和所述芯片与所述芯片腔体之间的间隙，并覆盖所述金属基底的下表面和所述芯片的有源面；
导电通孔，所述导电通孔贯穿所述介质层，并与所述芯片电连接；
布线层，所述布线层设置在所述介质层的下面，且电连接所述导电通孔；
第二介质层，所述第二介质层设置在所述天线腔体内，且与所述金属基底的上表面基本齐平；以及
天线，所述天线设置在所述第二介质层的上方。
9.如权利要求8所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，所述布线层通过所述过孔腔体给所述天线馈电。
10.如权利要求8所述的基于金属基底的集成天线和射频前端的埋入封装结构，其特征在于，还包括金属化通孔，所述金属化通孔贯穿所述第二介质层和所述过孔腔体，电连接所述天线至所述布线层，且与所述金属基底电绝缘。
CN201911346519.4A 2019-12-24 2019-12-24 一种基于金属基底的集成天线和射频前端的埋入封装结构 Pending CN110890357A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911346519.4A CN110890357A (zh) 2019-12-24 2019-12-24 一种基于金属基底的集成天线和射频前端的埋入封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911346519.4A CN110890357A (zh) 2019-12-24 2019-12-24 一种基于金属基底的集成天线和射频前端的埋入封装结构

Publications (1)

Publication Number Publication Date
CN110890357A true CN110890357A (zh) 2020-03-17

Family

ID=69753007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911346519.4A Pending CN110890357A (zh) 2019-12-24 2019-12-24 一种基于金属基底的集成天线和射频前端的埋入封装结构

Country Status (1)

Country Link
CN (1) CN110890357A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653527A (zh) * 2020-06-15 2020-09-11 华进半导体封装先导技术研发中心有限公司 封装天线及其制造方法
CN112290206A (zh) * 2020-10-10 2021-01-29 中国电子科技集团公司第十四研究所 一种硅基宽带宽角扫描天线单元
CN112701115A (zh) * 2020-12-28 2021-04-23 华进半导体封装先导技术研发中心有限公司 一种射频前端模块的三维异质集成封装结构及其制作方法
CN113948848A (zh) * 2021-12-20 2022-01-18 成都瑞迪威科技有限公司 一种接地良好的天线互联结构
CN114496988A (zh) * 2022-04-19 2022-05-13 宁波德葳智能科技有限公司 脑电波处理系统的再布线封装结构及其制作方法
WO2023279245A1 (en) * 2021-07-05 2023-01-12 Huawei Technologies Co.,Ltd. Surface-mountable antenna device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653527A (zh) * 2020-06-15 2020-09-11 华进半导体封装先导技术研发中心有限公司 封装天线及其制造方法
CN112290206A (zh) * 2020-10-10 2021-01-29 中国电子科技集团公司第十四研究所 一种硅基宽带宽角扫描天线单元
CN112290206B (zh) * 2020-10-10 2024-05-24 中国电子科技集团公司第十四研究所 一种硅基宽带宽角扫描天线单元
CN112701115A (zh) * 2020-12-28 2021-04-23 华进半导体封装先导技术研发中心有限公司 一种射频前端模块的三维异质集成封装结构及其制作方法
CN112701115B (zh) * 2020-12-28 2022-08-02 华进半导体封装先导技术研发中心有限公司 一种射频前端模块的三维异质集成封装结构及其制作方法
WO2023279245A1 (en) * 2021-07-05 2023-01-12 Huawei Technologies Co.,Ltd. Surface-mountable antenna device
CN113948848A (zh) * 2021-12-20 2022-01-18 成都瑞迪威科技有限公司 一种接地良好的天线互联结构
CN114496988A (zh) * 2022-04-19 2022-05-13 宁波德葳智能科技有限公司 脑电波处理系统的再布线封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
CN101656244B (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
TW201903994A (zh) 半導體封裝
KR100535181B1 (ko) 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
TWI723885B (zh) 半導體封裝
TWI725426B (zh) 半導體裝置
CN110828431A (zh) 一种用于三维扇出型封装的塑封结构
CN113380772B (zh) 一种芯片封装结构及其封装方法
US20230335882A1 (en) Antenna packaging structure and manufacturing method thereof
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN110739526B (zh) 天线射频前端封装制造方法
CN103426844A (zh) 宽带全密封微波器件封装
CN111987088B (zh) 集成天线和射频前端的有机基板埋入封装结构
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
CN114743946A (zh) 一种集成毫米波雷达天线的芯片封装结构及其封装方法
CN112071808B (zh) 集成天线和射频前端的有机基板埋入封装结构
CN218241815U (zh) 一种基于金属基底的高散热扇出封装结构
CN115084814B (zh) 收发前端封装模块、制备方法及微波通信系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination