CN114068436A - 封装电路结构及其制作方法 - Google Patents

封装电路结构及其制作方法 Download PDF

Info

Publication number
CN114068436A
CN114068436A CN202010754207.3A CN202010754207A CN114068436A CN 114068436 A CN114068436 A CN 114068436A CN 202010754207 A CN202010754207 A CN 202010754207A CN 114068436 A CN114068436 A CN 114068436A
Authority
CN
China
Prior art keywords
metal core
groove
antenna
circuit
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010754207.3A
Other languages
English (en)
Inventor
魏永超
高琳洁
吴伟良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202010754207.3A priority Critical patent/CN114068436A/zh
Priority to US17/000,660 priority patent/US11257773B1/en
Publication of CN114068436A publication Critical patent/CN114068436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装电路结构，包括金属芯板、多个内埋元件、介质层和两天线结构，金属芯板沿厚度方向包括相背的第一表面和第二表面，自第一表面朝第二表面开设若干第一凹槽，自第二表面朝第一表面开设若干第二凹槽，且第一凹槽和第二凹槽相互错开且沿第一方向交替设置，每一内埋元件安装于一第一凹槽或一第二凹槽中，介质层包覆第一表面和第二表面并填充第一凹槽和第二凹槽，两天线结构沿厚度方向层叠于介质层的相背的两侧，每一天线结构包括天线和接地线，金属芯板与接地线电连接。上述封装电路结构有利于避免电磁干扰以及提高散热效果。本发明还提供一种封装电路结构的制作方法。

Description

封装电路结构及其制作方法
技术领域
本发明涉及一种封装电路结构及其制作方法，尤其涉及一种具有天线模组的封装电路结构及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，轻、薄、小的电子产品越来越受到欢迎。电路结构作为电子产品的主要部件，其占据了电子产品的较大空间，因此电路结构的体积在很大程度上影响了电子产品的体积，大体积的电路结构势必难以符合电子产品轻、薄、短、小之趋势。
随着5G毫米波通讯市场的发展，在天线封装技术(Antennas in Package，AiP)演进下，开启整合射频元件与天线的进程方向。AiP技术将天线与射频芯片、其他主动/被动元件集成在封装内，实现系统级无线传输功能。
现有的天线封装技术(如AoC、AiP)，将不同频段的天线模组与多种射频芯片/主动元件集成在封装结构中，但如何避免射频IC/主动元件间的电磁干扰，成为亟待解决的重要课题。另外，射频IC/主动元件等高功率元器件内埋于电路板内部，在元件运作时产生的大量的热量需要及时散发出去，以避免元件损坏，因此提高电路板的散热效果也是需要解决的重要问题。
发明内容
有鉴于此，有必要提供一种有利于避免电磁干扰以及提高散热效果的封装电路结构的制作方法。
还提供一种有利于避免电磁干扰以及提高散热效果的封装电路结构。
一种封装电路结构的制作方法，其包括以下步骤：
提供一金属芯板，所述金属芯板沿厚度方向包括相背设置的第一表面和第二表面；
自所述第一表面朝所述第二表面开设若干第一凹槽，自所述第二表面朝所述第一表面开设若干第二凹槽，其中，所述第一凹槽和所述第二凹槽相互错开且沿第一方向交替设置；
在每一所述第一凹槽中和每一所述第二凹槽中分别安装一内埋元件；
在上述安装有内埋元件的金属芯板的第一表面和第二表面分别压合介质层并分别形成天线结构，其中，两所述介质层包覆所述第一表面和第二表面并填充所述第一凹槽和所述第二凹槽，两所述天线结构沿所述厚度方向层叠于两所述介质层相背的两侧，每一所述天线结构包括天线和接地线，所述金属芯板与所述接地线电连接。
一种封装电路结构，包括金属芯板、多个内埋元件、介质层和两天线结构，所述金属芯板沿厚度方向包括相背设置的第一表面和第二表面，自所述第一表面朝所述第二表面开设若干第一凹槽，自所述第二表面朝所述第一表面开设若干第二凹槽，且所述第一凹槽和所述第二凹槽相互错开且沿第一方向交替设置，每一所述内埋元件安装于一所述第一凹槽或一所述第二凹槽中，所述介质层包覆所述第一表面和所述第二表面并填充所述第一凹槽和所述第二凹槽，两所述天线结构沿所述厚度方向层叠于所述介质层的相背的两侧，每一所述天线结构包括天线和接地线，所述金属芯板与所述接地线电连接。
本发明的封装电路结构，其中，所述第一凹槽和所述第二凹槽朝向相反的方向开口，所述第一凹槽和所述第二凹槽错开并沿特定方向交替设置，且所述金属芯板接地，在避免收容于第一凹槽和第二凹槽中的内埋元件之间的电磁干扰的同时，还能够有效地改善所述封装电路结构散热和均温效果。
附图说明
图1-图15是本发明提供的一实施方式的封装电路结构的制作方法示意图。
图16是本发明提供的一实施方式的封装电路结构的截面示意图。
主要元件符号说明
Figure BDA0002611002660000031
Figure BDA0002611002660000041
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图15，本发明一实施方式的封装电路结构的制作方法，其包括以下步骤：
步骤S1，请参阅图1以及图2，提供一金属芯板10，并在所述金属芯板10上开设至少一通孔15、若干第一凹槽11和若干第二凹槽13。其中，所述金属芯板10沿厚度方向包括相背设置的第一表面101和第二表面103。每一所述第一凹槽11自所述金属芯板10的第一表面101朝内凹陷，每一所述第二凹槽13自所述金属芯板10的第二表面103朝内凹陷。所述第一凹槽11与所述第二凹槽13相互错开，所述第一凹槽11和所述第二凹槽13在第一方向X交替设置。每一所述通孔15贯穿所述第一表面101和所述第二表面103，且与所述第一凹槽11和所述第二凹槽13间隔。
优选的，所述第一凹槽11和所述第二凹槽13还可进一步在垂直于所述第一方向X的第二方向Y交替设置，从而使得所述第一凹槽11和所述第二凹槽13呈矩阵排布。
所述第一凹槽11、所述第二凹槽13和所述通孔15可通过化学蚀刻、机械钻孔、定深捞型、激光切割及上述方式的任意组合中的一种形成。
本实施方式中，所述第一凹槽11的宽度可自所述第一表面101朝所述第二表面103的方向逐渐减小，所述第二凹槽13的宽度可自所述第二表面103朝所述第一表面101的方向逐渐减小。
在一些实施方式中，当所述第一凹槽11包括多个时，任意两个所述第一凹槽11的形状可相同也可不同。当所述第二凹槽13包括多个时，任意两个所述第二凹槽13的形状可相同也可不同。在一些实施方式中，任意一所述第一凹槽11与任意一所述第二凹槽13的形状可相同也可不同。
本实施方式中，所述通孔15为多个，且多个所述通孔15围绕所述第一凹槽11或所述第二凹槽13分布。
所述金属芯板10可为但不仅限于铜、铝等金属材料或上述金属材料组合形成的合金。
步骤S2，请参阅图3，提供多个内埋元件20，并将每一所述内埋元件20固定于所述第一凹槽11中或所述第二凹槽13中。
本实施方式中，每一所述内埋元件20通过一绝缘胶层25与所述第一凹槽11的底部或所述第二凹槽13的底部固定。在一些实施方式中，所述内埋元件20还可通过其他方式固定于所述第一凹槽11中或所述第二凹槽13中。
优选的，所述绝缘胶层25为导热性能良好的胶粘材料，以便于加速所述内埋元件20的热量的扩散，有利于散热。
本实施方式中，所述内埋元件20不从收容所述内埋元件20的所述第一凹槽11或所述第二凹槽13凸伸出。优选的，所述内埋元件20的高度小于收容所述内埋元件20的所述第一凹槽11或所述第二凹槽13的深度。
每一所述内埋元件20还设有电连接端子21。优选的，所述电连接端子21位于所述内埋元件20背离收容所述内埋元件20的所述第一凹槽11的底部或所述第二凹槽13的底部。
步骤S3，请参阅图4、图5和图6，在上述设有内埋元件20的所述金属芯板10的第一表面101和第二表面103分别压合介质层30并分别设置天线结构40，从而制得封装电路结构100。其中，所述介质层30包覆所述第一表面101、第二表面103，并填充所述第一凹槽11、所述第二凹槽13及所述通孔15。两所述天线结构40沿所述厚度方向层叠于所述介质层30相背的两侧。每一所述天线结构40包括天线41和接地线43。所述天线41对应所述第一凹槽11的开口端或所述第二凹槽13的开口端设置；所述金属芯板10与所述接地线43电连接，使得所述内埋元件20之间通过所述金属芯板10实现电磁屏蔽，避免所述内埋元件20之间的电磁干扰。
本实施方式中，所述天线结构40还可设有多个导电散热块45，每一导电散热块45沿所述厚度方向贯穿一所述天线结构40并穿过所述介质层30与相邻的所述金属芯板10的第二表面103对应所述第一凹槽11或第一表面101对应所述第二凹槽13的区域连接，从而加速所述内埋元件20的热量的扩散，有利于散热。在所述封装电路结构100中的金属芯板10的两侧，所述天线43对应的天线区和所述导电散热块45对应的散热区沿所述第一方向X交替设置。
优选的，所述天线41对应的天线区和所述导电散热块45对应的散热区还沿所述第二方向Y交替设置，从而使得所述天线区和所述散热区呈矩阵排布。
本实施方式中，通过所述导电散热块45实现所述金属芯板10与所述接地线43的电连接。
在一些实施方式中，所述天线结构40还可包括介电层470和至少一线路层47。所述至少一线路层47位于所述天线41与所述介质层30之间。
所述电连接端子21与所述天线41通过所述线路层47电连接。本实施方式中，所述天线结构40包括沿所述厚度方向层叠的第一线路层47a和第二线路层47b，所述第二线路层47b包含所述接地线43。在一些实施方式中，所述线路层的不仅限于第一线路层47a和第二线路层47b，还可包括其他线路层。
在一些实施方式中，所述天线结构40中还可包括至少一内层天线(图未示)。
在一些实施方式中，请参阅图7和图8，所述天线结构40还可包括自所述天线结构40背离所述金属芯板10的一侧露出的连接垫48，所述连接垫48电连接所述线路层，以用于连接其他电子元件。
在一些实施方式中，所述封装电路结构的制作方法还可继续包括步骤S4，具体为：
步骤S4，在上述封装电路结构100的表面设置防焊层(图未示)。
当所述天线结构40包括连接垫48时，所述连接垫48从所述防焊层以用于连接其他电子元件。
在本实施方式中，步骤S3“在上述设有内埋元件20的所述金属芯板10的第一表面101和第二表面103分别压合介质层30并分别设置天线结构40”具体可通过以下步骤S31～S37制得：
步骤S31，请参阅图9和图10，在所述设有内埋元件20的所述金属芯板10的第一表面101和第二表面103分别压合第一单面板30a，形成第一中间体A。其中，所述第一单面板30a包括层叠的介质层30和第一金属层31，所述介质层30与所述金属芯板10结合并填充所述第一凹槽11、所述第二凹槽13和所述通孔15。
步骤S32，请参阅图11，在位于所述第一表面101背离所述第二表面103一侧设置的所述第一单面板30a上开设多个第一通槽301以露出所述金属芯板10的第一表面101对应每一所述第二凹槽13的区域，在位于所述第二表面103背离所述第一表面101的一侧设置的所述第一单面板30a上开设多个第二通槽303以露出所述金属芯板10的第二表面103对应每一所述第一凹槽11的区域，并对应所述通孔15开设贯穿两所述第一单面板30a和所述金属芯板10的连接孔150。
其中，所述连接孔150的宽度小于所述通孔15的宽度，且所述连接孔150的侧壁与所述通孔15的侧壁间隔。
步骤S33，请参阅图12，在所述第一通槽301和所述第二通槽303内形成第一导电散热部451，并在两所述第一单面板30a上进行线路制作，以对应形成两第一线路层47a，且对应所述连接孔150形成导电孔70。
其中，每一所述第一线路层47a电连接相邻的内埋元件20的电连接端子21。
步骤S34，请参阅图13，在两所述第一线路层47a背离所述金属芯板10的两侧分别压合第二单面板401。所述第二单面板401包括层叠的第一介电层470a和第二金属层471，所述第一介电层470a与所述第一线路层47a结合并填充所述第一线路层47a的间隙。
步骤S35，请参阅图14，对应所述第一导电散热部451形成贯穿所述第二单面板401的第二导电散热部452，并在所述第二单面板401上进行线路制作，以对应形成第二线路层47b。其中，所述第二线路层47b包括接地线43，所述第二导电散热部452贯穿所述接地线43和所述第一介电层470a，以电连接所述接地线43和所述第一导电散热部451。
所述第二线路层47b与所述第一线路层47a电连接。
步骤S36，请参阅图15，在所述第二线路层47b背离所述金属芯板10的两侧分别压合第三单面板403。所述第三单面板403包括层叠的第二介电层470b和第三金属层473，所述第二介电层470b与所述第二线路层47b结合并填充所述第二线路层47b的间隙。
步骤S37，请参阅图4，对应所述第二导电散热部452形成贯穿所述第三单面板403的第三导电散热部453，并在所述第三单面板403上进行线路制作以对应形成天线41。其中，所述第二导电散热部452贯穿所述第二介电层470b并电连接所述接地线43和所述第二导电散热部452。
依次连接的所述第三导电散热部453、所述第二导电散热部452和所述第一导电散热部451构成所述导电散热块45。所述第一介电层470a和所述第二介电层470b构成所述介电层470。
请参阅图16，本发明一实施方式还提供一种封装电路结构100，包括金属芯板10、多个内埋元件20、介质层30和两天线结构40。所述金属芯板10沿厚度方向包括相背设置的第一表面101和第二表面103。自所述第一表面101朝所述第二表面103开设若干第一凹槽11，自所述第二表面103朝所述第一表面101开设若干第二凹槽13，且所述第一凹槽11和所述第二凹槽13相互错开且沿第一方向X交替设置。每一所述内埋元件20安装于一所述第一凹槽11或一所述第二凹槽13中，所述介质层30包覆所述第一表面101和所述第二表面103并填充所述第一凹槽11和所述第二凹槽13，两所述天线结构40沿所述厚度方向层叠于所述介质层30的相背的两侧，每一所述天线结构40包括天线41和接地线43，所述金属芯板10与所述接地线43电连接。
在本实施方式中，请参阅图1，所述第一凹槽11和所述第二凹槽13还沿垂直于所述第一方向X的第二方向Y交替设置，使得所述第一凹槽11和所述第二凹槽13呈矩阵排布。
所述封装电路结构100还可包括多个导电散热块45，每一导电散热块45沿所述厚度方向贯穿一所述天线结构40并穿过所述介质层30与相邻的金属芯板10的第一表面101对应所述第二凹槽13的区域或第二表面103对应所述第一凹槽11的区域连接。
优选的，所述天线41对应的天线区和所述导电散热块45对应的散热区沿所述第一方向X交替设置，并沿所述第二方向Y交替设置，从而使得所述天线区和所述散热区呈矩阵排布。
在本实施方式中，沿同一方向，每一所述导热散热块45的宽度小于与所述导热散热块45在所述厚度方向对应的第一凹槽11的开口端或第二凹槽13的开口端的宽度。
每一所述导电散热块45与被所述导电散热块45贯穿的所述天线结构40中的接地线43电连接。
每一所述天线结构40还包括至少一线路层47，所述至少一线路层47位于所述天线41与所述介质层30之间。
本实施方式中，所述天线结构40包括沿所述厚度方向层叠的第一线路层47a和第二线路层47b。
在一些实施方式中，请参阅图7，所述天线结构40还可包括自所述天线结构40背离所述金属芯板10的一侧露出的连接垫48，所述连接垫48电连接所述线路层，以用于连接其他电子元件。
在一些实施方式中，所述封装电路结构100还包括防焊层(图未示)，所述防焊层设置于每一天线结构40背离所述金属芯板10的一侧。其中，所述连接垫48从所述防焊层露出，以用于连接其他电子元件。
每一所述内埋元件20上设有电连接端子21，所述内埋元件20通过所述点连接端子21电连接所述天线结构40。本实施方式中，优选的，所述电连接端子21位于所述内埋元件背离收容所述内埋元件20的第一凹槽11的底部或者第二凹槽13的底部，有利于降低天线41与内埋元件20之间的信号传输损耗。
所述金属芯板10上还设有至少一贯穿所述第一表面101和所述第二表面103的通孔15。所述通孔15与所述第一凹槽11和所述第二凹槽13间隔。
所述封装电路结构100还包括导电孔70，所述导电孔70穿过所述通孔15以电连接两所述天线结构40。所述导电孔70与所述通孔15的内壁之间被所述介质层30隔开。
本发明的封装电路结构100，其中，所述第一凹槽11和所述第二凹槽13朝向相反的方向开口，且所述第一凹槽11和所述第二凹槽13错开并沿特定方向交替设置，且所述金属芯板10接地，在避免收容于第一凹槽11和第二凹槽13中的内埋元件20之间的电磁干扰的同时，还能够有效地改善所述封装电路结构100散热和均温效果。进一步地，所述导电散热块45能够有效的提高所述封装电路结构100的散热效率。进一步地，天线41与导电散热块45交替设置能够进一步地提高所述封装电路结构100的均温和散热的效率。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (15)

1.一种封装电路结构的制作方法，其包括以下步骤：
提供一金属芯板，所述金属芯板沿厚度方向包括相背设置的第一表面和第二表面；
自所述第一表面朝所述第二表面开设若干第一凹槽，自所述第二表面朝所述第一表面开设若干第二凹槽，其中，所述第一凹槽和所述第二凹槽相互错开且沿第一方向交替设置；
在每一所述第一凹槽中和每一所述第二凹槽中分别安装一内埋元件；
在上述安装有内埋元件的金属芯板的第一表面和第二表面分别压合介质层并分别形成天线结构，其中，两所述介质层包覆所述第一表面和第二表面并填充所述第一凹槽和所述第二凹槽，两所述天线结构沿所述厚度方向层叠于两所述介质层相背的两侧，每一所述天线结构包括天线和接地线，所述金属芯板与所述接地线电连接。
2.如权利要求1所述的封装电路结构的制作方法，其特征在于，所述第一凹槽和所述第二凹槽还沿垂直于所述第一方向的第二方向交替设置，使得所述第一凹槽和所述第二凹槽呈矩阵排布。
3.如权利要求2所述的封装电路结构的制作方法，其特征在于，在步骤“在每一所述第一凹槽中和每一所述第二凹槽中分别安装一内埋元件”之前，还包括：
开设至少一沿所述厚度方向贯穿所述金属芯板的通孔；
在步骤“在上述安装有内埋元件的金属芯板的第一表面和第二表面分别压合介质层并分别形成天线结构”中还包括：
所述介质层填充所述通孔，两所述天线结构通过穿设所述通孔的导电孔电连接，其中，所述导电孔与所述通孔的内壁间隔。
4.如权利要求3所述的封装电路结构的制作方法，其特征在于，所述天线结构上还设有多个导电散热块，每一导电散热块沿所述厚度方向贯穿一所述天线结构并穿过所述介质层与相邻的所述金属芯板的第一表面对应所述第二凹槽的区域或第二表面对应所述第一凹槽的区域连接。
5.如权利要求4所述的封装电路结构的制作方法，其特征在于，在每一所述天线结构中，所述导电散热块与所述天线呈矩阵排布并交替设置。
6.如权利要求5所述的封装电路结构的制作方法，其特征在于，所述天线结构还包括至少一线路层，所述至少一线路层位于所述天线与所述介质层之间。
7.如权利要求6所述的封装电路结构的制作方法，其特征在于，步骤“在上述安装有内埋元件的金属芯板的第一表面和第二表面分别压合介质层并分别形成天线结构”具体包括：
在上述安装有内埋元件的金属芯板的第一表面和第二表面分别压合第一单面板，所述第一单面板包括层叠的介质层和第一金属层，所述介质层与所述金属芯板结合并填充所述第一凹槽、所述第二凹槽和所述通孔；
在位于所述第一表面背离所述第二表面的一侧设置的第一单面板上开设若干第一通槽以露出所述金属芯板的第一表面对应每一所述第二凹槽的区域，在位于所述第二表面背离所述第一表面的一侧设置的第二单面板上开设若干第二通槽以露出所述金属芯板的第二表面对应每一所述第一凹槽的区域，并对应所述通孔开设贯穿两所述第一单面板和所述金属芯板的连接孔；
在所述第一通槽和所述第二通槽内形成第一导电散热部，并在两所述第一单面板上进行线路制作，以对应形成两第一线路层，且对应所述连接孔形成导电孔；
在两所述第一线路层背离所述金属芯板的两侧分别压合第二单面板，所述第二单面板包括层叠的第一介电层和第二金属层，所述第一介电层与所述第一线路层结合并填充所述第一线路层的间隙；
对应所述第一导电散热部形成贯穿所述第二单面板的第二导电散热部，并在所述第二单面板上进行线路制作以对应第二线路层，其中，所述第二线路层包括接地线，所述第二导电散热部贯穿所述接地线和所述第一介电层以电连接所述接地线和所述第一导电散热部；
在所述第二线路层背离所述金属芯板的两侧分别压合第三单面板，所述第三单面板包括层叠的第二介电层和所述第三金属，所述第二介电层与所述第二线路层结合并填充所述第二线路层的间隙；
对应所述第二导电散热部形成贯穿所述第三单面板的第三导电散热部，并在所述第三单面板上进行线路制作以对应形成天线，其中，依次连接的第三导电散热部、所述第二导电散热部和所述第一导电散热部构成所述导电散热块。
8.如权利要求1至7中任意一项所述的封装电路结构的制作方法，其特征在于，每一所述内埋元件上设有电连接端子，所述电连接端子位于所述内埋元件背离收容所述内埋元件的所述第一凹槽或者所述第二凹槽的底部的一侧，所述内埋元件通过所述电连接端子与所述天线结构电连接。
9.一种封装电路结构，包括金属芯板、多个内埋元件、介质层和两天线结构，所述金属芯板沿厚度方向包括相背设置的第一表面和第二表面，其特征在于，自所述第一表面朝所述第二表面开设若干第一凹槽，自所述第二表面朝所述第一表面开设若干第二凹槽，且所述第一凹槽和所述第二凹槽相互错开且沿第一方向交替设置，每一所述内埋元件安装于一所述第一凹槽或一所述第二凹槽中，所述介质层包覆所述第一表面和所述第二表面并填充所述第一凹槽和所述第二凹槽，两所述天线结构沿所述厚度方向层叠于所述介质层的相背的两侧，每一所述天线结构包括天线和接地线，所述金属芯板与所述接地线电连接。
10.如权利要求9所述的封装电路结构，其特征在于，所述第一凹槽和所述第二凹槽还沿垂直于所述第一方向的第二方向交替设置，使得所述第一凹槽和所述第二凹槽呈矩阵排布。
11.如权利要求10所述的封装电路结构，其特征在于，所述封装电路结构还包括多个导电散热块，每一导电散热块沿所述厚度方向贯穿一所述天线结构并穿过所述介质层与相邻的金属芯板的第一表面对应所述第二凹槽的区域或第二表面对应所述第一凹槽的区域连接。
12.如权利要求11所述的封装电路结构，其特征在于，在每一所述天线结构中，所述导电散热块与所述天线呈矩阵排布并交替设置。
13.如权利要求12所述的封装电路结构，其特征在于，每一所述导电散热块与被所述导电散热块贯穿的所述天线结构中的接地线电连接。
14.如权利要求9所述的封装电路结构，其特征在于，每一所述天线结构还包括至少一线路层，所述至少一线路层位于所述天线与所述介质层之间。
15.如权利要求9至14任意一项所述的封装电路结构，其特征在于，每一所述内埋元件上设有电连接端子，所述电连接端子位于所述内埋元件背离收容所述内埋元件的所述第一凹槽或者所述第二凹槽的底部的一侧，所述内埋元件通过所述电连接端子与所述天线结构电连接。
CN202010754207.3A 2020-07-30 2020-07-30 封装电路结构及其制作方法 Pending CN114068436A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010754207.3A CN114068436A (zh) 2020-07-30 2020-07-30 封装电路结构及其制作方法
US17/000,660 US11257773B1 (en) 2020-07-30 2020-08-24 Packaged circuit structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010754207.3A CN114068436A (zh) 2020-07-30 2020-07-30 封装电路结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114068436A true CN114068436A (zh) 2022-02-18

Family

ID=80003327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010754207.3A Pending CN114068436A (zh) 2020-07-30 2020-07-30 封装电路结构及其制作方法

Country Status (2)

Country Link
US (1) US11257773B1 (zh)
CN (1) CN114068436A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793024B (zh) * 2022-05-26 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11582866B1 (en) * 2021-07-22 2023-02-14 Toyota Motor Engineering & Manufacturing North America, Inc. Systems including a power device-embedded PCB directly joined with a cooling assembly and method of forming the same
JP2024040632A (ja) * 2022-09-13 2024-03-26 富士通株式会社 アンテナ付き半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US10777515B2 (en) * 2017-10-25 2020-09-15 Sj Semiconductor (Jiangyin) Corporation Fan-out antenna packaging structure and preparation method thereof
CN110798974B (zh) * 2018-08-01 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
US11936124B2 (en) * 2018-08-02 2024-03-19 Viasat, Inc. Antenna element module
WO2020077617A1 (zh) * 2018-10-19 2020-04-23 华为技术有限公司 一种天线封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI793024B (zh) * 2022-05-26 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US20220037270A1 (en) 2022-02-03
US11257773B1 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US8368200B2 (en) Shielded stacked integrated circuit packaging system and method of manufacture thereof
CN114068436A (zh) 封装电路结构及其制作方法
TWI771762B (zh) 封裝電路結構及其製作方法
US6281844B1 (en) Electrical component and an electrical circuit module having connected ground planes
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
WO2022105160A1 (zh) 天线封装结构及天线封装结构制造方法
CN100505252C (zh) 埋入式芯片封装结构
KR20050002659A (ko) 혼성집적회로
CN109904082B (zh) 一种基板埋入型三维系统级封装方法及结构
KR20050000923A (ko) Ｉｃ칩 내장형 파워 엠프 모듈
US11596067B2 (en) Stacked circuit boards
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
CN112349691A (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
JP2616698B2 (ja) 複合高周波回路モジュール
TWI797695B (zh) 一種封裝模組及其封裝方法、電子設備
JP3715120B2 (ja) ハイブリッドモジュール
CN112543546B (zh) 具有散热结构的线路板及其制作方法
CN112151459B (zh) 封装电路结构及其制作方法
TW201832298A (zh) 電子封裝構件及其製作方法
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN112349696A (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112071808A (zh) 集成天线和射频前端的有机基板埋入封装结构
CN219998479U (zh) 电子器件
US20230246010A1 (en) Electronic component module, and method of manufacturing electronic component module
CN218241815U (zh) 一种基于金属基底的高散热扇出封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination