CN219998479U - 电子器件 - Google Patents

Abstract

本申请公开了一种电子器件，该电子器件包括：第一线路，具有第一天线和承载第一天线的第一介电材料层；第二线路，设置于第一线路下方，并且具有第二天线、设置在第一天线与第二天线之间的腔体以及承载第二天线的第二介电材料层；其中，第一介电材料层的介电常数小于第二介电材料层的介电常数。上述技术方案，通过使用低介电常数的第一介电材料层与异质的第二介电材料层整合来共同承载第一天线和第二天线，可以改善天线增益；通过在第一天线和第二天线之间的天线耦合区域提供腔体来取代介电层，可以达到更好的耦合效果。

Description

电子器件

技术领域

本申请涉及半导体及天线技术领域，更具体地，涉及一种电子器件。

背景技术

参考图1所示，现行天线模组通常包括基板10，基板10包括天线区12和射频(RF)传输(routing)区14，天线22、24设置在基板10的天线区12中并通过天线区12中的介电材料26间隔开。现行天线模组多为多个频段整合且要求较高频宽，需通过增加基板10的层数来达到此需求，另外当用于天线22、24的介电常数(Dk)超过3.0以上时，相对需要增加介电材料26的厚度，才得到更好的天线增益。例如，BT(Bismaleimide triazine，双马来酰亚胺三嗪树脂)材料、PCB(Printed Circuit Board，印制电路板)材料的Dk/Df都过高，制作于天线基板时，需要高层数或者高厚度的方式来制作，此方式产品都会偏厚，无法减少厚度，或者需要独立外接芯片，无法变成模组化。然而，增加基板层数无疑会降低基板制程良率，增加成本价格，且天线模组厚度将变厚，造成终端产品可利用空间变少。

为了解决上述问题，大部分的软性材料具备良好的Dk/Df特性(其中Df表示介电损耗)，对天线的能力极有帮助，使得软性材料结合硬板材料的结构越来越普遍。虽然如此，现行软性材料的Dk/Df特性仍有极限，例如，软性基板普遍常使用于排线，无法制作成IC(Integrated Circuit，集成电路)载板，而软硬结合(rigid-flex)基板造价又贵，无法用于天线设计。

因此，面对5G开始发展的现状，甚至6G的世代，势必需要提升更好的通讯传输品质。

实用新型内容

针对以上问题，本申请提出了一种电子器件，至少能够改善天线增益。

本申请的技术方案是这样实现的：

根据本申请的一个方面，提供了一种电子器件，其包括：第一线路，具有第一天线和承载第一天线的第一介电材料层；第二线路，设置于第一线路下方，并且具有第二天线、设置在第一天线与第二天线之间的腔体以及承载第二天线的第二介电材料层；其中，第一介电材料层的介电常数小于第二介电材料层的介电常数。

在一些实施例中，第一介电材料层的硬度小于第二介电材料层的硬度。

在一些实施例中，第一线路的等效硬度小于第二线路的等效硬度。

在一些实施例中，第二线路还具有与腔体连通的第一通孔，以提供排气作用。在一些实施例中，第一通孔的数量为多个，多个第一通孔用以阻隔干扰第二天线的电磁波。在一些实施例中，第二天线的数量为多个，多个第一通孔配置于相邻的第二天线之间，以阻隔多个第二天线之间的干扰。

在一些实施例中，多个第一通孔将第二线路分为第一区和第二区，其中，电子器件还包括：第一电子组件，设置于第一区；和第二电子组件，设置于第二区。

在一些实施例中，第一线路还具有与腔体连通的第二通孔，以提供排气作用。在一些实施例中，第二通孔的数量为多个，多个第二通孔用以阻隔干扰第一天线的电磁波。在一些实施例中，第一天线的数量为多个，多个第二通孔配置于相邻的第一天线之间，以阻隔多个第一天线之间的干扰。

上述技术方案的有益效果包括：通过使用低介电常数的第一介电材料层与异质的第二介电材料层整合来共同承载第一天线和第二天线，可以改善天线增益；并且由于采用了低介电常数的第一介电材料层，因此可以不需要增加电子器件的整体厚度；通过在第一天线和第二天线之间的天线耦合区域提供腔体来取代介电层，可以达到更好的耦合效果。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现行一种天线模组的截面示意图。

图2是根据本申请一个实施例的电子器件的截面示意图。

图3是根据本申请另一个实施例的电子器件的截面示意图。

图4是根据本申请另一个实施例的电子器件的截面示意图。

图5A是根据本申请一个实施例的多个第三天线于第一介电材料层布局的平面示意图。

图5B分别是根据本申请一个实施例的多个第一天线于第二介电材料层布局的平面示意图。

图6A至图6C分别是根据本申请不同实施例的电子器件的截面示意图。

图7A至图7C分别是根据本申请不同实施例的电子器件的截面示意图。

图8A是根据本申请另一个实施例的电子器件的截面示意图。

图8B是根据本申请一个实施例的电子器件的第二介电材料层的远离第一介电材料层的表面的平面示意图。

图8C和图8D分别是根据本申请另一个实施例的电子器件的截面示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图2是根据本申请一个实施例的电子器件100a的截面示意图。电子器件100a可以例如是天线模组。参考图2所示，电子器件100a包括第一线路120和第二线路140。第二线路140设置于第一线路120下方。第一线路120具有第一天线121和承载第一天线121的第一介电材料层123。第二线路140具有第二天线141、设置在第一天线121与第二天线141之间的腔体148以及承载第二天线141的第二介电材料层143。第一天线121设置于第一介电材料层123的面向第二介电材料层143的一侧，并在垂直方向上与腔体148重叠。第一天线121在垂直方向上的投影位于腔体148的范围内。第二天线141与第一天线121由腔体148间隔开，并且第一天线121和第二天线141由腔体148暴露。第一天线121和第二天线141可以在垂直方向上重叠。在一些实施例中，位于腔体148下方的第二天线141可用作馈电天线。第一天线121与第二天线141之间的腔体148用作天线耦合区域。

其中，第一介电材料层123的介电常数小于第二介电材料层143的介电常数。在一些实施例中，介电常数较小的第一介电材料层123的硬度小于第二介电材料层143的硬度。例如，第一介电材料层123的杨氏模量小于第二介电材料层143的杨氏模量。在一些实施例中，第一介电材料层123的介电常数小于3.0。在一些实施例中，第一线路120的等效硬度小于第二线路140的等效硬度。在一些实施例中，第二介电材料层143的材料可以是BT(Bismaleimide triazine，双马来酰亚胺三嗪树脂)材料。第一介电材料层123的材料可以是介电常数小于第二介电材料层143的任何适用的材料，本申请对此不进行限定。

在本申请的上述电子器件100a中，通过使用低介电常数的第一介电材料层123与异质的第二介电材料层143整合来承载第一天线121和第二天线141，可以改善天线增益；并且由于采用了低介电常数的第一介电材料层123，因此可以不需要增加电子器件100a的整体厚度；通过在第一天线121和第二天线141之间的天线耦合区域提供腔体148来取代介电层，可以达到更好的耦合效果。

在一些实施例中，腔体148由空气填充。空气的介电常数约为1，因此在一般环境下空气的介电常数最小。空气的介电常数小于第一介电材料层123并小于第二介电材料层143。一般，第二天线141与第一天线121间的天线耦合区域的介电常数越大，会使得讯号损失越大。通过使用空气填充的腔体148作为第二天线141与第一天线121间的天线耦合区域，由于空气的低介电常数，因此可以减小讯号损失，提升天线效能。

第一线路120还可以包括第三天线127，第三天线127位于第一介电材料层123的与第一天线121相对的另一侧。第三天线127可以在垂直方向上与第一天线121重叠，并且与腔体148重叠。在一些实施例中，第一天线121和第三天线127是操作于不同频率的天线，以达到多频段整合与大频宽设计。在一些实施例中，位于腔体148下方的第二天线141是馈电天线，位于腔体148上方的第一天线121是操作于高频的高频天线，第三天线127是操作于低频的低频天线。例如，第一天线121可以操作于39GHz，第三天线127可以操作于28GHz。

第二线路140可以包括图2中以虚线框示出的RF传输区149，RF传输区149可以包括设置在第二介电材料层143中的用于RF传输的导电线路。通过利用硬度和介电常数较大的第二介电材料层143作为RF传输区149，可以实现第二介电材料层143中导线线路的小线宽/线距，因此可以减小电子器件100a的整体体积。在一些实施例中，第一线路120可以具有设置于第一介电材料层123中的导电线路。在一个示例中，第一线路120实施为柔性电路板。

第二线路140还可以包括设置在第二介电材料层143的远离第一介电材料层123一侧的电性连接件152，电性连接件152例如是焊球。在一些实施例中，可以通过压合制程将第一介电材料层123和第二介电材料层143接合在一起。第一介电材料层123和第二介电材料层143可以通过粘附层160接合在一起。通过压合制程，粘附层160可以将异质材料的第一介电材料层123和第二介电材料层143接合在一起。

如图2所示，第二线路140具有与腔体148连通的第一通孔192，第一通孔192穿过第二介电材料层143，第一通孔192用以提供排气作用。在进行第一介电材料层123与第二介电材料层143的压合制程时，第一介电材料层123与第二介电材料层143会包覆着腔体148。在一些情况下，该压合制程可以是是真空环境下进行。但在一些其他的情况下，可能并不要求在真空环境下进行该压合制程。当不在真空环境下进行压合制程时，第一介电材料层123与第二介电材料层143之间有空气包覆于腔体148中，此时腔体148内的空气会在后续高温制程中造成爆板。故，通过设置第一通孔192作为排气孔，可以防止发生爆板。此外，借由第一通孔192，腔体148可以与外界空气连通，可以使得用作天线耦合区域的腔体148由空气填充，如上所述，这可以减小讯号损失，提升天线效能。

第一通孔192的数量可以是多个。多个第一通孔192可以设置在第二天线141的任意一侧或多侧。在一些实施例中，第一通孔192是内壁处设置有第一金属层194的电镀穿孔(PTH，Plating Through Hole)，在这样的实施例中，第一金属层194可以是由电镀制程形成。在一些其他的实施例中，第一金属层194也可以是由化学镀制程形成，或者是由准直度高的溅镀制程形成。第一通孔192的第一金属层194可以电性接地。这样的第一通孔192可以起到屏蔽作用，因此多个第一通孔192可用以阻隔干扰第二天线141的电磁波。

图3是根据本申请另一个实施例的电子器件100b的截面示意图。图3所示的电子器件100b与图2所示的电子器件100a在多个方面是类似的，为了简明，省略对类似方面的重复描述。图3所示的电子器件100b与图2所示的电子器件100a的不同之处在于，第一线路120具有与腔体148连通的第二通孔196，第二通孔196穿过第一介电材料层123，该第二通孔196用以提供排气作用，以防止发生爆板。

第二通孔196的数量可以是多个。多个第二通孔196可以设置于第一天线121的任意一侧或多侧。在一些实施例中，第二通孔196是内壁处设置有第二金属层198的电镀穿孔(PTH)，在这样的实施例中，第二金属层198可以是由电镀制程形成。在一些其他的实施例中，第二金属层198也可以是由化学镀制程形成，或者是由准直度高的溅镀制程形成。第二通孔196的第二金属层198可以电性接地。这样的第二通孔196可以起到屏蔽作用，因此多个第二通孔196用以阻隔干扰第一天线121的电磁波，也可用以阻隔干扰第三天线127的电磁波。在本实施例中，只在第一线路120中设置第二通孔196，而第二线路140用于通过电性连接件152提供对外的输入/输出。

图3中的第二通孔196与图2中的第一通孔192分别延伸穿过介电常数不同的第一介电材料层123、第二介电材料层143，第一通孔192和第二通孔196在多个方面可以不同。在一些实施例中，图3中的第二通孔196的长度与图2中的第一通孔192的长度可以不同。例如参考图2和图3所示，因为腔体148下方的第二介电材料层143的厚度可以大于第一介电材料层123的厚度，使得图3中的第二通孔196的长度可以小于图2中的第一通孔192的长度。在一些实施例中，图3中的第二通孔196的第二金属层198的材料与图2中的第一通孔192的第一金属层194的材料可以不同，或者也可以相同。另外，在一些实施例中，图3中的第二通孔196与图2中的第一通孔192可以采用不同的制程形成，或者也可以采用相同的制程形成。

图4是根据本申请另一个实施例的电子器件100c的截面示意图。图4所示的电子器件100c与图2和图3所示的电子器件100a、100b的不同之处在于，第一线路120具有与腔体148连通的第二通孔196，并且第二线路140具有与腔体148连通的第一通孔192。第一通孔192类似于以上参考图2所描述的第一通孔192，第二通孔196类似于以上参考图3所描述的第二通孔196，此处不再重复描述。

应理解，如以上参考图2和图3所描述的，第一通孔192和第二通孔196是分别延伸穿过介电常数不同的第二介电材料层143、第一介电材料层123的通孔，第一通孔192和第二通孔196在多个方面可以不同。在一些实施例中，第一通孔192与第二通孔196的长度可以不同。例如，第二通孔196的长度可以小于第一通孔192的长度。在一些实施例中，第二通孔196的第二金属层198的材料与第一通孔192的第一金属层194的材料可以不同，或者也可以相同。另外，在一些实施例中，第二通孔196和第一通孔192可以采用不同的制程形成，或者也可以采用相同的制程形成。

图5A是根据本申请一个实施例的多个第三天线127于第一介电材料层123布局的平面示意图。图5B分别是根据本申请一个实施例的多个第一天线121于第二介电材料层143布局的平面示意图。其中，图5A的平面示意图可以对应于图3和图4中的线La-La处的平面示意图，图5B的平面示意图可以对应于图3和图4中的线Lb-Lb处的平面示意图。并且图3和图4中的截面示意图可以对应于图5A中的线Ls-Ls处的截面示意图。

参考图5A和图5B所示，第三天线127和第一天线121的数量为多个。多个第三天线127间隔设置，多个第一天线121间隔设置。相邻的第三天线127及相邻的第一天线121之间配置有对应的多个第二通孔196，以阻隔多个第一天线121之间的干扰使得多个第一天线121彼此不干扰，并且阻隔多个第三天线127之间的干扰使得多个第三天线127彼此不干扰。

结合图2至图5B所示，当具有多个第一天线121和多个第三天线127时，第一天线121的数量、第二天线141的数量和第三天线127的数量可以相同。多个第一天线121可以与多个第三天线127一一对应设置，并且与多个第二天线141一一对应设置。因此，图2和图4中所示的第二天线141和第一通孔192也可以具有类似于图5A和图5B所示的平面布置。并且与参考图5A至图5B的描述类似的，在图2和图4所示的实施例中，相邻的第二天线141之间可配置有多个第一通孔192，以阻隔多个第二天线141之间的干扰。此外，由于第二介电材料层143中设置有对应于每个第二天线141的导电线路(例如，RF传输区149的导电线路)，相邻第二天线141之间的第一通孔192也可以间隔每个第二天线141的对应导电线路，以避免相邻的导电线路对每个第二天线141的干扰。

作为示例，图5A中示出第三天线127是具有菱形形状，图5B中示出第一天线121具有十字交叉形状，但是第一天线121和第三天线127也可以具有其他适用的形状，本申请对此不进行限定。此外，第一天线121和第三天线127以及对应的第二天线141也可以采用其他适用的布局进行排列，本申请对此不进行限定。在一些实施例中，每个第一天线121和每个第二天线141之间的腔体148彼此独立。在另一些实施例中，至少两个第一天线121和对应的至少两个第二天线141可以共用同一腔体148。

图6A是根据本申请另一个实施例的电子器件200a的截面示意图。图6A所示的电子器件200a与图2所示的电子器件100a类似，不同之处在于，图6A所示的电子器件200a还包括第一电子组件610。第一电子组件610设置于第二介电材料层143的远离第一介电材料层123一侧的表面处。第一电子组件610可以例如是芯片，如RF芯片。第一电子组件610也可以是其他适用类型的电子组件。在一些实施例中，第一电子组件610可以用于控制天线。图6A中示出了一个第一电子组件610作为示例，根据天线的数量，第一电子组件610的数量也可以是多个。

图6B和图6C是根据本申请另两个实施例的电子器件200b、200c的截面示意图。图6B所示的电子器件200b与图3所示的电子器件100b类似，图6C所示的电子器件200c与图4所示的电子器件100c类似，不同之处在于，图6B和图6C所示的电子器件200b、200c还包括第一电子组件610。第一电子组件610设置于第二介电材料层143的远离第一介电材料层123一侧的表面处。在图6A至图6C所示的实施例中，第一电子组件610和电性连接件152均设置于第二介电材料层143，从而借由第二介电材料层143提供了设置第一电子组件610的置件区及用于对外输入/输出的电性连接件152。

图7A是根据本申请另一个实施例的电子器件300a的截面示意图。图7A所示的电子器件300a与图6A所示的电子器件200a类似，不同之处在于，图7A所示的电子器件300a还包括第一密封体710，第一密封体710包覆第一电子组件610。并且，第一密封体710暴露第一电子组件610的背向第二介电材料层143的表面。

图7B和图7C是根据本申请另两个实施例的电子器件300b、300c的截面示意图。图7B所示的电子器件300b与图6B所示的电子器件200b类似，图7C所示的电子器件300c与图6C所示的电子器件200c类似，不同之处在于，图7B和图7C所示的电子器件300b、300c还包括第一密封体710，第一密封体710包覆第一电子组件610。并且，第一密封体710暴露第一电子组件610的背向第二介电材料层143的表面。在图7A至图7C所示的实施例中，第一密封体710可用于保护第一电子组件610。并且，通过将第一密封体710配置为暴露第一电子组件610的表面，可以增加第一电子组件610的散热能力。

图8A是根据本申请另一个实施例的电子器件400a的截面示意图。图8A所示的电子器件400a与图2所示的电子器件100a类似，以下只描述图8A所示的电子器件400a的不同之处。图8A所示的电子器件400a还包括第一电子组件610和第二电子组件620。第一电子组件610和第二电子组件620可以包括芯片和无源器件(如电阻器、电容器、电感器)等之中的任意一种。在图8A中，第一电子组件610包括芯片611和无源器件613。第二电子组件620包括无源器件621。在其他实施例中，第一电子组件610和第二电子组件620可以包括任意数量的任意适用类型的电子组件。

其中，多个第一通孔192将第二线路140分为第一区S1和第二区S2。第一电子组件610设置于第一区S1。第二天线141设置于第一区S1。第二电子组件620设置于第二区S2。另外，电子器件400a还包括包覆第一电子组件610的第一密封体710，以及包覆第二电子组件620的第二密封体720。第一密封体710与第二密封体720之间具有间距。第一密封体710和第二密封体720之间设置有第一通孔192。第一密封体710和第二密封体720均不覆盖第一通孔192。通过设置彼此分离的第一密封体710和第二密封体720来选择性地单独包覆第一电子组件610和第二电子组件620，可以避免第一密封体710或第二密封体720填充第一通孔192。

多个第一通孔192还将第二线路140分为第三区S3，第一区S1在第二区S2和第三区S3之间。电子器件400a还包括设置于第三区S3的连接组件810。连接组件810例如是板对板连接器(Board to Board connector)。电子器件400a可以通过连接组件810连接至其他器件。例如，当电子器件400a应用于手机内并用作手机的天线时，可以通过连接组件810将电子器件400a连接至手机的主板，这样能够更有弹性的设计电子器件400a于手机内的空间。

图8B是根据本申请一个实施例的第二介电材料层143的远离第一介电材料层123的表面的平面示意图。参考图8B所示，多个第一通孔192将第二线路140分为依次邻接的第四区至第七区S4、S5、S6、S7。在本实施例中，每个第四区至第七区S4、S5、S6、S7中可以分别设置有一个第二天线141。第七区S7中设置有连接组件810。第四区S4和第五区S5中分别设置有第一电子组件610。其中，第一电子组件610可以包括一个芯片611和多个无源器件613，每个无源器件613可以是电阻器、电容器、电感器中的任意一种。第四区S4和第五区S5可以类似于以上参考图8A所描述的第一区S1。

第一电子组件610由各自的第一密封体710包覆。相邻的第一密封体710第一密封体之间具有间距。每个第一密封体710均不覆盖第一通孔192。

图8C是根据本申请另一个实施例的电子器件400b的截面示意图。图8C所示的电子器件400b与图3所示的电子器件100b类似，不同之处在于，图8C所示的电子器件400b还包括第一电子组件610和连接组件810。第一电子组件610和连接组件810均设置于第二介电材料层143的远离第一介电材料层123一侧的表面处。第一电子组件610可以包括一个芯片611和多个无源器件613。第一电子组件610的芯片611和多个无源器件613可以由共同的第一密封体710包覆。在本实施例中，第二线路140不具有上述第一通孔192。

图8D是根据本申请另一个实施例的电子器件400c的截面示意图。图8D所示的电子器件400c与图8A所示的电子器件400a类似，不同之处在于，第一线路120具有与腔体148连通的第二通孔196。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电子器件，其特征在于，包括：

第一线路，具有第一天线和承载所述第一天线的第一介电材料层；

第二线路，设置于所述第一线路下方，并且具有第二天线、设置在所述第一天线与所述第二天线之间的腔体以及承载所述第二天线的第二介电材料层；

其中，所述第一介电材料层的介电常数小于所述第二介电材料层的介电常数。

2.根据权利要求1所述的电子器件，其特征在于，所述第一介电材料层的硬度小于所述第二介电材料层的硬度。

3.根据权利要求1所述的电子器件，其特征在于，所述第一线路的等效硬度小于所述第二线路的等效硬度。

4.根据权利要求1所述的电子器件，其特征在于，所述第二线路还具有与所述腔体连通的第一通孔，以提供排气作用。

5.根据权利要求4所述的电子器件，其特征在于，所述第一通孔的数量为多个，多个所述第一通孔用以阻隔干扰所述第二天线的电磁波。

6.根据权利要求5所述的电子器件，其特征在于，所述第二天线的数量为多个，多个所述第一通孔配置于相邻的所述第二天线之间，以阻隔多个所述第二天线之间的干扰。

7.根据权利要求5所述的电子器件，其特征在于，多个所述第一通孔将所述第二线路分为第一区和第二区，其中，所述电子器件还包括：

第一电子组件，设置于所述第一区；和

第二电子组件，设置于所述第二区。

8.根据权利要求1所述的电子器件，其特征在于，所述第一线路还具有与所述腔体连通的第二通孔，以提供排气作用。

9.根据权利要求8所述的电子器件，其特征在于，所述第二通孔的数量为多个，多个所述第二通孔用以阻隔干扰所述第一天线的电磁波。

10.根据权利要求9所述的电子器件，其特征在于，所述第一天线的数量为多个，多个所述第二通孔配置于相邻的所述第一天线之间，以阻隔多个所述第一天线之间的干扰。