JP6602326B2 - 無線装置 - Google Patents

無線装置 Download PDF

Info

Publication number
JP6602326B2
JP6602326B2 JP2017019953A JP2017019953A JP6602326B2 JP 6602326 B2 JP6602326 B2 JP 6602326B2 JP 2017019953 A JP2017019953 A JP 2017019953A JP 2017019953 A JP2017019953 A JP 2017019953A JP 6602326 B2 JP6602326 B2 JP 6602326B2
Authority
JP
Japan
Prior art keywords
interposer substrate
slot antenna
conductor
conductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017019953A
Other languages
English (en)
Other versions
JP2018129596A (ja
Inventor
啓壽 山田
誠 佐野
紘 橋本
誠 桧垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017019953A priority Critical patent/JP6602326B2/ja
Priority to US15/664,669 priority patent/US10199736B2/en
Priority to EP17187822.6A priority patent/EP3358671A1/en
Publication of JP2018129596A publication Critical patent/JP2018129596A/ja
Priority to US16/232,908 priority patent/US10553954B2/en
Application granted granted Critical
Publication of JP6602326B2 publication Critical patent/JP6602326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Waveguide Aerials (AREA)
  • Support Of Aerials (AREA)
  • Details Of Aerials (AREA)

Description

本発明の実施形態は、無線装置に関する。
従来、インターポーザ基板上に半導体チップを搭載した半導体パッケージにスロットアンテナを内蔵する方法が知られている。また、半導体パッケージにシールド機能を付加するために、半導体チップを封止する封止樹脂の表面を導電性膜により被覆し、シールド用の導電性膜からインターポーザ基板の導体層に延伸するようにスロットアンテナを設けて、アンテナ内蔵モジュールを実現する技術が提案されている。
一般的にスロットアンテナは、グランド電位となる導体部により囲まれた非導体部として構成される。例えば、グランド電位となる導体パターンにスリットなどを形成することにより、導体パターンにスロットアンテナが設けられる。ここで、スロットアンテナに良好な放射特性を持たせるために、スロットアンテナの幅はある程度の大きさが必要となるため、導体パターンを含めたスロットアンテナのために必要となる領域の面積は比較的大きくなる。一方、インターポーザ基板の導体層は、信号配線や電源配線などの配線により配線密度が高い。このため、インターポーザ基板の導体層にスロットアンテナを設ける場合、従来技術では、スロットアンテナの放射特性を維持しながらインターポーザ基板を小型化することが難しく、改善が求められる。
特許第５７１０５５８号公報
本発明が解決しようとする課題は、スロットアンテナの放射特性を維持しながらインターポーザ基板の小型化を実現できる新規な構造の無線装置を提供することである。
実施形態の無線装置は、少なくとも第１面および前記第１面と対向する第２面に導体層を有し、少なくともいずれかの導体層にスロットアンテナの少なくとも一部が設けられたインターポーザ基板と、前記第１面に搭載された、送受信回路を含む半導体チップと、前記第２面の導体層に設けられ、前記第１面の導体層と電気的に接続する複数の電極と、前記インターポーザ基板の少なくともいずれかの導体層に設けられ、前記スロットアンテナの幅方向における一方の端部と接し、前記複数の電極のうち、少なくとも一部の電極と重なる第１導体パターンと、を備える。
第１実施形態に係る無線装置の外観を示す斜視図。 図１におけるＡ−Ａ線断面を図中のＹ方向に見た断面図。 インターポーザ基板を裏面側から見た平面図。 図３におけるＲ１部を拡大して示す図。 比較例を示す図。 変形例１のインターポーザ基板を部品搭載面側から見た平面図。 図６におけるＲ２部を拡大して示す図。 変形例２のインターポーザ基板を裏面側から見た平面図。 図８におけるＲ３部を拡大して示す図。 変形例３のインターポーザ基板を裏面側から見た平面図。 第２実施形態に係る無線装置のインターポーザ基板を裏面側から見た平面図。 図１１におけるＲ４部を拡大して示す図。
以下、添付図面を参照しながら、実施形態に係る無線装置について詳細に説明する。なお、以下の説明において、同様の機能を持つ構成要素については同一の符号を付して、重複した説明を適宜省略する。
＜第１実施形態＞
まず、図１乃至図５を参照して、第１実施形態に係る無線装置１００Ａについて説明する。図１は、第１実施形態に係る無線装置１００Ａの外観を示す斜視図である。図２は、図１におけるＡ−Ａ線断面を図中のＹ方向に見た断面図である。図３は、インターポーザ基板１０１を裏面側から見た平面図である。図４は、図３におけるＲ１部を拡大して示す図である。図５は、比較例を示す図である。
本実施形態の無線装置１００Ａは、インターポーザ基板１０１に搭載された半導体チップ１０２やチップコンデンサ１０３、水晶発振器１０４などの電子部品を封止樹脂１０５で封止し、封止樹脂１０５の表面およびインターポーザ基板１０１の側面を導電性膜１０６で被覆した構成である。このような構成の無線装置１００Ａは、シールド機能付きの半導体パッケージもしくはモジュールと呼ばれる。なお、無線装置１００Ａは、封止樹脂１０５や導電性膜１０６を備えない構成であってもよい。また、インターポーザ基板１０１上に搭載される電子部品は、半導体チップ１０２のみであってもよい。
インターポーザ基板１０１は、絶縁基材に銅などの金属材料を用いて複数の導体層を形成した基板であり、当該インターポーザ基板１０１に搭載された半導体チップ１０２などの電子部品を、無線装置１００Ａが実装されるより大きな回路基板に接続するための中継部材としての機能を持つ。インターポーザ基板１０１の導体層は、少なくとも、半導体チップ１０２などの電子部品が搭載される部品搭載面側と、この部品搭載面と対向する裏面（上記の回路基板側となる面）側とに設けられる。これらの間にも１つ以上の導体層を設けた多層構造のインターポーザ基板１０１もある。
インターポーザ基板１０１の部品搭載面側の導体層には、半導体チップ１０２などの電子部品が接続される配線パターン１０７などが設けられる。また、インターポーザ基板１０１の裏面側の導体層には、例えば、半田ボール１１０を介して上記の回路基板など、無線装置１００Ａの外部と電気的に接続される複数の電極１０８が設けられている。これら複数の電極１０８は、上記の回路基板と信号をやり取りするための電極（電源電圧を与える電極も含む）と、グランド電位となる電極とを含み、インターポーザ基板１０１の厚み方向に貫通して設けられた導電体ビアを介して、インターポーザ基板１０１の部品搭載面側の配線パターン１０７などと電気的に接続されている。インターポーザ基板１０１の導体層において、上述の配線パターン１０７や電極１０８などが設けられていない位置はソルダーレジスト１０９が塗布され、電気的な絶縁が図られている。
半導体チップ１０２は、例えばシリコン、シリコンゲルマニウム、ガリウム砒素、窒化ガリウムなどの材料による半導体基板の内部または表層に、銅、アルミニウム、金などの金属パターンが形成されたものであり、信号を送受信するための送受信回路を内蔵する。半導体チップ１０２は、インターポーザ基板１０１の部品搭載面に搭載され、部品搭載面側の配線パターン１０７とボンディングワイヤやバンプなどを通じて電気的に接続される。
なお、半導体チップ１０２は、誘電体基板や磁性体基板、金属、もしくはそれらの組み合わせで構成されていてもよい。また、半導体チップ１０２は、ＣＳＰ（Chip Size Package）として構成されていてもよい。また、図２では、インターポーザ基板１０１に１つの半導体チップ１０２を搭載した例を示しているが、複数の半導体チップ１０２をインターポーザ基板１０１に搭載した構成であってもよい。この場合、複数の半導体チップ１０２は、スタックされた状態で搭載されてもよいし、横に並べて搭載されてもよい。
封止樹脂１０５は、例えば、エポキシ樹脂を主成分としてシリカ充填材などを加えた熱硬化性成形材料よりなり、インターポーザ基板１０１の部品搭載面に搭載された半導体チップ１０２などの電子部品を保護するために、インターポーザ基板１０１の部品搭載面上に配置され、半導体チップ１０２などの電子部品を封止する。なお、封止樹脂１０５は、半導体チップ１０２などの電子部品を封止する非導電層の一例である。非導電層は樹脂に限らず、他の非導電材料または絶縁材料を用いた構成であってもよい。
導電性膜１０６は、例えば、銅、銀などの導電率が高い金属材料、あるいは銀などの金属材料とエポキシ樹脂などの絶縁材料との混合物である導電性ペーストよりなり、封止樹脂１０５の表面（外側の面）およびインターポーザ基板１０１の側面を被覆する膜として形成される。つまり、本実施形態の無線装置１００Ａは、インターポーザ基板１０１の裏面を除く全周が導電性膜１０６で覆われた構成である。本明細書では、インターポーザ基板１０１の部品搭載面と対向する導電性膜１０６の面を、導電性膜１０６の主面部と呼ぶ。また、インターポーザ基板１０１の側面と対向する導電性膜１０６の面を、導電性膜１０６の側面部と呼ぶ。
なお、図示を省略するが、封止樹脂１０５と導電性膜１０６との間には、導電性膜１０６の剥離を防止する目的で、ステンレスやチタンなどによる下地膜が成膜される。また、導電性膜１０６の表面には、酸化や腐食を防止する目的で、ステンレスやチタンなどによる保護膜が成膜される。
導電性膜１０６は、主に半導体チップ１０２から発生する高周波（数十ＭＨｚから数ＧＨｚ）の電磁波が放射ノイズとして無線装置１００Ａの外部に漏洩することを抑制するシールド機能を持つ。導電性膜１０６によるシールド効果は、導電性膜１０６の抵抗率を導電性膜１０６の厚さで割ったシート抵抗値に依存する。導電性膜１０６は、放射ノイズの漏洩を再現性よく抑制できるようにするために、シート抵抗値が０．５Ω以下となる構成とすることが望ましい。
また、導電性膜１０６は、インターポーザ基板１０１のいずれかの導体層においてグランド電位となる導体部と電気的に接続されている。つまり、導電性膜１０６は封止樹脂１０５の表面だけでなくインターポーザ基板１０１の側面も被覆するため、インターポーザ基板１０１の側面にてグランド電位となる導体部と接触し、この導体部と電気的に接続される。導電性膜１０６をインターポーザ基板１０１のグランド電位となる導体部と低抵抗に接続することで、高いシールド効果を得ることができる。
本実施形態の無線装置１００Ａでは、導電性膜１０６の主面部と、導電性膜１０６の側面部と、インターポーザ基板１０１の裏面側の導体層とに亘って、一体のスロットアンテナ１２０が設けられている。スロットアンテナ１２０は、グランド電位となる導体部により囲まれたスリット状の非導体部である。本実施形態の無線装置１００Ａでは、導電性膜１０６の主面部から側面部に亘ってスリットを切削加工することで設けた非導体部と、インターポーザ基板１０１の裏面側の導体層に設けた非導体部とが連続して、一体のスロットアンテナ１２０を構成している。このスロットアンテナ１２０の全長、すなわち、導電性膜１０６の主面部におけるスロットアンテナ１２０の一方の端部からインターポーザ基板１０１の裏面側の導体層におけるスロットアンテナ１２０の他方の端部までの長さ（スロット長）は、無線装置１００Ａの通信に用いる所望周波数のおおよそ半波長とされている。
また、本実施形態の無線装置１００Ａでは、インターポーザ基板１０１の部品搭載面側の導体層に、このインターポーザ基板１０１の裏面側の導体層における非導体部（スロットアンテナ１２０の一部）と交差するように、半導体チップ１０２に繋がるアンテナ給電線１４０（図３参照）が設けられている。スロットアンテナ１２０は、このアンテナ給電線１４０により電磁界結合給電されることで、所望周波数の電磁波を効率よく放射または受信することができる。
インターポーザ基板１０１の裏面側の導体層に設けられたスロットアンテナ１２０の一部は、図３に示すように、インターポーザ基板１０１の側面から離間して設けられたグランド電位となる導体パターン１３０と導電性膜１０６の側面部との間の非導体部からなる。つまり、インターポーザ基板１０１の裏面側の導体層におけるスロットアンテナ１２０は、幅方向の一方の端部が導体パターン１３０と接し、幅方向の他方の端部が導電性膜１０６の側面部と接する構成である。
インターポーザ基板１０１の裏面側の導体層におけるスロットアンテナ１２０をこのような構成とすることで、導体パターン１３０にスリットを形成してスロットアンテナ１２０の一部とする場合と比較して、導体パターン１３０の占有面積を小さくすることができる。インターポーザ基板１０１は、信号配線や電源配線などの配線により配線密度が高いため、スロットアンテナ１２０を設けるために必要な導体パターン１３０の占有面積が大きくなると、インターポーザ基板１０１の大型化につながる。したがって、導電性膜１０６の側面部を用いてスロットアンテナ１２０の一部を形成することは、インターポーザ基板１０１の小型化、ひいては無線装置１００Ａの小型化を図る上で有用である。
インターポーザ基板１０１の裏面側の導体層には、上述のように、無線装置１００Ａの外部（上記の回路基板など）と信号をやり取りするための電極（以下、これを信号ピンと呼ぶ）と、グランド電位となる電極（以下、これをグランドピンと呼ぶ）とを含む複数の電極１０８が設けられている。ここで、インターポーザ基板１０１における電極１０８の大きさや配置は、例えばＪＥＤＥＣ（Joint Electron Device Council）などで定められた標準の規格があり、無線装置１００Ａを低コストで製造するには、電極１０８の大きさや配置が標準規格のインターポーザ基板１０１を用いることが望ましい。
電極１０８の配置や大きさが標準規格のインターポーザ基板１０１では、例えば図４に示すように、インターポーザ基板１０１の側面から、この側面の近傍の電極１０８の中心までの距離Ｌ１と、電極１０８の半径Ｌ２とが既定の値となる。したがって、インターポーザ基板１０１の裏面側の導体層におけるスロットアンテナ１２０を、導体パターン１３０と導電性膜１０６の側面部との間の非導体部により構成する場合、規定の値であるＬ１からＬ２を差し引いた距離Ｌ３の範囲内でスロットアンテナ１２０を設ける必要がある。
ここで、仮に、スロットアンテナ１２０の近傍の電極１０８に信号ピンを割り当てた場合を比較例として考える。この場合、図５に示すように、スロットアンテナ１２０の幅方向の一方の端部と接するグランド電位となる導体パターン１３０を、スロットアンテナ１２０の近傍の電極１０８から離間して設ける必要がある。したがって、この導体パターン１３０をインターポーザ基板１０１の側面側に設けるために、最低でも、インターポーザ基板１０１の最小線幅Ｌ４と最小線間隔Ｌ５との和に相当するスペースが必要となり、スロットアンテナ１２０の幅方向の端部と電極１０８との間の距離の最小値が、インターポーザ基板１０１の最小線幅Ｌ４と最小線間隔Ｌ５との和（Ｌ４＋Ｌ５）以上となる。このため、スロットアンテナ１２０の幅は、Ｌ３からＬ４とＬ５を差し引いた大きさＬ６に制限される。
このように、比較例の場合は、スロットアンテナ１２０の幅が制限されることで、スロットアンテナ１２０の放射特性が低下する懸念がある。また、インターポーザ基板１０１の小型化を考えた場合、スロットアンテナ１２０の幅はさらに狭くなるため、放射特性の低下が顕著となる。
一方、本実施形態の無線装置１００Ａでは、スロットアンテナ１２０の近傍の電極１０８にグランドピンを割り当てる。これにより、図３および図４に示すように、スロットアンテナ１２０の幅方向の一方の端部と接するグランド電位となる導体パターン１３０を、スロットアンテナ１２０の近傍の電極１０８と重なるように配置することができる。すなわち、スロットアンテナ１２０の近傍の電極１０８が、グランド電位となる導体パターン１３０の一部を兼ねる構成とすることができる。
したがって、本実施形態の無線装置１００Ａでは、比較例のように、スロットアンテナ１２０の近傍の電極１０８とスロットアンテナ１２０との間に、インターポーザ基板１０１の最小線幅Ｌ４と最小線間隔Ｌ５との和（Ｌ４＋Ｌ５）に相当するスペースを介在させる必要がない。つまり、スロットアンテナ１２０の幅方向の端部と電極１０８との間の距離の最小値を、インターポーザ基板１０１の最小線幅Ｌ４と最小線間隔Ｌ５との和（Ｌ４＋Ｌ５）よりも小さくし、その分、スロットアンテナ１２０の幅を大きくして放射特性を高めることができる。また、インターポーザ基板１０１の小型化を図る場合は、スロットアンテナ１２０の放射特性を維持しながらインターポーザ基板１０１の小型化を実現することができる。
以上説明した本実施形態の無線装置１００Ａは、例えば、インターポーザ基板１０１の裏面側に半田ボール１１０で形成される端子を設けたＢＧＡ（Ball Grid Array）構造のパッケージもしくはモジュールとして構成される。また、半田ボール１１０の端子を設けずに、インターポーザ基板１０１の裏面側の電極１０８を端子とするＬＧＡ（Land Grid Array）構造のパッケージもしくはモジュールとして構成されてもよい。ＢＧＡ構造の場合は、電極１０８の直径よりソルダーレジスト１０９の開口の直径のほうが小さいオーバーレジストの構成とされ、ＬＧＡ構造の場合は、電極１０８の直径よりソルダーレジスト１０９の開口の直径のほうが大きいクリアランスレジストの構成とされることが多い。なお、図１乃至図４に例示した無線装置１００Ａは平面形状が四角形であるが、無線装置１００Ａの外形はこの例に限らず様々な形状とすることができる。
以上のように、本実施形態の無線装置１００Ａは、インターポーザ基板１０１の裏面側の導体層におけるスロットアンテナ１２０の幅方向の端部と、インターポーザ基板１０１の裏面側の導体層に設けられた電極１０８との間の距離の最小値が、インターポーザ基板１０１の最小線幅と最小線間隔との和よりも小さい構成である。したがって、インターポーザ基板１０１の裏面側の導体層にスロットアンテナ１２０を効率よく配置することができ、スロットアンテナ１２０の幅を十分に確保して放射特性を維持しながら、インターポーザ基板１０１の小型化を実現することができる。
また、本実施形態の無線装置１００Ａは、導電性膜１０６の主面部と、導電性膜１０６の側面部と、インターポーザ基板１０１の裏面側の導体層とに亘って、一体のスロットアンテナ１２０が設けられている。したがって、インターポーザ基板１０１の小型化を実現しながらスロット長の長いスロットアンテナ１２０を実現することができ、比較的低い周波数のアンテナを実装することができる。
また、本実施形態の無線装置１００Ａは、インターポーザ基板１０１の側面から離間して設けられたグランド電位となる導体パターン１３０と、導電性膜１０６の側面部との間の非導体部を、インターポーザ基板１０１の裏面側の導体層におけるスロットアンテナ１２０としている。したがって、導体パターン１３０にスリットを形成してスロットアンテナ１２０とする場合と比較して、導体パターン１３０の占有面積を小さくすることができ、インターポーザ基板１０１の小型化を実現する上で有利である。
（変形例１）
上述の無線装置１００Ａは、インターポーザ基板１０１の裏面側の導体層にスロットアンテナ１２０の一部を設けた構成であったが、スロットアンテナ１２０の一部を設ける導体層は裏面側の導体層に限らない。例えば、インターポーザ基板１０１の部品搭載面側の導体層にスロットアンテナ１２０の一部を設ける構成であってもよいし、インターポーザ基板１０１の部品搭載面側の導体層と裏面側の導体層との双方にスロットアンテナ１２０の一部を設ける構成であってもよい。また、部品搭載面と裏面との間に別の導体層（中間層）を有する多層構造のインターポーザ基板１０１を用いる場合は、スロットアンテナ１２０の一部を中間層に設ける構成であってもよい。
図６および図７は、インターポーザ基板１０１の部品搭載面側の導体層にスロットアンテナ１２０の一部を設けた例を説明する図であり、図６は、本変形例のインターポーザ基板１０１を部品搭載面側から見た平面図、図７は、図６におけるＲ２部を拡大して示す図である。なお、図６においては、半導体チップ１０２などの電子部品が接続される配線パターン１０７の図示を省略している。
インターポーザ基板１０１の部品搭載面側の導体層にスロットアンテナ１２０の一部を設ける場合、例えば図６および図７に示すように、グランド電位となる導体パターン１３０をインターポーザ基板１０１の側面から離間して部品搭載面側の導体層に設け、この導体パターン１３０を導電性膜１０６の側面部と電気的に接続させる。そして、このインターポーザ基板１０１の部品搭載面側の導体層に設けたグランド電位となる導体パターン１３０と導電性膜１０６の側面部との間の非導体部を、スロットアンテナ１２０の一部とする。つまり、インターポーザ基板１０１の部品搭載側の導体層におけるスロットアンテナ１２０は、幅方向の一方の端部が導体パターン１３０と接し、幅方向の他方の端部が導電性膜１０６の側面部と接する構成である。
また、インターポーザ基板１０１の部品搭載面側の導体層には、スロットアンテナ１２０の一部と交差するように、半導体チップ１０２に繋がるアンテナ給電線１４０が設けられている。スロットアンテナ１２０は、このアンテナ給電線１４０により共平面給電されることで、所望周波数の電磁波を効率よく放射または受信することができる。なお、導体パターン１３０は、図６に示すように、その一部をアンテナ給電線１４０の周囲に引き回す形状とすることで、その部分をサイドグランドとして機能させることができる。
本変形例においても、インターポーザ基板１０１の裏面側の導体層に設けられた複数の電極１０８のうち、スロットアンテナ１２０の近傍に位置する電極１０８にはグランドピンを割り当てる。これにより、導体パターン１３０をその正射影がスロットアンテナ１２０の近傍の電極１０８と重なるように配置することができ、スロットアンテナ１２０の幅方向の端部と電極１０８との間の距離の最小値を、インターポーザ基板１０１の最小線幅と最小線間隔との和よりも小さくし、その分、スロットアンテナ１２０の幅を大きくして放射特性を高めることができる。また、インターポーザ基板１０１の小型化を図る場合は、スロットアンテナ１２０の放射特性を維持しながらインターポーザ基板１０１の小型化を実現することができる。
以上のように、本変形例においても、インターポーザ基板１０１の部品搭載面側の導体層におけるスロットアンテナ１２０の幅方向の端部と、インターポーザ基板１０１の裏面側の導体層に設けられた電極１０８との間の距離の最小値がインターポーザ基板１０１の最小線幅と最小線間隔との和よりも小さくなる構成とする。これにより、インターポーザ基板１０１の部品搭載面側の導体層にスロットアンテナ１２０を効率よく配置することができ、スロットアンテナ１２０の幅を十分に確保して放射特性を維持しながら、インターポーザ基板１０１の小型化を実現することができる。
（変形例２）
上述の無線装置１００Ａは、スロットアンテナ１２０の近傍に位置するすべての電極１０８にグランドピンを割り当てる構成であったが、スロットアンテナ１２０の近傍に位置する一部の電極１０８にグランドピンを割り当てて、グランドピンとなる電極１０８の近傍においてスロットアンテナ１２０の幅を大きくする構成であってもよい。
図８および図９は、本変形例を説明する図であり、図８は、本変形例のインターポーザ基板１０１を裏面側から見た平面図、図９は、図８におけるＲ３部を拡大して示す図である。本変形例では、スロットアンテナ１２０の近傍に位置する一部の電極１０８にグランドピンを割り当てて、図８および図９に示すように、グランドピンとなる電極１０８（図９における左側の２つの電極１０８）の近傍におけるスロットアンテナ１２０の幅Ｗ１を、他の位置におけるスロットアンテナ１２０の幅Ｗ２よりも大きくする。
本変形例のように、スロットアンテナ１２０の幅を変化させる構成とした場合、スロットアンテナ１２０の腹（定在波の振幅が大きくなる長さ方向の中央部）に近い部分で幅が大きくなるようにすることが望ましい。これにより、スロットアンテナ１２０の放射特性を良好に維持しながら、スロットアンテナ１２０の節（定在波の振幅が小さくなる長さ方向の端部）に近い部分では、スロットアンテナ１２０の近傍の電極１０８に信号ピンを割り当てることができる。
以上のように、本変形例では、インターポーザ基板１０１の裏面側の導体層において、グランドピンとなる電極１０８の近傍から信号ピンとなる電極１０８の近傍に亘ってスロットアンテナ１２０の一部を設け、スロットアンテナ１２０の幅を変化させる構成としているので、スロットアンテナ１２０の放射特性を良好に維持しながら、信号ピンとして利用できる電極１０８の数を増やすことができる。したがって、インターポーザ基板１０１に要求される電極１０８の数を削減して、インターポーザ基板１０１の低コスト化を実現することが可能となる。
なお、以上の説明では、インターポーザ基板１０１の裏面側の導体層にスロットアンテナ１２０の一部が設けられるものとしたが、スロットアンテナ１２０の一部は、上述の変形例１と同様に、インターポーザ基板１０１の部品搭載面側の導体層など、いずれかの導体層に設けられていればよい。
（変形例３）
上述の無線装置１００Ａは、インターポーザ基板１０１の導体層に設けるスロットアンテナ１２０の一部の形状を直線状としたが、インターポーザ基板１０１の導体層に設けるスロットアンテナ１２０の一部は、様々な形状とすることができる。例えば図１０に示すように、インターポーザ基板１０１の導体層におけるスロットアンテナ１２０の一部を、長さ方向の途中で屈曲して折り返す形状とすることで、十分な長さのスロットアンテナ１２０を限られた面積のインターポーザ基板１０１の導体層に配置することができ、インターポーザ基板１０１の小型化を実現しながら、比較的低い周波数のアンテナを実装することができる。
（変形例４）
上述の無線装置１００Ａは、導電性膜１０６の主面部および側面部とインターポーザ基板１０１の導体層とに亘って一体のスロットアンテナ１２０を設けた構成であるが、インターポーザ基板１０１のいずれかの導体層のみにスロットアンテナ１２０を設けた構成であってもよい。
＜第２実施形態＞
次に、図１１および図１２を参照して、第２実施形態に係る無線装置１００Ｂについて説明する。図１１は、第２実施形態に係る無線装置１００Ｂのインターポーザ基板１０１を裏面側から見た平面図である。図１２は、図１１におけるＲ４部を拡大して示す図である。なお、第２実施形態に係る無線装置１００Ｂの斜視図および断面図は第１実施形態の無線装置１００Ａと同様（図１および図２参照）であるため、図示を省略する。
本実施形態の無線装置１００Ｂは、基本的な構造を第１実施形態の無線装置１００Ａと同様とし、インターポーザ基板１０１の導体層に設けたスロットアンテナ１２０の構成が第１実施形態の無線装置１００Ａと異なるものである。すなわち、第１実施形態では、インターポーザ基板１０１の側面から離間して設けられたグランド電位となる導体パターン１３０と導電性膜１０６の側面部との間の非導体部を、インターポーザ基板１０１の導体層におけるスロットアンテナ１２０としていた。これに対し、本実施形態では、図１１および図１２に示すように、インターポーザ基板１０１の側面から離間して設けられたグランド電位となる第１導体パターン１３０Ａと、インターポーザ基板１０１の側面に隣接して設けられ、導電性膜１０６の側面部と電気的に接続された櫛形の第２導体パターン１３０Ｂとの間の非導体部を、インターポーザ基板１０１の導体層におけるスロットアンテナ１２０としている。
第１導体パターン１３０Ａは、第１実施形態の導体パターン１３０と同様の構成とすることができる。すなわち、本実施形態においても、第１実施形態と同様に、インターポーザ基板１０１の裏面側の導体層に設けた複数の電極１０８のうち、スロットアンテナ１２０の近傍の電極１０８にはグランドピンを割り当てることで、スロットアンテナ１２０の幅方向の一方の端部と接するグランド電位となる第１導体パターン１３０Ａを、スロットアンテナ１２０の近傍の電極１０８と重なるように配置することができる。すなわち、スロットアンテナ１２０の近傍の電極１０８が、グランド電位となる第１導体パターン１３０Ａの一部を兼ねる構成とすることができる。
スロットアンテナ１２０の幅方向の他方の端部と接する第２導体パターン１３０Ｂは、図１２に示すように、基部１３２から延伸する多数の櫛刃部１３１の先端を導電性膜１０６の側面部に接触させた櫛形の形状を有する導体パターンである。この第２導体パターン１３０Ｂは、多数の櫛刃部１３１の先端を導電性膜１０６の側面部に接触させることで、導電性膜１０６の側面部と電気的に接続される。また、第２導体パターン１３０Ｂは、図１１に示すように、連結部１３３を介して第１導体パターン１３０Ａと接続され、第１導体パターン１３０Ａと同様にグランド電位とされる。
本実施形態においても、第１実施形態と同様に、スロットアンテナ１２０の幅方向の一方の端部と接する第１導体パターン１３０Ａを、スロットアンテナ１２０の近傍の電極１０８と重なるように配置することができるので、スロットアンテナ１２０の幅方向の端部と電極１０８との間の距離の最小値を、インターポーザ基板１０１の最小線幅と最小線間隔との和よりも小さくし、その分、スロットアンテナ１２０の幅を大きくして放射特性を高めることができる。
ただし、本実施形態では、インターポーザ基板１０１の導体層におけるスロットアンテナ１２０と導電性膜１０６の側面部との間に第２導体パターン１３０Ｂが介在するため、第１実施形態と比較すると、第２導体パターン１３０Ｂの分だけスロットアンテナ１２０の幅が制限されることになる。しかし、スロットアンテナ１２０と導電性膜１０６の側面部との間に第２導体パターン１３０Ｂを介在させる構成とすることで、インターポーザ基板１０１の導体層に導体パターン（第１導体パターン１３０Ａおよび第２導体パターン１３０Ｂ）を形成する際の位置ずれによりスロットアンテナ１２０の幅が変動してスロットアンテナ１２０の特性が変化するといった不都合を有効に抑制できる利点がある。すなわち、本実施形態のように、第１導体パターン１３０Ａと第２導体パターン１３０Ｂの間の非導体部をスロットアンテナ１２０とする構成であれば、導体パターン形成時に多少の位置ずれが生じたとしてもスロットアンテナ１２０の幅は一定に保たれるため、スロットアンテナ１２０の幅の変動に起因する特性変化を有効に抑制することができる。
また、本実施形態では、第２導体パターン１３０Ｂを上述のような櫛形の形状とすることで、インターポーザ基板１０１を得るためのダイシング工程において、第２導体パターン１３０Ｂが剥がれ落ちる不都合を有効に抑制することができる。すなわち、インターポーザ基板１０１は、一般的に、多数のインターポーザ基板１０１を並べて形成した大径の基板をダイシング（個片化）することにより得られるが、第２導体パターン１３０Ｂが例えばベタパターンであると、このダイシング工程において第２導体パターン１３０Ｂがダイシングブレードに引き込まれて剥がれ落ちる懸念がある。これに対し、第２導体パターン１３０Ｂを上述のような櫛形の形状とすると、ダイシング工程において第２導体パターン１３０Ｂに作用する応力が小さくなり、第２導体パターン１３０Ｂの剥がれ落ちを抑制できる。また、櫛形の第２導体パターン１３０Ｂは、上述のように多数の櫛刃部１３１の先端を導電性膜１０６の側面部に接触させる構成であるため、導電性膜１０６の側面部との電気的な接続を確実に図ることができる。
なお、本実施形態においても、上述の第１実施形態の変形例１のように、インターポーザ基板１０１の裏面側の導体層に限らず、インターポーザ基板１０１の部品搭載面側の導体層など、いずれかの導体層にスロットアンテナ１２０の一部を設けた構成としてもよい。また、本実施形態においても、上述の第１実施形態の変形例２のように、インターポーザ基板１０１の導体層におけるスロットアンテナ１２０の幅を変化させる構成としてもよい。また、本実施形態においても、上述の第１実施形態の変形例３のように、インターポーザ基板１０１の導体層におけるスロットアンテナ１２０の形状を、例えば長さ方向の途中で屈曲して折り返す形状など、様々な形状とすることができる。また、本実施形態においても、上述の第１実施形態の変形例４のように、インターポーザ基板１０１のいずれかの導体層のみにスロットアンテナ１２０を設けた構成としてもよい。
以上述べた少なくとも一つの実施形態によれば、スロットアンテナ１２０の放射特性を維持しながら、インターポーザ基板１０１の小型化を実現することができる。
以上、本発明の実施形態を説明したが、ここで説明した実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。ここで説明した新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。ここで説明した実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００Ａ，１００Ｂ 無線装置
１０１ インターポーザ基板
１０２ 半導体チップ
１０５ 封止樹脂
１０６ 導電性膜
１０８ 電極
１２０ スロットアンテナ
１３０ 導体パターン
１３０Ａ 第１導体パターン
１３０Ｂ 第２導体パターン

Claims (6)

  1. 少なくとも第１面および前記第１面と対向する第２面に導体層を有し、少なくともいずれかの導体層にスロットアンテナの少なくとも一部が設けられたインターポーザ基板と、
    前記第１面に搭載された、送受信回路を含む半導体チップと、
    前記第２面の導体層に設けられ、前記第１面の導体層と電気的に接続する複数の電極と、
    前記インターポーザ基板の少なくともいずれかの導体層に設けられ、前記スロットアンテナの幅方向における一方の端部と接し、前記複数の電極のうち、少なくとも一部の電極と重なる第１導体パターンと、を備える
    無線装置。
  2. 前記第１面上に配置され、前記半導体チップを封止する非導電体と、
    前記非導電体の表面および前記インターポーザ基板の側面を被覆し、前記インターポーザ基板の少なくともいずれかの導体層と電気的に接続された導電性膜と、をさらに備え、
    前記スロットアンテナは、前記第１面と対向する前記導電性膜の主面部と、前記インターポーザ基板の側面と対向する前記導電性膜の側面部と、前記インターポーザ基板の少なくともいずれかの導体層とに亘って設けられている
    請求項１に記載の無線装置。
  3. 前記インターポーザ基板の少なくともいずれかの導体層に設けられた前記スロットアンテナの少なくとも一部は、前記インターポーザ基板の側面から離間して設けられた前記第１導体パターンと、前記導電性膜の側面部と、の間の非導体部からなる
    請求項２に記載の無線装置。
  4. 前記インターポーザ基板の少なくともいずれかの導体層に設けられた前記スロットアンテナの少なくとも一部は、前記インターポーザ基板の側面から離間して設けられた前記第１導体パターンと、前記インターポーザ基板の側面に隣接して設けられ、前記導電性膜の側面部と電気的に接続された櫛形の第２導体パターンと、の間の非導体部からなる
    請求項２に記載の無線装置。
  5. 前記複数の電極は、信号のやり取りを行う第１電極およびグランド電位となる第２電極を含み、
    前記第１導体パターンは、前記第２電極のうち、少なくとも一部の電極と重なる、
    請求項１乃至４のいずれか一項に記載の無線装置。
  6. 前記インターポーザ基板の少なくともいずれかの導体層に設けられた前記スロットアンテナの少なくとも一部は、前記第２電極の近傍から、前記第１電極の近傍に亘って設けられ、前記第２電極の近傍の位置における幅が、前記第１電極の近傍の位置における幅よりも大きい形状である
    請求項５に記載の無線装置。
JP2017019953A 2017-02-06 2017-02-06 無線装置 Active JP6602326B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017019953A JP6602326B2 (ja) 2017-02-06 2017-02-06 無線装置
US15/664,669 US10199736B2 (en) 2017-02-06 2017-07-31 Wireless device
EP17187822.6A EP3358671A1 (en) 2017-02-06 2017-08-24 Wireless device
US16/232,908 US10553954B2 (en) 2017-02-06 2018-12-26 Wireless device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017019953A JP6602326B2 (ja) 2017-02-06 2017-02-06 無線装置

Publications (2)

Publication Number Publication Date
JP2018129596A JP2018129596A (ja) 2018-08-16
JP6602326B2 true JP6602326B2 (ja) 2019-11-06

Family

ID=59699627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017019953A Active JP6602326B2 (ja) 2017-02-06 2017-02-06 無線装置

Country Status (3)

Country Link
US (2) US10199736B2 (ja)
EP (1) EP3358671A1 (ja)
JP (1) JP6602326B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602324B2 (ja) 2017-01-17 2019-11-06 株式会社東芝 無線装置
JP6602326B2 (ja) 2017-02-06 2019-11-06 株式会社東芝 無線装置
JP6776280B2 (ja) 2018-01-10 2020-10-28 株式会社東芝 無線通信モジュール、プリント基板、および製造方法
JP7039527B2 (ja) 2019-07-12 2022-03-22 株式会社東芝 無線装置および無線装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092981A (ja) 1996-09-17 1998-04-10 Toshiba Corp 半導体装置の導電性モールドパッケージ
WO2004042868A1 (en) * 2002-11-07 2004-05-21 Fractus, S.A. Integrated circuit package including miniature antenna
JP4064834B2 (ja) 2003-02-05 2008-03-19 株式会社日本自動車部品総合研究所 スロットアンテナ
WO2006097496A1 (en) 2005-03-15 2006-09-21 Fractus, S.A. Slotted ground-plane used as a slot antenna or used for a pifa antenna
JP4365365B2 (ja) 2005-10-31 2009-11-18 シャープ株式会社 無線装置を備えた機器および無線装置の収納構造
JP4773226B2 (ja) 2006-02-17 2011-09-14 古野電気株式会社 アンテナ
US7696930B2 (en) 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
EP2347440A1 (en) 2008-11-19 2011-07-27 Nxp B.V. Millimetre-wave radio antenna module
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
FR2945379B1 (fr) 2009-05-05 2011-07-22 United Monolithic Semiconductors Sa Composant miniature hyperfrequences pour montage en surface
TWI441307B (zh) * 2009-08-07 2014-06-11 Sony Corp 內插器、模組及包括該內插器之電子裝置
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2012033613A (ja) 2010-07-29 2012-02-16 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US8718550B2 (en) * 2011-09-28 2014-05-06 Broadcom Corporation Interposer package structure for wireless communication element, thermal enhancement, and EMI shielding
JP5703245B2 (ja) * 2012-02-28 2015-04-15 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
JP5726787B2 (ja) 2012-02-28 2015-06-03 株式会社東芝 無線装置、それを備えた情報処理装置および記憶装置
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
JP5710558B2 (ja) 2012-08-24 2015-04-30 株式会社東芝 無線装置、それを備えた情報処理装置及び記憶装置
JP2014217014A (ja) * 2013-04-30 2014-11-17 株式会社東芝 無線装置
KR102333559B1 (ko) * 2015-05-11 2021-12-01 삼성전자 주식회사 안테나 장치 및 그를 포함하는 전자 장치
JP6567475B2 (ja) 2016-08-05 2019-08-28 株式会社東芝 無線装置
JP6668197B2 (ja) 2016-08-18 2020-03-18 株式会社東芝 無線装置
JP6602324B2 (ja) 2017-01-17 2019-11-06 株式会社東芝 無線装置
JP6602326B2 (ja) 2017-02-06 2019-11-06 株式会社東芝 無線装置

Also Published As

Publication number Publication date
US20190131712A1 (en) 2019-05-02
JP2018129596A (ja) 2018-08-16
US10553954B2 (en) 2020-02-04
US10199736B2 (en) 2019-02-05
US20180226722A1 (en) 2018-08-09
EP3358671A1 (en) 2018-08-08

Similar Documents

Publication Publication Date Title
JP6524986B2 (ja) 高周波モジュール、アンテナ付き基板、及び高周波回路基板
US9401333B2 (en) Semiconductor device
JP6602324B2 (ja) 無線装置
US8373997B2 (en) Semiconductor device
US9691710B1 (en) Semiconductor package with antenna
JP5431433B2 (ja) 高周波線路−導波管変換器
US10553954B2 (en) Wireless device
US10673125B2 (en) Wireless apparatus
JP5909707B2 (ja) 無線モジュール
US20130234304A1 (en) Semiconductor device
WO2013121732A1 (ja) 無線モジュール
JP6973667B2 (ja) 回路基板及び電子機器
JP6567475B2 (ja) 無線装置
JP2015023473A (ja) アンテナ装置
US11874515B2 (en) Electronic device
WO2024034303A1 (ja) 高周波モジュール、通信装置、及び高周波モジュールの製造方法
JP2011142542A (ja) パターンアンテナ及びアンテナ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191008

R151 Written notification of patent or utility model registration

Ref document number: 6602326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151