JP2012033613A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012033613A JP2012033613A JP2010170557A JP2010170557A JP2012033613A JP 2012033613 A JP2012033613 A JP 2012033613A JP 2010170557 A JP2010170557 A JP 2010170557A JP 2010170557 A JP2010170557 A JP 2010170557A JP 2012033613 A JP2012033613 A JP 2012033613A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wire
- electrode pads
- electrode pad
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4941—Connecting portions the connecting portions being stacked
- H01L2224/49425—Wedge bonds
- H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体装置の小型化に対応できる半導体装置を提供する。
【解決手段】一面から他面に貫通して設けられた開口部12と、一端が露出された配線19とを有する基板17と、基板17の一面に搭載され、開口部12から露出するように配置された同電位の2以上の電極パッド5を含む電極パッド群15を有する半導体チップ16と、同電位の2以上の電極パッド5を接続するとともに、基板17に配置された1つの配線19の一端と接続する接続部材7とを備える半導体装置10とする。
【選択図】図1
【解決手段】一面から他面に貫通して設けられた開口部12と、一端が露出された配線19とを有する基板17と、基板17の一面に搭載され、開口部12から露出するように配置された同電位の2以上の電極パッド5を含む電極パッド群15を有する半導体チップ16と、同電位の2以上の電極パッド5を接続するとともに、基板17に配置された1つの配線19の一端と接続する接続部材7とを備える半導体装置10とする。
【選択図】図1
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
従来の半導体装置の一例として、例えば、BGA(Ball Grid Array)型やCSP(Chip Size Package)型などの半導体パッケージがある。このような半導体パッケージは、基板上に半導体チップを実装し、この半導体チップと基板との間をワイヤーボンディング等で接続した構造を有している。
BGA型の半導体装置としては、半導体チップがチップパッドを有し、パッケージ基板がチップパッドを外方に臨ませる開口部を有し、パッケージ基板に配置されたパッケージ配線の一端にボンディングパッドが設けられ、他端に半田ボールが設けられ、チップパッドとボンディングパッドとが、ボンディングワイヤーを介して電気的に接続されているものがある(例えば、特許文献1参照)。
しかしながら、従来の半導体装置では、パッケージ基板上でのパッケージ配線の引き回しが困難となったり、遠回りの配線となってしまう場合があり、広い配線スペースを確保しなければならず、半導体装置の小型化に対応しにくかった。
特に、特許文献1に記載の技術では、半田ボール数の制約に加え、パッケージ配線を構成する配線層が1層のみであることにより、半田ボール間に配置されるパッケージ配線数が制約されるため、パッケージ基板上でのパッケージ配線の引き回しが困難となったり、遠回りの配線となったりしやすく、問題となっていた。
特に、特許文献1に記載の技術では、半田ボール数の制約に加え、パッケージ配線を構成する配線層が1層のみであることにより、半田ボール間に配置されるパッケージ配線数が制約されるため、パッケージ基板上でのパッケージ配線の引き回しが困難となったり、遠回りの配線となったりしやすく、問題となっていた。
また、特許文献1に記載の技術では、パッケージ基板の開口部から露出された2列のチップパッドをそれぞれ、開口部の隣接する側の側端近傍に配置されたボンディングパッドに、ボンディングワイヤーを介して接続している。特許文献1に記載の技術において、パッケージ基板上でのパッケージ配線の配置の自由度を向上させて、パッケージ基板上でのパッケージ配線の引き回しを容易にする方法として、チップパッドを開口部の遠い側の側端近傍に配置されたボンディングパッドに、ボンディングワイヤーを介して接続する方法が考えられる。
しかしながら、チップパッドを開口部の遠い側の側端近傍に配置されたボンディングパッドに、ボンディングワイヤーを介して接続した場合、チップパッドとボンディングパッドとを接続するボンディングワイヤーの長さが長くなる。このため、開口部を封止する際の封止樹脂の流動等によって、ボンディングワイヤーが変移して短絡などの不都合が生じる場合があった。
本発明者は、上記課題を解決するために鋭意検討を重ねた。その結果、基板に設けられた開口部から露出するように配置された半導体チップの複数の電極パッドのうち、同電位の2以上の電極パッドを、接続部材によって基板に配置された1つの配線の一端と接続することで、電極パッドの数に対する基板に配置された配線の数を少なくすることができ、基板上での配線の配置の自由度を向上させることが可能となり、半導体装置の小型化に適した半導体装置が得られることを見出し、本発明の半導体装置および半導体装置の製造方法を想到した。
本発明の半導体装置は、一面から他面に貫通して設けられた開口部と、一端が露出された配線とを有する基板と、前記基板の一面に搭載され、前記開口部から露出するように配置された同電位の2以上の電極パッドを含む電極パッド群を有する半導体チップと、前記同電位の2以上の電極パッドを接続するとともに、前記基板に配置された1つの配線の一端と接続する接続部材とを備えることを特徴とする。
本発明の半導体装置は、一面から他面に貫通して設けられた開口部と、一端が露出された配線とを有する基板と、前記基板の一面に搭載され、前記開口部から露出するように配置された同電位の2以上の電極パッドを含む電極パッド群を有する半導体チップと、前記同電位の2以上の電極パッドを接続するとともに、前記基板に配置された1つの配線の一端と接続する接続部材とを備えるものであるので、電極パッドの数に対する基板に配置された配線の数を少なくすることができる。その結果、基板上での配線の配置の自由度を向上させることができ、半導体装置の小型化に適したものとなる。
以下、図面を参照して本発明を適用した実施形態について詳細に説明する。尚、本発明
は以下の実施形態に限定されるものではなく、以下の説明で用いる図面は、本発明の実施
形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実
際の半導体装置の寸法関係とは異なる場合がある。
は以下の実施形態に限定されるものではなく、以下の説明で用いる図面は、本発明の実施
形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実
際の半導体装置の寸法関係とは異なる場合がある。
(第1の実施形態)
図1および図2は、本発明の半導体装置の一例である第1の実施形態の半導体装置を説明するための図である。図1は、半導体装置を下面側から見た平面図であり、図2は、図1のA−A’線に対応する断面図である。
図1および図2は、本発明の半導体装置の一例である第1の実施形態の半導体装置を説明するための図である。図1は、半導体装置を下面側から見た平面図であり、図2は、図1のA−A’線に対応する断面図である。
図1および図2に示す半導体装置10は、BGA型の半導体装置であり、図2に示すように、配線基板17(基板)と半導体チップ16と接続部材7とを備えている。
配線基板17は、図1および図2に示すように、一面11aから他面11bに貫通して設けられた平面視略矩形の開口部12と、一端が露出された配線19とを有している。開口部12は、略矩形であり、平面視で配線基板17の中央部に設けられ、第1側壁12aと第1側壁12aに対向する第2側壁12bとを有している。
配線基板17は、図1および図2に示すように、一面11aから他面11bに貫通して設けられた平面視略矩形の開口部12と、一端が露出された配線19とを有している。開口部12は、略矩形であり、平面視で配線基板17の中央部に設けられ、第1側壁12aと第1側壁12aに対向する第2側壁12bとを有している。
配線基板17は、例えば、0.2mm厚のガラスエポキシ基板からなる平面視略矩形の絶縁基板11を備えている。なお、絶縁基板11は、ガラスエポキシ基板からなるものに限定されず、例えば、ポリイミド基材からなるフレキシブル配線基板などであってもよい。
絶縁基板11の半導体チップ16と反対側の面(図2においては下面)には、Cu等の導電材料からなる複数の配線19が所定の形状で形成されている。配線19は、部分的にソルダーレジストなどからなる絶縁膜18で覆われている。
絶縁基板11の半導体チップ16と反対側の面(図2においては下面)には、Cu等の導電材料からなる複数の配線19が所定の形状で形成されている。配線19は、部分的にソルダーレジストなどからなる絶縁膜18で覆われている。
また、図1および図2に示すように、配線基板17の他面11bには、配線19の一端が露出されてなる複数の接続パッド21(ボンドフィンガー)を有する接続パッド群22が設けられている。
接続パッド群22は、図1に示すように、開口部12の第1側壁12aの縁部に沿って配置された複数の接続パッド21からなる第1接続パッド列23と、第2側壁12bの縁部に沿って配置された複数の接続パッド21からなる第2接続パッド列24とを含むものである。
接続パッド群22は、図1に示すように、開口部12の第1側壁12aの縁部に沿って配置された複数の接続パッド21からなる第1接続パッド列23と、第2側壁12bの縁部に沿って配置された複数の接続パッド21からなる第2接続パッド列24とを含むものである。
また、配線基板17は、開口部12により第1側壁12a側と第2側壁12b側の2つの領域に区画されており、他面11bのそれぞれの領域には、図1に示すように、所定の間隔で、半田ボール28(外部電極)が格子状に配置されている。半田ボール28は、図2に示すように、各配線19の他端が露出されてなるランド(外部接続端子)29に電気的に接続されている。
また、図2に示すように、配線基板17の一面11aには、DAF(Die Attached Film)、或いはエラストマ等の接着部材31を介して、半導体チップ16が搭載されている。
半導体チップ16は、略矩形の板状であり、半導体チップ16の図1および図2における下面16b(一面)には、例えばメモリ回路(不図示)と、複数の電極パッド5からなる電極パッド群15とが形成されている。半導体チップ16の下面16bにおいて、電極パッド群15を構成する電極パッド5の形成されている領域を除く領域には、図示しないパッシベーション膜が形成されており、メモリ回路の形成された面が保護されている。
半導体チップ16は、略矩形の板状であり、半導体チップ16の図1および図2における下面16b(一面)には、例えばメモリ回路(不図示)と、複数の電極パッド5からなる電極パッド群15とが形成されている。半導体チップ16の下面16bにおいて、電極パッド群15を構成する電極パッド5の形成されている領域を除く領域には、図示しないパッシベーション膜が形成されており、メモリ回路の形成された面が保護されている。
図1および図2に示すように、半導体チップ16は、電極パッド群15の設けられている側(一面側)を配線基板17側に向けて配置されている。また、半導体チップ16は、図1および図2に示すように、配線基板17の開口部12から電極パッド群15が露出するように、配置されている。本実施形態においては、電極パッド群15は、図1および図2に示すように、半導体チップ16の中央部に2列に並んで配置された複数の電極パッド5からなるものとされている。
より詳細には、図1に示すように、電極パッド群15は、開口部12の第1側壁12aに沿って第1側壁12aに近接して配置された複数の第1電極パッド5からなる第1電極パッド13の列と、第2側壁12bに沿って第2側壁12bに近接して配置された複数の第1電極パッド5からなる第2電極パッド14の列の2列からなるものとされている。
また、図1および図2に示す半導体装置10では、電極パッド群15が、同電位の2以上の電極パッド5を含むものとされている。電極パッド群15に含まれる電極パッド5のうち、同電位である電極パッド5の数は、2以上であればよく、特に限定されない。
本実施形態においては、図1および図2に示すように、第1電極パッド13と第2電極パッド14とを含む同電位の2つの電極パッド5が、接続部材7によって、配線基板17に配置された複数の配線19から選ばれる1つの配線19の一端に配置された接続パッド21と接続されている。
しかし、本発明においては、例えば、同電位である3以上の電極パッドを、接続部材によって、配線基板に配置された複数の配線から選ばれる1つの配線の一端に接続してもよい。
本実施形態においては、図1および図2に示すように、第1電極パッド13と第2電極パッド14とを含む同電位の2つの電極パッド5が、接続部材7によって、配線基板17に配置された複数の配線19から選ばれる1つの配線19の一端に配置された接続パッド21と接続されている。
しかし、本発明においては、例えば、同電位である3以上の電極パッドを、接続部材によって、配線基板に配置された複数の配線から選ばれる1つの配線の一端に接続してもよい。
本実施形態においては、図1および図2に示すように、図1において下から3つめに配置された第1電極パッド13と、その第1電極パッド13に隣接して配置された第2電極パッド14とが、接続部材7によって接続されている。また、図1において下から4つめに配置された第1電極パッド13と、その第1電極パッド13に隣接して配置された第2電極パッド14とが、接続部材7によって接続されている。
図1および図2に示す半導体装置10において、接続部材7によって接続されている同電位の第1電極パッド13および第2電極パッド14は、電源またはグランドとされている。なお、接続部材7によって接続されている電極パッド5は、電源またはグランドとされていることが好ましいが、接続部材7によって接続できるように同電位とされていればよく、電源またはグランドでなくてもよい。
接続部材7は、図1および図2に示すように、開口部12内において2つの電極パッド5同士を電気的に接続するAu、Cu等からなる第1ワイヤ71と、2つの電極パッド5から選ばれる1つの電極パッド5と接続パッド21とを電気的に接続するAu、Cu等からなる第2ワイヤ72とを備えている。
また、図2に示すように、第2ワイヤ72の端部と電極パッド5とは、バンプ5aを介して接続されている。バンプ5aとしては、第1ワイヤ71と同じ材料からなるものが挙げられる。具体的には、バンプ5aとして、AuやCu等からなるものが挙げられる。
また、図2に示すように、第2ワイヤ72の端部と電極パッド5とは、バンプ5aを介して接続されている。バンプ5aとしては、第1ワイヤ71と同じ材料からなるものが挙げられる。具体的には、バンプ5aとして、AuやCu等からなるものが挙げられる。
また、図1に示すように、接続部材7の端部に配置された電極パッド5は、接続部材7に接続された他の電極パッド5と比較して、配線19の一端との距離が遠いものとなっている。
例えば、図1において下から3つめに配置された第1電極パッド13は、図1において下から3つめに配置された第2電極パッド14と比較して、配線19の一端との距離である接続パッド21との距離が遠いものとなっている。
また、図1において下から4つめに配置された第2電極パッド14は、図1において下から4つめに配置された第1電極パッド13と比較して、配線19の一端に配置された接続パッド21との距離が遠いものとなっている。
例えば、図1において下から3つめに配置された第1電極パッド13は、図1において下から3つめに配置された第2電極パッド14と比較して、配線19の一端との距離である接続パッド21との距離が遠いものとなっている。
また、図1において下から4つめに配置された第2電極パッド14は、図1において下から4つめに配置された第1電極パッド13と比較して、配線19の一端に配置された接続パッド21との距離が遠いものとなっている。
また、本実施形態においては、図1に示すように、接続部材7の端部に配置された電極パッド5と、それに隣接する配線19の一端との距離が、接続部材7の端部に配置された電極パッド5と接続部材7の第1ワイヤ71によって接続された他の電極パッドとの間の距離よりも遠いものとなっている。
例えば、図1において下から3つめに配置された第1電極パッド13と、図1において下から2つめや3つめに配置された配線19の一端との距離は、下から3つめに配置された第1電極パッド13と第1ワイヤ71によって接続された第2電極パッド14との間の距離よりも遠いものとなっている。
例えば、図1において下から3つめに配置された第1電極パッド13と、図1において下から2つめや3つめに配置された配線19の一端との距離は、下から3つめに配置された第1電極パッド13と第1ワイヤ71によって接続された第2電極パッド14との間の距離よりも遠いものとなっている。
したがって、本実施形態においては、例えば、接続部材7の端部に配置された電極パッド5を、それに隣接する配線19の一端とワイヤによって接続する場合と比較して、長さの長いワイヤを用いることなく、短いワイヤを用いて接続することができる。このため、開口部12内および開口部12近傍に封止樹脂からなる封止体32を形成する際の封止樹脂の流動等によって、第1ワイヤ71が変移して短絡などの不都合が生じることを防止でき、容易に製造できる。
また、図1および図2示す半導体装置10においては、接続部材7に分岐がなく、第1電極パッド13と第2電極パッド14とが第1ワイヤ71および第2ワイヤ72によって接続パッド21に直列に接続されている。この場合、接続部材7によって、第1電極パッド13と第2電極パッド14とを接続しても、接続パッド21の面積を広くする必要がなく、半導体装置10の小型化に適したものとなり、好ましい。
これに対し、例えば、2本のワイヤを用いて2つの電極パッドを並列に1つの接続パッドに接続した場合、接続パッドの面積を2本のワイヤを接続可能な大きさとしなければならず、接続パッドの面積を広げる必要が生じる恐れがある。
これに対し、例えば、2本のワイヤを用いて2つの電極パッドを並列に1つの接続パッドに接続した場合、接続パッドの面積を2本のワイヤを接続可能な大きさとしなければならず、接続パッドの面積を広げる必要が生じる恐れがある。
なお、図1および図2示す半導体装置10においては、接続部材7によって同電位の2つの電極パッド5が直列に接続されている場合を例に挙げて説明したが、接続部材7は、同電位の2以上の電極パッドを、1つの配線19の一端に接続できればよく、例えば、1つの配線19の一端から並列に同電位の2以上の電極パッドを接続するものであってもうよい。この場合であっても、電極パッドの数に対する配線19の数を少なくすることができ、配線基板17上での配線19の配置の自由度を向上させることができる。
また、図1に示す第1電極パッド13のうち、接続部材7に接続されていない第1電極パッド13は、それぞれAu、Cu等からなるワイヤ73によって隣接する第1接続パッド列23に電気的に接続されている。また、第2電極パッド14のうち、接続部材7に接続されていない第2電極パッド14は、それぞれワイヤ73によって隣接する第2接続パッド列24に電気的に接続されている。
すなわち、接続部材7に接続されていない電極パッド5は、それぞれ、最も距離の近い配線19の一端に配置された接続パッド21とワイヤ73によって接続されている。
すなわち、接続部材7に接続されていない電極パッド5は、それぞれ、最も距離の近い配線19の一端に配置された接続パッド21とワイヤ73によって接続されている。
また、図1および図2に示す半導体装置10では、開口部12内および開口部12近傍に封止樹脂からなる封止体32が形成されることにより、第1ワイヤ71、第2ワイヤ72、ワイヤ73が、封止樹脂に封止されている。したがって、図1および図2に示す半導体装置10では、封止体32が形成されていることにより、ワイヤを用いた半導体チップ16と配線基板17との接続部位が外界から保護されるようになっている。
また、半導体チップ16の配線基板17と対向していない領域は、封止樹脂からなる封止体33によって被覆されている。図1および図2に示す半導体装置10では、封止体33が形成されていることにより、半導体チップ16が外界から保護されるようになっている。
なお、封止体32、33に用いられる封止樹脂としては、例えばエポキシ樹脂等の熱硬化性樹脂などを用いることができる。
なお、封止体32、33に用いられる封止樹脂としては、例えばエポキシ樹脂等の熱硬化性樹脂などを用いることができる。
「製造方法」
図3A〜図3Fは、本発明の半導体装置の製造方法の一例として第1の実施形態の半導体装置の製造方法を説明するための図であり、図1のA−A’線に対応する断面図である。また、図4A〜図4Dは、図3Cに示される工程を説明するための図であり、図1のA−A’線に対応する断面図である。なお、図3A〜図3Fおよび図4A〜図4Dにおいて、第1の実施の形態の半導体装置10と同一構成部分には同一の符号を付す。
図3A〜図3Fは、本発明の半導体装置の製造方法の一例として第1の実施形態の半導体装置の製造方法を説明するための図であり、図1のA−A’線に対応する断面図である。また、図4A〜図4Dは、図3Cに示される工程を説明するための図であり、図1のA−A’線に対応する断面図である。なお、図3A〜図3Fおよび図4A〜図4Dにおいて、第1の実施の形態の半導体装置10と同一構成部分には同一の符号を付す。
図1および図2に示す半導体装置10を製造するには、まず、配線基板17となる基板を用意し、図3Aに示すように、マトリクス状に配置された各製品形成部43に一面11aから他面11bに貫通して設けられた開口部12と、一端が露出された配線19とを有する配線母基板41(配線基板17)を形成する。本実施形態において用いられる配線母基板41は、MAP(Mold Array Process)方式で処理されるものであり、複数の製品形成部43がマトリクス状に配置されている。
なお、各製品形成部43は、その後の工程で配線母基板41を切断分離することにより、図1および図2に示す半導体装置10の配線基板17となる部位である。
また、マトリクス状に配置された製品形成部43の周囲には、枠部(不図示)が設けられている。枠部には所定の間隔で位置決め孔(不図示)が設けられ、位置決め孔によって搬送や位置決めが可能とされている。
また、マトリクス状に配置された製品形成部43の周囲には、枠部(不図示)が設けられている。枠部には所定の間隔で位置決め孔(不図示)が設けられ、位置決め孔によって搬送や位置決めが可能とされている。
また、本実施形態では、配線母基板41(配線基板17)を形成する工程において、図3Aに示すように、配線母基板41(配線基板17)の他面11bに、それぞれ1つの半田ボール28に電気的に接続される配線19を複数形成し、配線19を部分的にソルダーレジストなどからなる絶縁膜18で覆って、配線19の一端が露出されてなる接続パッド21と、他端が露出されてなるランド29とを設ける。
次に、図3Bに示すように、配線母基板41の製品形成部43のそれぞれ(配線基板17)の一面11aに、同電位の2以上の電極パッド5を含む電極パッド群15(図1参照)を有する半導体チップ16を搭載し、電極パッド群15が開口部12から露出するように配置する。半導体チップ16は、DAFなどの接着部材31を介して、半導体チップ16の電極パッド群15を配線基板17側に向けて接着固定する。
図3Bには、複数の第1電極パッド5のうち、図1のA−A’線に対応する断面に配置された第1電極パッド13と第2電極パッド14が記載されている。
図3Bには、複数の第1電極パッド5のうち、図1のA−A’線に対応する断面に配置された第1電極パッド13と第2電極パッド14が記載されている。
次に、図3Cに示すように、接続部材7によって、同電位の2以上の電極パッド5を、配線基板17に配置された1つの配線19の一端(接続パッド21)と接続する接続工程を行う。接続工程においては、同電位の2以上の電極パッド5のうち、配線19との距離が最も遠い電極パッド(図3Cにおいては第1電極パッド13)が接続部材7の端部に配置されるように接続する。
接続工程は、図3Cに示すように、半導体チップ16の配線基板17側の面が上側になるように配置して行うことが好ましい。
また、接続工程において、第1電極パッド13、第2電極パッド14、接続パッド21と、第1ワイヤ71または第2ワイヤ72とを接続する方法としては、例えば、図4A〜図4Dに示すワイヤボンディング装置のキャピラリ70を用いて、先端に溶融されたボールの形成されたワイヤを超音波熱圧着する方法などを用いることができる。
また、接続工程において、第1電極パッド13、第2電極パッド14、接続パッド21と、第1ワイヤ71または第2ワイヤ72とを接続する方法としては、例えば、図4A〜図4Dに示すワイヤボンディング装置のキャピラリ70を用いて、先端に溶融されたボールの形成されたワイヤを超音波熱圧着する方法などを用いることができる。
本実施形態では、まず、図4Aおよび図4Bに示すように、接続工程において、第1電極パッド13と第2電極パッド14とを第1ワイヤ71を介して電気的に接続する第1ボンディング工程とを行う。
また、本実施形態では、図4Aに示すように、第1ボンディング工程を行う前に、第2ワイヤ72と接続される電極パッド(図4Aにおいては第2電極パッド14)上に凸状のバンプ5aを形成する(バンプ形成工程)。
また、本実施形態では、図4Aに示すように、第1ボンディング工程を行う前に、第2ワイヤ72と接続される電極パッド(図4Aにおいては第2電極パッド14)上に凸状のバンプ5aを形成する(バンプ形成工程)。
凸状のバンプ5aは、例えば、ワイヤボンディング装置のキャピラリ70を用いて、先端に溶融されたボールの形成されたワイヤを第2電極パッド14上に超音波熱圧着して接続し、その後、ワイヤを引き切る方法などにより形成できる。
この方法によりバンプ5aを形成する場合、バンプ5aを形成した後に第1ボンディング工程をスムーズに開始できるため、効率よく半導体装置10を製造でき好ましい。
なお、バンプ5aは、メッキ法などにより形成してもよい。
この方法によりバンプ5aを形成する場合、バンプ5aを形成した後に第1ボンディング工程をスムーズに開始できるため、効率よく半導体装置10を製造でき好ましい。
なお、バンプ5aは、メッキ法などにより形成してもよい。
第1ボンディング工程を行う前に、バンプ5aを設けた場合、第2電極パッド14の面積を大きくすることなく、第2電極パッド14と第1ワイヤ71との電気的な接続における信頼性を向上させることができる。
なお、本実施形態のように、第1ボンディング工程を行う前に、第2電極パッド14上にバンプ5aを形成することが好ましいが、第2電極パッド14上にバンプ5aを形成せずに、第1ボンディング工程において第2電極パッド14上に直接、第1ワイヤ71をボンディング接続してもよい。
なお、本実施形態のように、第1ボンディング工程を行う前に、第2電極パッド14上にバンプ5aを形成することが好ましいが、第2電極パッド14上にバンプ5aを形成せずに、第1ボンディング工程において第2電極パッド14上に直接、第1ワイヤ71をボンディング接続してもよい。
また、第1ボンディング工程においては、図4Aに示すように、ワイヤボンディング装置のキャピラリ70を用いて、第2ボンディング工程において第2ワイヤ72が接続されない第1電極パッド13に第1ワイヤ71をボンディング接続してから、図4Bに示すように、第1ワイヤ71が所定のループ形状(曲線形状)を描くように、キャピラリ70を移動させて、第1ワイヤ71を第2ワイヤ72が接続される第2電極パッド14にバンプ5aを介してボンディング接続する。
その後、第1ワイヤ71の後端を切断することで、第1電極パッド13と第2電極パッド14とを接続する第1ワイヤ71が張設され、第1電極パッド13と第2電極パッド14とが第1ワイヤ71を介して電気的に接続される。
その後、第1ワイヤ71の後端を切断することで、第1電極パッド13と第2電極パッド14とを接続する第1ワイヤ71が張設され、第1電極パッド13と第2電極パッド14とが第1ワイヤ71を介して電気的に接続される。
次に、図4Cおよび図4Dに示すように、第1電極パッド13と第2電極パッド14のうち、配線19との距離(図1参照)が近い第2電極パッド14と接続パッド21とを第2ワイヤ72を介して電気的に接続する第2ボンディング工程を行う。
このことにより、本実施形態においては、図1および図4Dに示すように、同電位の第1電極パッド13と第2電極パッド14のうち、配線19との距離が遠い電極パッド5である第1電極パッド13が接続部材7の端部に配置される。
このことにより、本実施形態においては、図1および図4Dに示すように、同電位の第1電極パッド13と第2電極パッド14のうち、配線19との距離が遠い電極パッド5である第1電極パッド13が接続部材7の端部に配置される。
また、第2ボンディング工程においては、図4Cに示すように、ワイヤボンディング装置のキャピラリ70を用いて、接続パッド21に第2ワイヤ72をボンディング接続してから、図4Dに示すように、第2ワイヤ72が所定のループ形状を描くように、キャピラリ70を移動させて、第2ワイヤ72を第2電極パッド14の第1ワイヤ71のボンディング接続された位置に重ねてボンディング接続する。
その後、第2ワイヤ72の後端を切断することで、接続パッド21と第2電極パッド14を接続する第2ワイヤ72が張設され、第1電極パッド13と第2電極パッド14と接続パッド21とが第1ワイヤ71および第2ワイヤ72を介して電気的に接続される。
その後、第2ワイヤ72の後端を切断することで、接続パッド21と第2電極パッド14を接続する第2ワイヤ72が張設され、第1電極パッド13と第2電極パッド14と接続パッド21とが第1ワイヤ71および第2ワイヤ72を介して電気的に接続される。
続いて、電極パッド5のうち、接続部材7に接続されていない電極パッド5を、ワイヤ73によってそれぞれ、最も距離の近い配線19の一端に配置された接続パッド21に接続する。
接続部材7に接続されていない電極パッド5と接続パッド21とを接続する際には、第2ボンディング工程と同様に、ワイヤボンディング装置のキャピラリ70を用いて、接続パッド21にワイヤ73をボンディング接続してから、ワイヤ73が所定のループ形状を描くようにキャピラリ70を移動させて、ワイヤ73を電極パッド5にボンディング接続する方法を用いることが好ましい。この方法を用いた場合、電極パッド5にワイヤ73をボンディング接続してから、ワイヤ73を接続パッド21にボンディング接続する場合と比較して、ワイヤ73を低ループで形成することができ好ましい。
接続部材7に接続されていない電極パッド5と接続パッド21とを接続する際には、第2ボンディング工程と同様に、ワイヤボンディング装置のキャピラリ70を用いて、接続パッド21にワイヤ73をボンディング接続してから、ワイヤ73が所定のループ形状を描くようにキャピラリ70を移動させて、ワイヤ73を電極パッド5にボンディング接続する方法を用いることが好ましい。この方法を用いた場合、電極パッド5にワイヤ73をボンディング接続してから、ワイヤ73を接続パッド21にボンディング接続する場合と比較して、ワイヤ73を低ループで形成することができ好ましい。
続いて、図3Dに示すように、開口部12内および開口部12近傍に封止樹脂からなる封止体32を形成して、第1ワイヤ71、第2ワイヤ72、ワイヤ73を封止する。また、半導体チップ16の配線基板17と対向していない領域を覆うように、封止樹脂からなる封止体33を形成する。
その後、図3Eに示すように、配線19の他端が露出されてなるランド29に電気的に接続された半田ボール28を形成する。半田ボール28を形成する際には、例えば、ランド29の配置に合わせて複数の吸着孔が形成されたボールマウントツールを用いる方法を用いることが好ましい。具体的には、ボールマウントツールの吸着孔に半田ボール28を保持し、保持された半田ボール28にフラックスを転写形成し、ランド29に一括搭載した後、所定温度でリフローすることにより、半田ボール28を固着する方法を用いることができる。
その後、配線母基板41をダイシングブレードにより縦横のダイシングラインで切断し、製品形成部43毎に切断分離することで、各配線基板17に分断され、図1及び図2に示す半導体装置10が得られる。
なお、配線母基板41を切断する際には、図3Fに示すように、半導体チップ16を覆う封止体33にダイシングテープ48を接着し、ダイシングテープ48によって配線母基板41を支持させて切断することが好ましい。
なお、配線母基板41を切断する際には、図3Fに示すように、半導体チップ16を覆う封止体33にダイシングテープ48を接着し、ダイシングテープ48によって配線母基板41を支持させて切断することが好ましい。
本実施形態の半導体装置10は、一面11aから他面11bに貫通して設けられた平面視略矩形の開口部12と、一端が露出された配線19とを有する配線基板17と、配線基板17の一面11aに搭載され、開口部12から露出するように配置された同電位の2以上の電極パッド5を含む電極パッド群15を有する半導体チップ16と、同電位の2以上の電極パッド5を接続するとともに、配線基板17に配置された1つの配線19の一端と接続する接続部材7とを備えているので、電極パッド5の数に対する配線19の数を少なくすることができる。その結果、配線基板17上での配線19の配置の自由度を向上させることができ、半導体装置10の小型化に適したものとなる。
また、本実施形態の半導体装置10では、接続部材7の端部に接続された電極パッド5が、接続部材7に接続された他の電極パッドと比較して、配線19の一端との距離が遠いものであるので、接続部材7の端部に接続された電極パッド5が、接続部材7に接続された他の電極パッドと比較して、配線19の一端との距離が近い場合と比較して、接続部材7の長さを短くすることができる。このため、開口部12内および開口部12近傍に封止樹脂からなる封止体32を形成する際の封止樹脂の流動等によって、接続部材7を構成する第1ワイヤ71および/または第2ワイヤ72が変移して短絡などの不都合が生じることを防止でき、容易に製造できる。
また、本実施形態の半導体装置10は、配線基板17の配線19が、一層配線であるので、配線19が多層配線である場合と比較して、容易に製造でき、半導体装置10の生産性を向上させることができるとともに、コストを低減することができる。
また、本実施形態の半導体装置10の製造方法では、接続部材7によって、同電位の2以上の電極パッド5を、配線基板17に配置された1つの配線19の一端と接続するので、電極パッド5の数に対する配線19の数を少なくすることができ、配線基板17上での配線19の配置の自由度を向上させることができる。
また、本実施形態の半導体装置10の製造方法では、第1ボンディング工程が、第2ボンディング工程において第2ワイヤ72が接続されない電極パッド5に第1ワイヤ71をボンディング接続してから、第1ワイヤ71を第2ワイヤ72が接続される電極パッドにボンディング接続する工程とを含み、第2ボンディング工程が、接続パッド21に第2ワイヤ72をボンディング接続してから、第2ワイヤ72を電極パッド5の第1ワイヤのボンディング接続された位置に重ねてボンディング接続する工程とを含む方法であるので、第1ワイヤ71と第2ワイヤ72とを接続するための領域を新たに確保する必要がなく、半導体装置10の小型化に適したものとなる。
また、本実施形態の半導体装置10の製造方法では、第2ボンディング工程が、接続パッド21に第2ワイヤ72をボンディング接続してから、第2ワイヤ72を電極パッド5の第1ワイヤのボンディング接続された位置に重ねてボンディング接続するので、例えば、電極パッド5の第1ワイヤのボンディング接続された位置に第2ワイヤ72をボンディング接続してから、接続パッド21に第2ワイヤ72をボンディング接続する場合と比較して、絶縁基板17の一面11a側に突出する第2ワイヤ72の高さを低くでき、好ましい。
(第2の実施形態)
図5は、本発明の半導体装置の他の例である第2の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図5に示す半導体装置20が、図1に示す半導体装置10と異なる点は、同電位の2以上の電極パッド5が、隣接する2つの第2電極パッド14a、14bである点と、隣接する2つの第2電極パッド14a、14bを、第1ワイヤ71aと第2ワイヤ72aとからなるL字状の接続部材によって配線基板17に配置された1つの配線19の一端に配置された接続パッド21と接続している点のみである。
したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。また、図5に示す半導体装置20は、図1に示す半導体装置10と同様にして製造できる。
図5は、本発明の半導体装置の他の例である第2の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図5に示す半導体装置20が、図1に示す半導体装置10と異なる点は、同電位の2以上の電極パッド5が、隣接する2つの第2電極パッド14a、14bである点と、隣接する2つの第2電極パッド14a、14bを、第1ワイヤ71aと第2ワイヤ72aとからなるL字状の接続部材によって配線基板17に配置された1つの配線19の一端に配置された接続パッド21と接続している点のみである。
したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。また、図5に示す半導体装置20は、図1に示す半導体装置10と同様にして製造できる。
図5に示す半導体装置20は、図1に示す半導体装置10と同様に、同電位の2以上の電極パッド5を、配線基板17に配置された1つの配線19の一端と接続する接続部材(第1ワイヤ71aおよび第2ワイヤ72a)を備えているので、電極パッド5の数に対する配線19の数を少なくすることができ、図1に示す半導体装置10と同様の効果が得られる。
(第3の実施形態)
図6は、本発明の半導体装置の他の例である第3の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図6に示す半導体装置30が、図1に示す半導体装置10と異なる点は、同電位の2以上の電極パッド5が、2つの第2電極パッド14c、14dであって、1つの第1電極パッド14eによって離間されている点と、第1電極パッド14eによって離間された2つの第1電極パッド14c、14dを、第1ワイヤ71bと第2ワイヤ72bとからなるL字状の接続部材によって、配線基板17に配置された1つの配線19の一端に配置された接続パッド21と接続している点のみである。したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。
図6は、本発明の半導体装置の他の例である第3の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図6に示す半導体装置30が、図1に示す半導体装置10と異なる点は、同電位の2以上の電極パッド5が、2つの第2電極パッド14c、14dであって、1つの第1電極パッド14eによって離間されている点と、第1電極パッド14eによって離間された2つの第1電極パッド14c、14dを、第1ワイヤ71bと第2ワイヤ72bとからなるL字状の接続部材によって、配線基板17に配置された1つの配線19の一端に配置された接続パッド21と接続している点のみである。したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。
図6に示す半導体装置30は、以下に示す製造方法により製造できる。すなわち、図1に示す半導体装置10と同様にして、第1ボンディング工程を開始するまでの工程を行う。第1ボンディング工程においては、例えば、ワイヤボンディング装置のキャピラリを用いて、第2ワイヤ72bが接続されない第2電極パッド14cに第1ワイヤ71bをボンディング接続してから、第1ワイヤ71bが第2電極パッド14eを跨いで所定のループ形状(曲線形状)を描くようにキャピラリを移動させて、図6に示すように、第1ワイヤ71bを、第2ワイヤ72bの接続される第2電極パッド14dにバンプ5a(図6には不図示)を介してボンディング接続する。
その後、第1ワイヤ71bの後端を切断することで、第2電極パッド14cと第2電極パッド14dとを接続する第1ワイヤ71bが張設され、第2電極パッド14cと第2電極パッド14dとが第1ワイヤ71bを介して電気的に接続される。
その後、図1に示す半導体装置10と同様にして、第2ボンディング工程以降の工程を行う。
その後、図1に示す半導体装置10と同様にして、第2ボンディング工程以降の工程を行う。
なお、本実施形態においては、第2電極パッド14cと第2電極パッド14dとを第1ワイヤ71bによって接続する前に、電極パッド5のうち、2つの同電位の電極パッド5(第2電極パッド14c、14d)の間に配置された第1電極パッド14eを、ワイヤ73によって最も距離の近い配線19の一端に配置された接続パッド21に接続することが好ましい。
また、2つの同電位の電極パッド5の間に配置された第1電極パッド14eを、ワイヤ73によって、最も距離の近い配線19の一端に配置された接続パッド21に接続する際には、第1の実施形態の第2ボンディング工程と同様に、接続パッド21にワイヤ73をボンディング接続してから、ワイヤ73を電極パッド5にボンディング接続する方法を用いることが好ましい。
この方法を用いた場合、ワイヤ73を低ループで形成することができる。したがって、本実施形態の第1ボンディング工程において、第2電極パッド14cに第1ワイヤ71bをボンディング接続してから、容易に第2電極パッド14eを跨ぐ所定のループ形状(曲線形状)で第1ワイヤ71bを第2電極パッド14dにボンディング接続できる。
この方法を用いた場合、ワイヤ73を低ループで形成することができる。したがって、本実施形態の第1ボンディング工程において、第2電極パッド14cに第1ワイヤ71bをボンディング接続してから、容易に第2電極パッド14eを跨ぐ所定のループ形状(曲線形状)で第1ワイヤ71bを第2電極パッド14dにボンディング接続できる。
図6に示す半導体装置30は、同電位の2以上の電極パッド5が、2つの第2電極パッド14c、14dであって、1以上の第1電極パッド14eによって離間されているものであるが、図1に示す半導体装置10と同様に、同電位の2以上の電極パッド5を、配線基板17に配置された1つの配線19の一端と接続する接続部材を備えているので、電極パッド5の数に対する配線19の数を少なくすることができ、図1に示す半導体装置10と同様の効果が得られる。
より詳細には、図6に示す半導体装置30は、同電位の2以上の電極パッド5が、第2電極パッド14eによって離間された2つの第2電極パッド14c、14dであり、接続部材の第1ワイヤ71bによって第2電極パッド14eを跨いで2つの第1電極パッド14c、14dを接続し、接続部材の第2ワイヤ72bによって第1電極パッド14dと配線19の一端と接続しているものであり、同電位の2以上の電極パッド5が、隣接していなくても、電極パッド5の数に対する配線19の数を少なくすることができる。
このように本発明の半導体装置によれば、第1の実施形態や第2の実施形態のように、同電位の2以上の電極パッド5が隣接しているものであっても、第3の実施形態のように離間されたものであっても、電極パッド5の数に対する配線19の数を少なくすることができるので、電極パッド5の半導体チップ16上での配置の自由度を向上できる。
なお、第3の実施形態では、同電位の2以上の電極パッドが、1つの電極パッドによって離間された2つの電極パッドであって、1つの電極パッドを接続部材の第1ワイヤ71bによって跨いで2つの電極パッドを接続する場合を例に挙げて説明したが、2つの電極パッドは、2以上の電極パッドによって離間されていてもよい。
なお、第3の実施形態では、同電位の2以上の電極パッドが、1つの電極パッドによって離間された2つの電極パッドであって、1つの電極パッドを接続部材の第1ワイヤ71bによって跨いで2つの電極パッドを接続する場合を例に挙げて説明したが、2つの電極パッドは、2以上の電極パッドによって離間されていてもよい。
(第4の実施形態)
図7は、本発明の半導体装置の他の例である第4の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図7に示す半導体装置40が、図1に示す半導体装置10と異なる点は、同電位の2以上の電極パッド5が、図1に示す半導体装置10と同様に第1電極パッド13と第2電極パッド14とを含むが、第1電極パッド13が第2電極パッド14から最も距離の近いものではなく、2番目に距離の近いものであり、第1電極パッド13と第2電極パッド14とが、開口部12の第1側壁12aおよび第2側壁12bに対して交差する方向に延在する第1ワイヤ71cによって接続されている点のみである。
したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。また、図7に示す半導体装置40は、図1に示す半導体装置10と同様にして製造できる。
図7は、本発明の半導体装置の他の例である第4の実施形態の半導体装置を説明するための図であり、半導体装置の一部を下面側から見た拡大平面図である。
図7に示す半導体装置40が、図1に示す半導体装置10と異なる点は、同電位の2以上の電極パッド5が、図1に示す半導体装置10と同様に第1電極パッド13と第2電極パッド14とを含むが、第1電極パッド13が第2電極パッド14から最も距離の近いものではなく、2番目に距離の近いものであり、第1電極パッド13と第2電極パッド14とが、開口部12の第1側壁12aおよび第2側壁12bに対して交差する方向に延在する第1ワイヤ71cによって接続されている点のみである。
したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。また、図7に示す半導体装置40は、図1に示す半導体装置10と同様にして製造できる。
図7に示す半導体装置40は、図1に示す半導体装置10と同様に、同電位の2以上の電極パッド5を、配線基板17に配置された1つの配線19の一端に配置された接続パッド21と接続する接続部材を備えているので、電極パッド5の数に対する配線19の数を少なくすることができ、図1に示す半導体装置10と同様の効果が得られる。
(第5の実施形態)
図8は、本発明の半導体装置の他の例である第5の実施形態の半導体装置を説明するための断面図である。
図8に示す半導体装置50が、図1に示す半導体装置10と異なる点は、半導体チップ16の配線基板17bと反対側の面に第2半導体チップ16aが配置され、第2半導体チップ16aの半導体チップ16と反対側の面に、同電位の2つの電極パッド5c、5bを含む電極パッド群が設けられ、第2半導体チップ16aの同電位の2つの電極パッド5c、5bが、第2接続部材である第1ワイヤ71dおよび第2ワイヤ71dによって配線基板17bの一面に露出された1つの配線19cの一端(接続パッド21a)と電気的に接続されている点のみである。
したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。
図8は、本発明の半導体装置の他の例である第5の実施形態の半導体装置を説明するための断面図である。
図8に示す半導体装置50が、図1に示す半導体装置10と異なる点は、半導体チップ16の配線基板17bと反対側の面に第2半導体チップ16aが配置され、第2半導体チップ16aの半導体チップ16と反対側の面に、同電位の2つの電極パッド5c、5bを含む電極パッド群が設けられ、第2半導体チップ16aの同電位の2つの電極パッド5c、5bが、第2接続部材である第1ワイヤ71dおよび第2ワイヤ71dによって配線基板17bの一面に露出された1つの配線19cの一端(接続パッド21a)と電気的に接続されている点のみである。
したがって、図1に示す半導体装置10と同じ部材については同じ符号を付し、説明を省略する。
図8に示す半導体装置50に備えられている配線基板17bは、絶縁基板11の一面に設けられた配線19cと他面に設けられた配線19の2層配線を有する多層配線基板である。配線基板17bにおいて、一面に設けられた配線19cは、部分的にソルダーレジストなどからなる絶縁膜18aで覆われており、配線基板17bを貫通するコンタクト19bによって他面に設けられた配線を介してランド29と接続されている。また、配線基板17bの縁部において半導体チップ16および第2半導体チップ16aと平面視で重ならない領域には、配線基板17bの一面に設けられた配線19cの一端が露出されてなる接続パッド21a(ボンドフィンガー)が配置されている。
また、図8に示す半導体装置50に備えられている第2半導体チップ16aは、半導体チップ16の配線基板17bと反対側の面に、DAFなどの接着部材31を介して搭載されている。第2半導体チップ16aの半導体チップ16と反対側の面に設けられ、第2接続部材である第1ワイヤ71dおよび第2ワイヤ71dに接続されている同電位の2つの電極パッド5c、5bは、電源またはグランドとされている。
また、図8に示すように、第2半導体チップ16aの電極パッド5cと電極パッド5bとが第1ワイヤ71dにより電気的に接続され、配線基板17bの一面に設けられた配線19cの一端に配置された接続パッド21aと電極パッド5bとが第2ワイヤ71dにより電気的に接続されている。なお、第2ワイヤ71dの端部と電極パッド5bとはバンプを介して接続されている。
また、第2半導体チップ16aに備えられている第2接続部材の端部に配置された電極パッド5cは、第2接続部材に接続された他の電極パッド5bと比較して、配線19cの一端に配置された接続パッド21aとの距離が遠いものとなっている。
また、図8に示すように、第2接続部材の端部に配置された電極パッド5cと、それに隣接する接続パッド21aとの距離が、第2接続部材の端部に配置された電極パッド5cと第2接続部材の第1ワイヤ71dによって接続された他の電極パッド5bとの間の距離よりも遠いものとなっている。
また、図8に示すように、第2接続部材の端部に配置された電極パッド5cと、それに隣接する接続パッド21aとの距離が、第2接続部材の端部に配置された電極パッド5cと第2接続部材の第1ワイヤ71dによって接続された他の電極パッド5bとの間の距離よりも遠いものとなっている。
また、図8に示す半導体装置50は、半導体チップ16を搭載する工程において、半導体チップ16の配線基板17bと反対側の面に、同電位の2つの電極パッド5c、5bを含む電極パッド群が設けられた第2半導体チップ16aを、接着部材31を介して接着固定する点と、接続工程において、同電位の2以上の電極パッド5を接続部材7によって配線基板17bに配置された1つの配線19の一端(接続パッド21)と接続する前または後に、同電位の2つの電極パッド5c、5bを第2接続部材である第1ワイヤ71dおよび第2ワイヤ71dによって配線基板17bの一面に露出された1つの配線19cの一端(接続パッド21a)と電気的に接続する点以外は、図1に示す半導体装置10と同様にして製造できる。
図8に示す半導体装置50は、半導体チップ16の同電位の2以上の電極パッド5を、配線基板17bの他面に配置された1つの配線19の一端と接続する接続部材7を備えているとともに、第2半導体チップ16aの同電位の2以上の電極パッド5c、5bを、配線基板17bの一面に配置された1つの配線19cの一端と接続する第1ワイヤ71dおよび第2ワイヤ71dからなる第2接続部材を備えているので、電極パッドの数に対する配線の数を少なくすることができ、図1に示す半導体装置10と同様の効果が得られる。
さらに、図8に示す半導体装置50は、配線基板17bが、絶縁基板11の一面に設けられた配線19cと他面に設けられた配線19の2層配線を有する多層配線基板であり、配線基板17bに半導体チップ16と第2半導体チップ16aの2つを積層して搭載したものであるので、半導体装置の大容量化および高機能化が可能である。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上述した実施形態では、配線基板17に一つの半導体チップ16を搭載した半導体装置を例に挙げて説明したが、本発明は、配線基板17に複数の半導体チップを搭載した半導体装置に適用しても良い。
また、上述した実施形態では、配線基板17として絶縁基板11の他面11bにのみ配線19を有する1層配線のものを用いた半導体装置について説明したが、本発明は、配線基板として2層配線以上の配線を有する多層配線基板を用いた半導体装置に適用しても良い。
また、上述した実施形態では、配線基板17として絶縁基板11の他面11bにのみ配線19を有する1層配線のものを用いた半導体装置について説明したが、本発明は、配線基板として2層配線以上の配線を有する多層配線基板を用いた半導体装置に適用しても良い。
なお、上述した実施形態では、中央部に開口部12が配置された配線基板を備える半導体装置について説明したが、開口部の位置は中央部でなくてもよいし、配線基板として、開口部により完全に2つに分離されたものを用いてもよい。
また、上述した実施形態では、BGA型の半導体装置に適用した場合について説明したが、LGA(Land Grid Array)型の半導体装置にも適用しても良い。
また、上述した実施形態では、BGA型の半導体装置に適用した場合について説明したが、LGA(Land Grid Array)型の半導体装置にも適用しても良い。
5、5b、5c…電極パッド、5a…バンプ、7…接続部材、10、20、30、40、50…半導体装置、11…絶縁基板、11a…一面、11b…他面、12…開口部、12a…第1側壁、12b…第2側壁、13…第1電極パッド、14、14a、14b、14c、14d、14e…第2電極パッド、15…電極パッド群、16…半導体チップ、16a…第2半導体チップ、17、17b…配線基板(基板)、18、18a…絶縁膜、19、19c…配線、19b…コンタクト、21、21a…接続パッド、22…接続パッド群、23…第1接続パッド列、24…第2接続パッド列、28…半田ボール、29…ランド、31…接着部材、32、33…封止体、41…配線母基板、43…製品形成部、48…ダイシングテープ、70…キャピラリ、71、71a、71b、71c、71d…第1ワイヤ、72、72a、72b、71d…第2ワイヤ、73…ワイヤ。
Claims (20)
- 一面から他面に貫通して設けられた開口部と、一端が露出された配線とを有する基板と、
前記基板の一面に搭載され、前記開口部から露出するように配置された同電位の2以上の電極パッドを含む電極パッド群を有する半導体チップと、
前記同電位の2以上の電極パッドを接続するとともに、前記基板に配置された1つの配線の一端と接続する接続部材とを備えることを特徴とする半導体装置。 - 前記接続部材の端部に接続された電極パッドは、前記接続部材に接続された他の電極パッドと比較して、前記配線の一端との距離が遠いことを特徴とする請求項1に記載の半導体装置。
- 前記接続部材が、前記開口部内において2つの電極パッド同士を電気的に接続する第1ワイヤと、
前記2つの電極パッドから選ばれる1つの電極パッドと前記配線の一端とを電気的に接続する第2ワイヤとを備えることを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記第2ワイヤの端部と電極パッドとがバンプを介して接続されていることを特徴とする請求項3に記載の半導体装置。
- 前記第1ワイヤおよび前記第2ワイヤが、封止樹脂で封止されていることを特徴とする請求項3または請求項4に記載の半導体装置。
- 前記開口部が、第1側壁と前記第1側壁に対向する第2側壁とを有し、
前記電極パッド群が、前記第1側壁に沿って前記第1側壁に近接して配置された複数の第1電極パッドと、前記第2側壁に沿って前記第2側壁に近接して配置された複数の第2電極パッドとを有し、
前記同電位の2以上の電極パッドが、前記第1電極パッドと前記第2電極パッドとを含むことを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体装置。 - 前記同電位の2以上の電極パッドが、隣接する前記第1電極パッドと前記第2電極パッドであることを特徴とする請求項6に記載の半導体装置。
- 前記開口部が、第1側壁と前記第1側壁に対向する第2側壁とを有し、
前記電極パッド群が、前記第1側壁に沿って前記第1側壁に近接して配置された複数の第1電極パッドと、前記第2側壁に沿って前記第2側壁に近接して配置された複数の第2電極パッドとを有し、
前記同電位の2以上の電極パッドが、隣接する2つの前記第1電極パッドまたは隣接する2つの前記第2電極パッドであることを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体装置。 - 前記開口部が、第1側壁と前記第1側壁に対向する第2側壁とを有し、
前記電極パッド群が、前記第1側壁に沿って前記第1側壁に近接して配置された複数の第1電極パッドと、前記第2側壁に沿って前記第2側壁に近接して配置された複数の第2電極パッドとを有し、
前記同電位の2以上の電極パッドが、1以上の前記第1電極パッドによって離間された2つの前記第1電極パッドまたは1以上の前記第2電極パッドによって離間された2つの前記第2電極パッドであることを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体装置。 - 前記接続部材の端部に配置された電極パッドと、それに隣接する配線の一端との距離が、前記接続部材の端部に配置された電極パッドと、前記接続部材によって接続された他の電極パッドとの間の距離よりも遠いことを特徴とする請求項1〜請求項9のいずれか一項に記載の半導体装置。
- 前記同電位が、電源またはグランドであることを特徴とする請求項1〜請求項10のいずれか一項に記載の半導体装置。
- 前記接続部材によって前記同電位の2以上の電極パッドが直列に接続されていることを特徴とする請求項1〜請求項11のいずれか一項に記載の半導体装置。
- 前記配線の一端が、前記基板の他面に露出されていることを特徴とする請求項1〜請求項12のいずれか一項に記載の半導体装置。
- 前記半導体チップの前記基板と反対側の面に、第2半導体チップが配置され、
前記第2半導体チップの前記半導体チップと反対側の面に、同電位の2以上の電極パッドを含む電極パッド群が設けられ、
前記第2半導体チップの前記同電位の2以上の電極パッドが、第2接続部材によって前記基板の一面に露出された1つの配線の一端と電気的に接続されていることを特徴とする請求項1〜請求項13のいずれか一項に記載の半導体装置。 - 一面から他面に貫通して設けられた開口部と、一端が露出された配線とを有する基板を形成する工程と、
前記基板の一面に、同電位の2以上の電極パッドを含む電極パッド群を有する半導体チップを搭載し、前記電極パッド群を前記開口部から露出するように配置する工程と、
接続部材によって、前記同電位の2以上の電極パッドを、前記基板に配置された1つの配線の一端と接続する接続工程とを備えることを特徴とする半導体装置の製造方法。 - 前記接続工程において、前記同電位の2以上の電極パッドのうち、前記配線との距離が最も遠い電極パッドが前記接続部材の端部に配置されるように接続することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記接続工程が、2つの電極パッド同士を第1ワイヤを介して電気的に接続する第1ボンディング工程と、前記2つの電極パッドから選ばれる1つの電極パッドと前記配線の一端とを第2ワイヤを介して電気的に接続する第2ボンディング工程とを含むことを特徴とする請求項15または請求項16に記載の半導体装置の製造方法。
- 前記接続工程が、前記第1ボンディング工程を行う前に、前記第2ワイヤと接続される電極パッド上にバンプを形成するバンプ形成工程を含むことを特徴とする請求項17に記載の半導体装置の製造方法。
- 前記接続工程を行った後に、前記第1ワイヤおよび前記第2ワイヤを、封止樹脂で封止する工程を含むことを特徴とする請求項17または請求項18に記載の半導体装置の製造方法。
- 前記第1ボンディング工程が、前記第2ボンディング工程において前記第2ワイヤが接続されない電極パッドに前記第1ワイヤをボンディング接続してから、前記第1ワイヤを前記第2ワイヤが接続される電極パッドにボンディング接続する工程とを含み、
前記第2ボンディング工程が、前記配線の一端に前記第2ワイヤをボンディング接続してから、前記第2ワイヤを前記電極パッドの前記第1ワイヤのボンディング接続された位置に重ねてボンディング接続する工程とを含むことを特徴とする請求項17〜請求項19のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170557A JP2012033613A (ja) | 2010-07-29 | 2010-07-29 | 半導体装置および半導体装置の製造方法 |
US13/192,065 US8487433B2 (en) | 2010-07-29 | 2011-07-27 | Semiconductor device |
US13/920,520 US8941237B2 (en) | 2010-07-29 | 2013-06-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170557A JP2012033613A (ja) | 2010-07-29 | 2010-07-29 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012033613A true JP2012033613A (ja) | 2012-02-16 |
Family
ID=45805848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010170557A Pending JP2012033613A (ja) | 2010-07-29 | 2010-07-29 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8487433B2 (ja) |
JP (1) | JP2012033613A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014032228A1 (en) * | 2012-08-28 | 2014-03-06 | Sandisk Semiconductor (Shanghai) Co., Ltd. | Bridge ball wire bonding |
JP2014217014A (ja) * | 2013-04-30 | 2014-11-17 | 株式会社東芝 | 無線装置 |
KR20160006330A (ko) * | 2014-07-08 | 2016-01-19 | 삼성전자주식회사 | 반도체 패키지 |
JP6602324B2 (ja) | 2017-01-17 | 2019-11-06 | 株式会社東芝 | 無線装置 |
JP6602326B2 (ja) | 2017-02-06 | 2019-11-06 | 株式会社東芝 | 無線装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3487524B2 (ja) * | 1994-12-20 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US6097098A (en) * | 1997-02-14 | 2000-08-01 | Micron Technology, Inc. | Die interconnections using intermediate connection elements secured to the die face |
US6169331B1 (en) * | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
US6218202B1 (en) * | 1998-10-06 | 2001-04-17 | Texas Instruments Incorporated | Semiconductor device testing and burn-in methodology |
US20030111716A1 (en) * | 2001-12-14 | 2003-06-19 | Kazuaki Ano | Wirebonded multichip module |
JP4577690B2 (ja) * | 2005-09-29 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置 |
JP2008198841A (ja) | 2007-02-14 | 2008-08-28 | Elpida Memory Inc | 半導体装置 |
-
2010
- 2010-07-29 JP JP2010170557A patent/JP2012033613A/ja active Pending
-
2011
- 2011-07-27 US US13/192,065 patent/US8487433B2/en not_active Expired - Fee Related
-
2013
- 2013-06-18 US US13/920,520 patent/US8941237B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8941237B2 (en) | 2015-01-27 |
US20120061826A1 (en) | 2012-03-15 |
US8487433B2 (en) | 2013-07-16 |
US20130277835A1 (en) | 2013-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431556B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
US7518250B2 (en) | Semiconductor device and a method for manufacturing of the same | |
US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
US7928551B2 (en) | Semiconductor device and method of manufacturing the same | |
US8710647B2 (en) | Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board | |
JP3765952B2 (ja) | 半導体装置 | |
KR101563911B1 (ko) | 반도체 패키지 | |
JP2011155203A (ja) | 半導体装置 | |
JP2010147070A (ja) | 半導体装置 | |
JP5358089B2 (ja) | 半導体装置 | |
US8941237B2 (en) | Semiconductor device | |
KR20150019156A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2009043793A (ja) | 半導体装置、およびその半導体装置の製造方法 | |
US8975760B2 (en) | Semiconductor device reducing risks of a wire short-circuit and a wire flow | |
WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
JP2012054496A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4140012B2 (ja) | チップ状電子部品、その製造方法及び実装構造 | |
JP2013157433A (ja) | 半導体装置 | |
CN115954329A (zh) | 扇出型封装结构及其制造方法 | |
CN117727705A (zh) | 电子装置和制造电子装置的方法 | |
JP2011233672A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009176763A (ja) | 半導体装置およびこれを有する半導体モジュール | |
JP2005353704A (ja) | 積層型半導体装置及びその製造方法 | |
JP2012043888A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2014119477A1 (ja) | 半導体装置及び半導体装置の製造方法 |