JP4577690B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4577690B2 JP4577690B2 JP2005283166A JP2005283166A JP4577690B2 JP 4577690 B2 JP4577690 B2 JP 4577690B2 JP 2005283166 A JP2005283166 A JP 2005283166A JP 2005283166 A JP2005283166 A JP 2005283166A JP 4577690 B2 JP4577690 B2 JP 4577690B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring
- pads
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Description
2 パッド
3 エラストマ開口部
4 TABテープ開口部
5 ボールランド
5−1、5−1C,5−1D、5−1E、5−1F 電源(VDD)ボールランド
5−2、5−2C,5−2D、5−2E、5−2F GND(VSS)ボールランド
6 配線
6−1、6−1C、6−1D、6−1E、6−1F 電源配線
6−2、6−2C、6−2D、6−2E、6−2F GND配線
7、7−1、7−2、7−3、7−4、7−5 架橋部
8、8−1,8−2,8−3,8−4 吊りパターン
11 メモリアレイブロック
Claims (8)
- 半導体チップの中央部にそれぞれ複数のパッドが配列されたパッド配列を上側パッド配列と下側パッド配列の2列備えた半導体装置において、前記パッド配列された部分が開口されたエラストマ開口部を有するエラストマにより前記半導体チップとパッケージ基板とを接着し、前記パッケージ基板は前記パッド配列された部分がそれぞれ開口されたTABテープ開口部により2分された上側及び下側配線領域を有し、前記上側及び下側配線領域のいずれかの配線領域に配置されたボールランドとその反対側の領域に配設されたパッドとを、前記TABテープ開口部に設けた架橋部に配設した配線により接続することを特徴とする半導体装置。
- 前記上側及び下側配線領域のいずれかの配線領域に配置されたボールランドとその反対側の領域に配設されたパッドとを接続する配線を最短になるように、前記架橋部を設けることを特徴とする請求項1に記載の半導体装置。
- 前記パッケージ基板の前記上側パッド配列と前記下側パッド配列との間の領域には、さらに吊りパターンTABリードを備えた吊りパターンが設けられ、前記上側パッド配列に配列されたパッドには前記上側配線領域のTABリードと前記吊りパターンTABリードとをダブルボンディングし、前記下側パッド配列に配列されたパッドには前記下側配線領域のTABリードと前記吊りパターンTABリードとをダブルボンディングすることを特徴とする請求項1に記載の半導体装置。
- 前記パッケージ基板の前記上側パッド配列と前記下側パッド配列との間の領域には、さらに吊りパターンTABリードを備えた吊りパターンが設けられ、前記吊りパターンは、前記架橋部上において前記上側配線領域及び前記下側配線領域の方向に延在し、かつ、前記パッケージ基板の配線と接続する連結パターンを有することを特徴とする請求項1に記載の半導体装置。
- 前記吊りパターンをGND(VSS)電位あるいは電源(VDD)電位とすることを特徴とする請求項3又は請求項4に記載の半導体装置。
- 前記上側及び下側配線領域のいずれかの配線領域に配置されたボールランドとその反対側の領域に配設されたパッドとを接続する配線は、前記ボールランドと同じ側の領域に配設されたパッドにも接続されることを特徴とする請求項1に記載の半導体装置。
- 複数のパッドが配列された上側パッド配列および下側パッド配列の2列のパッド配列を中央部に備えた半導体チップと、前記半導体チップに接着され、前記パッド配列された部分が開口されたTABテープ開口部により上側配線領域と下側配線領域とに2分されたパッケージ基板と、前記上側配線領域および前記下側配線領域の前記パッケージ基板に設けられたTABリードと、前記上側パッド配列と前記下側パッド配列との間の前記パッケージ基板に設けられた吊りパターンTABリードを備える吊りパターンと、を有し、
前記上側パッド配列に配列されたパッドは、前記上側配線領域のTABリードおよび前記吊りパターンTABリードにダブルボンディングされ、前記下側パッド配列に配列されたパッドは、前記下側配線領域のTABリードおよび前記吊りパターンTABリードにダブルボンディングされていることを特徴とする半導体装置。 - 前記吊りパターンをGND(VSS)電位あるいは電源(VDD)電位とすることを特徴とする請求項7に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283166A JP4577690B2 (ja) | 2005-09-29 | 2005-09-29 | 半導体装置 |
US11/528,688 US7847377B2 (en) | 2005-09-29 | 2006-09-28 | Semiconductor device including semiconductor chip with two pad rows |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283166A JP4577690B2 (ja) | 2005-09-29 | 2005-09-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007095977A JP2007095977A (ja) | 2007-04-12 |
JP4577690B2 true JP4577690B2 (ja) | 2010-11-10 |
Family
ID=37901127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005283166A Expired - Fee Related JP4577690B2 (ja) | 2005-09-29 | 2005-09-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7847377B2 (ja) |
JP (1) | JP4577690B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014576A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体チップ、半導体ウエハ、及び半導体チップの製造方法 |
JP2011066050A (ja) * | 2009-09-15 | 2011-03-31 | Elpida Memory Inc | 半導体装置 |
KR20110082643A (ko) * | 2010-01-12 | 2011-07-20 | 삼성전자주식회사 | 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지 |
JP2011155203A (ja) * | 2010-01-28 | 2011-08-11 | Elpida Memory Inc | 半導体装置 |
JP2012033613A (ja) * | 2010-07-29 | 2012-02-16 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
KR20140041975A (ko) * | 2012-09-25 | 2014-04-07 | 삼성전자주식회사 | 범프 구조체 및 이를 포함하는 전기적 연결 구조체 |
CN116072663B (zh) * | 2023-02-28 | 2024-02-02 | 海信家电集团股份有限公司 | 功率模块及具有其的电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283606A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | 半導体装置 |
JPH06177202A (ja) * | 1992-12-07 | 1994-06-24 | Mitsubishi Electric Corp | 半導体装置 |
JPH11163032A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Microelectronics Corp | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7198969B1 (en) * | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
JP2985479B2 (ja) | 1992-03-04 | 1999-11-29 | 株式会社日立製作所 | 半導体メモリおよび半導体メモリモジュール |
JPH05343634A (ja) | 1992-06-06 | 1993-12-24 | Hitachi Ltd | 半導体記憶装置 |
JP2757303B2 (ja) | 1996-03-21 | 1998-05-25 | 株式会社日立製作所 | 半導体記憶装置及び半導体装置 |
JPH11340438A (ja) | 1998-05-28 | 1999-12-10 | Hitachi Ltd | 半導体記憶装置 |
JP2000100814A (ja) * | 1998-09-18 | 2000-04-07 | Hitachi Ltd | 半導体装置 |
US7233064B2 (en) * | 2004-03-10 | 2007-06-19 | Micron Technology, Inc. | Semiconductor BGA package having a segmented voltage plane and method of making |
WO2005107345A2 (en) * | 2004-04-21 | 2005-11-10 | Tessera, Inc. | Microelectronic connection components having bondable wires |
-
2005
- 2005-09-29 JP JP2005283166A patent/JP4577690B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-28 US US11/528,688 patent/US7847377B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283606A (ja) * | 1992-04-03 | 1993-10-29 | Hitachi Ltd | 半導体装置 |
JPH06177202A (ja) * | 1992-12-07 | 1994-06-24 | Mitsubishi Electric Corp | 半導体装置 |
JPH11163032A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Microelectronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7847377B2 (en) | 2010-12-07 |
US20070075440A1 (en) | 2007-04-05 |
JP2007095977A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577690B2 (ja) | 半導体装置 | |
US8183688B2 (en) | Semiconductor device | |
US20040145042A1 (en) | Semiconductor device | |
JP4362784B2 (ja) | 半導体装置 | |
JP5372382B2 (ja) | 半導体装置 | |
JP2012114241A (ja) | 半導体チップおよび半導体装置 | |
US6724074B2 (en) | Stack semiconductor chip package and lead frame | |
JP2000315776A (ja) | 半導体装置 | |
JP2006266702A (ja) | マルチチップパッケージ又はシステムインパッケージ | |
US11594522B2 (en) | Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture | |
JP3996267B2 (ja) | 半導体記憶装置 | |
JP5363044B2 (ja) | 半導体集積回路装置 | |
JP5264135B2 (ja) | 半導体集積回路及びマルチチップモジュール | |
JP2012235048A (ja) | 半導体装置 | |
US20060081972A1 (en) | Fine pitch grid array type semiconductor device | |
JP2007095911A (ja) | 半導体装置 | |
JP4559738B2 (ja) | 非四角形メモリバンクを有するメモリチップアーキテクチャ、及びメモリバンク配置方法 | |
JP2985479B2 (ja) | 半導体メモリおよび半導体メモリモジュール | |
JP4921724B2 (ja) | 半導体装置におけるパッド部の配線構造 | |
JP3574918B2 (ja) | Tsopと互換性のあるcspピン配置方法及びそれによるピン配置構造 | |
JP4624660B2 (ja) | 半導体装置 | |
KR100610025B1 (ko) | 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치 | |
JP2011171480A (ja) | 半導体装置 | |
JP2008060215A (ja) | 半導体装置 | |
JPH0358544B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |