JP4624660B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4624660B2 JP4624660B2 JP2003350589A JP2003350589A JP4624660B2 JP 4624660 B2 JP4624660 B2 JP 4624660B2 JP 2003350589 A JP2003350589 A JP 2003350589A JP 2003350589 A JP2003350589 A JP 2003350589A JP 4624660 B2 JP4624660 B2 JP 4624660B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- buffers
- semiconductor
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
図1は、本発明の一実施の形態による半導体装置の半導体チップレイアウトの説明図、図2は、図1の半導体チップCHにおけるコーナ部近傍の拡大説明図、図3は、図1の半導体チップCHにおける電源配線の配線構造を示す断面図、図4は、本発明者の検討による半導体チップCHにおけるI/Oバッファとボンディングパッドとのレイアウト例を示した説明図、図5は、図1の半導体チップCHにおけるボンディング配線の一例を示す説明図、図6は、図1の半導体チップCHを用いて構成した半導体装置の一例を示す外形図である。
実施の形態1では、半導体装置形成領域9を樹脂封止して形成したTQFP形の半導体装置1を記述したが、本実施の形態では、正方形のP−TFBGAが形成されるプリント配線基板14に搭載した場合について述べる。
実施の形態1では、半導体チップCHの2つの短辺側には、n−2個のI/Oバッファを配置し、該半導体チップCHの長辺側にはn個のI/Oバッファを配置した構成としたが、本実施の形態3では、半導体チップCHの2つの短辺側にn−2個よりも少ない数のI/Oバッファを配置した場合について述べる。
前記実施の形態1〜3に記載した半導体チップは、シングルチップマイコンに適用した場合について述べたが、これを2つの半導体チップを積層するスタックド構造の半導体装置に用いるようにしてもよい。
2 不揮発性メモリ(不揮発性メモリモジュール)
3 電源回路
4 発振器
5 RAM
6 A/D・D/A変換器
7 論理部
8 I/Oバッファ
8a,8b I/Oバッファ
8a1,8a2 I/Oバッファ
9 半導体装置形成領域
9a ダイパッド
10 リード
11 ダイパッド吊りリード
12 ボンディングワイヤ
13 封止樹脂
14 プリント配線基板
14a ボンディング電極
15 ボンディングワイヤ
16 封止樹脂
17 はんだバンプ
18 プリント配線基板
18a ボンディング電極
19 ボンディングワイヤ
CH 半導体チップ
CHa 半導体チップ
BP ボンディングパッド(電極部)
BP1 ボンディングパッド
BPa,BPb ボンディングパッド(電極部、コーナ電極部)
BPa1,BPb2 ボンディングパッド(電極部、コーナ電極部)
DH 電源配線
H I/Oバッファとボンディングパッド間の距離
HSS 基準電位電源配線
HCC 電源電圧配線
HCL 降圧電源配線
SUB 半導体基板
SB 素子分離領域
ZM1〜ZM3 層間絶縁膜
M2,M3 メタル配線層
30 半導体チップ
31 I/Oバッファ
32 ボンディングパッド
33 電源配線
Claims (21)
- 長方形状の半導体チップを備え、
前記半導体チップは、
前記半導体チップの周辺部に配置され、且つ前記半導体チップの長辺に沿って配置された複数の第1電極部と、
前記半導体チップの周辺部に配置され、且つ前記半導体チップの短辺部に沿って配置された複数の第2電極部と、
前記複数の第1電極部より内側に配置され、且つ、前記半導体チップの長辺に沿って配置された複数の第1I/Oバッファと、
前記複数の第2電極部より内側に配置され、且つ、前記半導体チップの短辺に沿って配置された複数の第2I/Oバッファとを有し、
前記複数の第1電極部は、前記複数の第1I/Oバッファと電気的に接続しており、
前記複数の第2電極部のうちの1つは、前記複数の第1I/Oバッファのうちの1つと電気的に接続しており、
前記複数の第2電極部のうちの他の第2電極部は、前記複数の第2I/Oバッファと電気的に接続しており、
前記複数の第1電極部の数と、前記複数の第2電極部の数とが同じであることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記複数の第2電極部のうち、少なくとも1つの第2電極部は、前記半導体チップのコーナ部に配置されたコーナ電極部であることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記コーナ電極部は、平面形状がL字状の配線を介して任意の前記第1I/Oバッファに接続されていることを特徴とする半導体装置。 - 請求項2または3記載の半導体装置において、
前記コーナ電極部と前記コーナ電極部に隣接する前記第2電極部との距離は、他の前記複数の第2電極部間の距離よりも長いことを特徴とする半導体装置。 - 請求項1〜4のいずれか1項に記載の半導体装置において、
前記複数の第1および第2I/Oバッファの上方には、前記半導体チップの長辺および短辺に沿って、複数の電源配線が形成されていることを特徴とする半導体装置。 - 請求項1〜5のいずれか1項に記載の半導体装置において、
前記半導体チップの少なくとも50%の面積に、不揮発性メモリモジュールが配置されていることを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記不揮発性メモリモジュールは長方形状からなり、前記不揮発性メモリモジュールの長辺が、前記半導体チップの長辺に沿って配置されることを特徴とする半導体装置。 - 請求項1〜7のいずれか1項に記載の半導体装置において、
前記複数の第1I/Oバッファのうちの1つと電気的に接続されている前記第2電極部とそれに隣接する前記第2電極部との距離は、前記他の第2電極部間の距離よりも長いことを特徴とする半導体装置。 - 長辺および短辺を有する半導体チップと、
前記半導体チップの長辺に沿って配置された複数の第1リードフレームと、
前記半導体チップの短辺に沿って配置された複数の第2リードフレームとを有する半導体装置であって、
前記半導体チップは、
前記半導体チップの周辺部に配置され、且つ、前記半導体チップの長辺に沿って配置された複数の第1ボンディングパッドと、
前記半導体チップの周辺部に配置され、且つ、前記半導体チップの短辺に沿って配置された複数の第2ボンディングパッドと、
前記複数の第1ボンディングパッドより内側に配置され、且つ、前記半導体チップの長辺に沿って配置された複数の第1I/Oバッファと、
前記複数の第2ボンディングパッドより内側に配置され、且つ、前記半導体チップの短辺に沿って配置された複数の第2I/Oバッファとを有し、
前記複数の第1I/Oバッファの数は、前記複数の第2I/Oバッファの数よりも多く、
前記第1ボンディングパッドは、前記第1リードフレームと第1ボンディングワイヤによって接続されており、
前記第2ボンディングパッドは、前記第2リードフレームと第2ボンディングワイヤによって接続されており、
前記複数の第1ボンディングパッドは、前記複数の第1I/Oバッファと電気的に接続しており、
前記複数の第2ボンディングパッドのうちの1つは、前記複数の第1I/Oバッファのうちの1つと電気的に接続しており、
前記複数の第2ボンディングパッドのうちの他の第2ボンディングパッドは、前記複数の第2I/Oバッファと電気的に接続しており、
前記複数の第1ボンディングパッドの数は、前記複数の第2ボンディングパッドの数と等しいことを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記複数の第1および第2I/Oバッファは、ESD保護回路を有することを特徴とする半導体装置。 - 請求項9または10記載の半導体装置において、
前記半導体チップは、不揮発性メモリモジュールを有することを特徴とする半導体装置。 - 請求項11記載の半導体装置において、
前記不揮発性メモリモジュールはフラッシュメモリモジュールであることを特徴とする半導体装置。 - 請求項11または12記載の半導体装置において、
前記不揮発性メモリモジュールが配置される領域は、前記半導体チップの面積の50%以上であることを特徴とする半導体装置。 - 請求項9〜13のいずれか1項に記載の半導体装置において、
前記複数の第1I/Oバッファのうちの1つと電気的に接続されている前記第2ボンディングパッドは、前記複数の第2ボンディングパッドのうち、端に配置された第2ボンディングパッドであることを特徴とする半導体装置。 - 請求項14記載の半導体装置において、
前記複数の第1I/Oバッファのうちの1つと電気的に接続されている前記第2ボンディングパッドは、平面形状がL字状の配線を介して前記複数の第1I/Oバッファのうちの1つに接続されていることを特徴とする半導体装置。 - 請求項9〜15のいずれか1項に記載の半導体装置において、
前記複数の第1および第2I/Oバッファの上方には、前記半導体チップの長辺および短辺に沿って、複数の電源配線が形成されていることを特徴とする半導体装置。 - 請求項9〜16のいずれか1項に記載の半導体装置において、
前記複数の第1I/Oバッファのうちの1つと電気的に接続されている前記第2ボンディングパッドとそれに隣接する前記第2ボンディングパッドとの距離は、前記他の第2ボンディングパッド間の距離よりも長いことを特徴とする半導体装置。 - 請求項9〜17のいずれか1項に記載の半導体装置において、
前記第1リードフレームと前記第2リードフレームの間に、吊りリードが形成されていることを特徴とする半導体装置。 - 請求項18記載の半導体装置において、
前記半導体チップは、前記吊りリード上に搭載されていることを特徴とする半導体装置。 - 請求項9〜19のいずれか1項に記載の半導体装置において、
前記半導体装置は封止樹脂によって封止されており、
前記第1および第2リードフレームは前記封止樹脂から突出していることを特徴とする半導体装置。 - 請求項9〜20のいずれか1項に記載の半導体装置において、
前記半導体チップは長方形状であり、
前記半導体装置は正方形状であることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350589A JP4624660B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置 |
US10/956,140 US7170114B2 (en) | 2003-10-09 | 2004-10-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350589A JP4624660B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005116861A JP2005116861A (ja) | 2005-04-28 |
JP2005116861A5 JP2005116861A5 (ja) | 2006-11-16 |
JP4624660B2 true JP4624660B2 (ja) | 2011-02-02 |
Family
ID=34419759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350589A Expired - Fee Related JP4624660B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7170114B2 (ja) |
JP (1) | JP4624660B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693428B2 (ja) * | 2005-01-27 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP5782465B2 (ja) | 2011-01-28 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | コントローラ、および半導体システム |
TWI469251B (zh) * | 2012-08-22 | 2015-01-11 | Realtek Semiconductor Corp | 一種電子裝置 |
CN103633047B (zh) * | 2012-08-29 | 2016-12-21 | 瑞昱半导体股份有限公司 | 一种电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57190344A (en) * | 1981-05-19 | 1982-11-22 | Toshiba Corp | Master slice semiconductor integrated circuit device |
JPS61187249A (ja) * | 1985-02-14 | 1986-08-20 | Fujitsu Ltd | 半導体集積回路装置 |
JPH05190675A (ja) * | 1991-08-21 | 1993-07-30 | Nec Corp | 半導体集積回路 |
JPH0684895A (ja) * | 1992-09-01 | 1994-03-25 | Toshiba Corp | 半導体装置 |
JPH09148545A (ja) * | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235207A (en) * | 1990-07-20 | 1993-08-10 | Hitachi, Ltd. | Semiconductor device |
JP2855975B2 (ja) * | 1992-07-06 | 1999-02-10 | 富士通株式会社 | 半導体集積回路 |
JP3236583B2 (ja) * | 1999-06-24 | 2001-12-10 | ローム株式会社 | 半導体集積回路装置 |
JP3674838B2 (ja) | 2000-07-28 | 2005-07-27 | シャープ株式会社 | システムデバイスおよびその製造方法 |
-
2003
- 2003-10-09 JP JP2003350589A patent/JP4624660B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-04 US US10/956,140 patent/US7170114B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57190344A (en) * | 1981-05-19 | 1982-11-22 | Toshiba Corp | Master slice semiconductor integrated circuit device |
JPS61187249A (ja) * | 1985-02-14 | 1986-08-20 | Fujitsu Ltd | 半導体集積回路装置 |
JPH05190675A (ja) * | 1991-08-21 | 1993-07-30 | Nec Corp | 半導体集積回路 |
JPH0684895A (ja) * | 1992-09-01 | 1994-03-25 | Toshiba Corp | 半導体装置 |
JPH09148545A (ja) * | 1995-11-21 | 1997-06-06 | Seiko Epson Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050078540A1 (en) | 2005-04-14 |
JP2005116861A (ja) | 2005-04-28 |
US7170114B2 (en) | 2007-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4372022B2 (ja) | 半導体装置 | |
US7804176B2 (en) | Semiconductor device | |
JP2000315776A (ja) | 半導体装置 | |
JP2004071838A (ja) | 半導体装置 | |
JP2004128155A (ja) | 半導体パッケージ | |
JP2008311559A (ja) | 半導体パッケージ | |
JP2007053121A (ja) | 半導体装置、積層型半導体装置、及び配線基板 | |
JP2011129894A (ja) | 半導体装置 | |
US8283765B2 (en) | Semiconductor chip and stacked semiconductor package having the same | |
JP2007134426A (ja) | マルチチップモジュール | |
JP4538830B2 (ja) | 半導体装置 | |
JP5735339B2 (ja) | 半導体装置 | |
US8648453B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4624660B2 (ja) | 半導体装置 | |
JPH0541149U (ja) | 半導体パツケージ | |
TWI395273B (zh) | 多晶片堆疊結構及其製法 | |
TW201336054A (zh) | 半導體記憶卡 | |
JPH08340021A (ja) | 電子部品および電子部品モジュール | |
JP2943781B2 (ja) | 半導体メモリ | |
JP2009231383A (ja) | 半導体装置及び半導体装置接続手段 | |
JP5166903B2 (ja) | 半導体装置 | |
JP2007149809A (ja) | 半導体装置およびその製造方法 | |
JP2002237567A (ja) | 半導体装置 | |
JP2009004528A (ja) | 半導体装置 | |
JP3834052B2 (ja) | 実装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4624660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |