CN103633047B - 一种电子装置 - Google Patents

一种电子装置 Download PDF

Info

Publication number
CN103633047B
CN103633047B CN201210312980.XA CN201210312980A CN103633047B CN 103633047 B CN103633047 B CN 103633047B CN 201210312980 A CN201210312980 A CN 201210312980A CN 103633047 B CN103633047 B CN 103633047B
Authority
CN
China
Prior art keywords
pad
region
pad unit
electronic installation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210312980.XA
Other languages
English (en)
Other versions
CN103633047A (zh
Inventor
叶达勋
曹太和
颜承正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201210312980.XA priority Critical patent/CN103633047B/zh
Publication of CN103633047A publication Critical patent/CN103633047A/zh
Application granted granted Critical
Publication of CN103633047B publication Critical patent/CN103633047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种电子装置，包含核心电路与多个焊垫单元。核心电路包含有多个核心金属氧化物半导体元件，而多个焊垫单元则分别与该核心电路电连接，每个焊垫单元又包含至少一个焊垫金属氧化物半导体元件。每个核心金属氧化物半导体元件的核心栅极，与每个焊垫金属氧化物半导体元件的焊垫栅极，都具有相同的延伸的方向。

Description

一种电子装置
技术领域
本发明有关于一种电子装置。特别是，本发明关于一种具有核心电路(core circuit)与焊垫单元(pad unit)电连接的电子装置。在核心金属氧化物半导体元件(core MOS)中的核心栅极，与焊垫金属氧化物半导体元件(padMOS)中的焊垫栅极，都具有相同或是彼此平行的延伸方向。
背景技术
一般以半导体工艺来制造具有集成电路(integrated circuit)的芯片。此多个芯片会设计具有输出/输入(I/O)用的焊垫单元，以接收输入信号及传送输出信号等连接功能，也可用以控制或是驱动信号，亦即芯片通过焊垫与其他电路沟通。
此外，集成电路(IC)芯片在制造过程及系统应用时，都可能会遭受到静电放电(ESD)的情况，静电放电信号可能会由芯片的焊垫传送到芯片中，而损坏芯片的内部电路。因此，芯片的焊垫电路也需防止静电放电的情况。
然而，在进入了40纳米(nm)以下的先进工艺后，元件的不匹配(devicedismatch)的问题，使得集成电路的核心电路以及焊垫单元的元件的元件特性遭遇许多的挑战。
发明内容
因此，本发明的目的之一在于提出一种电子装置(如集成电路)，其将核心电路以及焊垫单元的金属氧化物半导体(MOS)元件摆放同一方向，以克服现有技术元件不匹配的问题；并进一步提出多种焊垫单元的不同摆放方式，其可最佳化面积使用率，并增加与核心电路或焊线(bonding wire)连接的方便性与多样性。
本发明首先提出一种电子装置，包含核心电路与多个焊垫单元。核心电路包含有多个核心金属氧化物半导体元件，而多个焊垫单元则分别与核心电路电连接，每个焊垫单元又包含有至少一个焊垫金属氧化物半导体元件。每个核心金属氧化物半导体元件的核心栅极与每个焊垫金属氧化物半导体元件的焊垫栅极，都具有相同的延伸的方向。
本发明其次提出另一种电子装置，包含核心电路与多个焊垫单元。核心电路包含有多个核心金属氧化物半导体元件，而多个焊垫单元则分别与核心电路电连接，每个焊垫单元又包含有至少一个焊垫金属氧化物半导体元件。每个核心金属氧化物半导体元件的核心栅极与每个焊垫金属氧化物半导体元件的焊垫栅极，都具有彼此平行的延伸的方向。
附图说明
图1绘示本发明电子装置的焊垫单元群中，单排的焊垫单元排列在核心电路四个侧边附近的实施方式；
图2绘示核心栅极与焊垫栅极都具有相同的延伸方向；
图3绘示核心栅极与焊垫栅极都具有彼此平行的延伸方向；
图4至图7绘示本发明电子装置的焊垫单元群的多种排布的实施方式。
其中，附图标记说明如下：
100 电子装置；
101 芯片；
110 核心电路；
111/112/113 核心金属氧化物半导体元件；
114 核心栅极；
120 焊垫单元；
121 N型金属氧化物半导体区域；
122 焊垫区域；
123 P型金属氧化物半导体区域；
124 焊垫金属氧化物半导体元件；
125 焊垫栅极；
126 焊垫单元群；
210/211/212/220/230/240/250/260/270/280 排列方式。
具体实施方式
根据本发明实施例的电子装置，其所有金氧半导体的栅极，无论是来自核心电路或是焊垫单元，都具有相同或是彼此平行的延伸方向。另外，焊垫单元还可以多种不同的方式，排列在核心电路的四个侧边区域。
图1至图7绘示本发明电子装置的多种实施例。图1绘示本发明电子装置的焊垫单元群(pad unit group)中，单排的焊垫单元排列在核心电路四个侧边附近的实施方式。请参阅图1，本发明电子装置100位于芯片101上，至少包含有核心电路110与多个焊垫单元120。核心电路110是芯片101执行主要功能的区域，在核心电路110中会包含有多个核心金属氧化物半导体元件，例如核心金属氧化物半导体元件111/112/113。
另一方面，多个焊垫单元120则位于核心电路110的周边区域，负责控制、驱动和电连接芯片，或是防止静电放电伤害核心电路110。多个焊垫单元120分别与核心电路电连接。例如，焊垫单元120中包含N型金属氧化物半导体区域121、焊垫区域122与P型金属氧化物半导体区域123。在一实施例中，焊垫区域122为具焊垫下电路(circuit under pad,CUP)的焊垫，因此其下可具有金氧半导体。因而焊垫金属氧化物半导体元件124则可能位于N型金属氧化物半导体区域121、焊垫区域122与P型金属氧化物半导体区域123其中的至少一者中。较佳者，N型金属氧化物半导体区域121、焊垫区域122与P型金属氧化物半导体区域123中均有焊垫金属氧化物半导体元件124。
一方面，每个核心金属氧化物半导体元件111/112/113中都会有核心栅极114。另一方面，由于焊垫单元120中包含N型金属氧化物半导体区域121、焊垫区域122与P型金属氧化物半导体区域123，而N型金属氧化物半导体区域121、焊垫区域122与P型金属氧化物半导体区域123中都可能有焊垫金属氧化物半导体元件124，所以焊垫单元120中一定会有焊垫栅极125。请参考图2，所有的核心栅极114与焊垫栅极125均具有相同的延伸方向。或请参考图3，所有的核心栅极114与焊垫栅极125均具有彼此平行的延伸方向。于图2及图3中，所有的核心栅极114与焊垫栅极125均于相同方向延伸，或非均相同方向但相互平行，而其对应的源极与漏极则在其两侧(于平行方向)。
在本发明的一个实施方式中，如图1所绘示，多个焊垫单元120可以分成多个焊垫单元群126，而每个焊垫单元群126即沿着与核心电路110相邻的侧边区域的其中一者排列。在本发明的另一个实施方式中，如图4或图5所绘示，多个焊垫单元120亦可以分成多个焊垫单元群126，沿着核心电路110的相邻侧边排列，而且位于核心电路110的四个侧边其中的一个侧边的焊垫单元群126的多个焊垫单元120，可以是单排的焊垫单元120(如图1所绘示)，或是具有至少两排的焊垫单元120(如图4、图5、图6或图7所绘示)。换言之，在多个焊垫单元群126中，可以有一个焊垫单元群126具有至少两排的焊垫单元120。
本发明焊垫单元群126中的焊垫单元120，可以依据不同的需要，多样化的安排在核心电路110的四个侧边附近。以下将提出多种焊垫单元群126与焊垫单元120安排在核心电路110的四个侧边附近的可能排列方式。
首先，在本发明的一种实施例中，如图1或图4所绘示，某个焊垫单元群126中所有焊垫单元120的焊垫区域122都夹置于N型金属氧化物半导体区域121与P型金属氧化物半导体区域之间123(排列方式210)。或是，焊垫单元120中的N型金属氧化物半导体区域121夹置于焊垫区域122与P型金属氧化物半导体区域之间123(排列方式211)。也可以是，焊垫单元120中的P型金属氧化物半导体区域123夹置于N型金属氧化物半导体区域121与焊垫区域之间122(排列方式212)。
其次，在本发明的另一个实施例中，如图1或图6所绘示，焊垫单元120中的焊垫区域122夹置于相邻焊垫单元120中的焊垫区域122之间(排列方式220)。在本发明的又一个实施例中，如图1或图4所绘示，相邻焊垫单元120中的焊垫区域122呈交错排列(排列方式230)。
还有，在本发明的一个实施例中，如图5或图7所绘示，在相邻两排中的焊垫单元120彼此呈交错排列(排列方式240)。
或是，在本发明的另一个实施例中，如图4、图5、图6或图7所绘示，同一排焊垫单元中的焊垫区域呈交错排列(排列方式250)。在本发明的又一个实施例中，如图1或图5所绘示，同一排焊垫单元120中的焊垫区域122具有相同的排序(order)(排列方式260)，例如均位于第一个位置、第二个位置或第三个位置。另外，在本发明的再一个实施例中，图1、图6或图7所绘示，同一排焊垫单元具有相同的排序(排列方式270)。
还有，在本发明的一个实施例中，如图6或图7所绘示，焊垫单元群126中还可以具有三排或以上的焊垫单元120。以简化图示之故，图6或图7仅仅绘示三排作为范例。如果焊垫单元群126中还可以具有三排或以上的焊垫单元120时，焊垫单元120中的焊垫区域122有可能会夹置于相邻焊垫中的焊垫区域之间(排列方式280)。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (26)

1.一种电子装置，包含：
一核心电路，其包含多个核心金属氧化物半导体元件；以及
多个焊垫单元，分别与该核心电路电连接，而且每个焊垫单元包含至少一个焊垫金属氧化物半导体元件；
其中，每个核心金属氧化物半导体元件的一核心栅极，与每个焊垫金属氧化物半导体元件的一焊垫栅极，都具有相同的延伸的方向；
其中所述焊垫单元包括一N型金属氧化物半导体区域、一焊垫区域和一P型金属氧化物半导体区域，该焊垫金属氧化物半导体元件位于该焊垫单元的该N型金属氧化物半导体区域、该焊垫区域与该P型金属氧化物半导体区域的至少一者中。
2.如权利要求1的电子装置，其中每个该焊垫单元中的该焊垫区域都夹置于该N型金属氧化物半导体区域与该P型金属氧化物半导体区域之间。
3.如权利要求1的电子装置，其中相邻的该焊垫单元中的该焊垫区域呈交错排列。
4.如权利要求1的电子装置，其中该焊垫单元中的该焊垫区域夹置于相邻该焊垫单元中的该焊垫区域之间。
5.如权利要求1的电子装置，其中位于该核心电路的四侧边其中一侧边的多个焊垫单元具有至少两排的焊垫单元。
6.如权利要求5的电子装置，其中在相邻两排中的该多个焊垫单元彼此呈交错排列。
7.如权利要求1的电子装置，其中该焊垫单元中的该N型金属氧化物半导体区域夹置于该焊垫区域与该P型金属氧化物半导体区域之间。
8.如权利要求1的电子装置，其中该焊垫单元中的该P型金属氧化物半导体区域夹置于该N型金属氧化物半导体区域与该焊垫区域之间。
9.如权利要求1的电子装置，其中该焊垫单元中的该焊垫区域夹置于相邻的该焊垫单元中的该焊垫区域之间。
10.如权利要求5的电子装置，其中同一排的该焊垫单元中的该焊垫区域呈交错排列。
11.如权利要求5的电子装置，其中同一排的该焊垫单元中的该焊垫区域具有相同的排序。
12.如权利要求5的电子装置，其中同一排的该焊垫单元中的该N型金属氧化物半导体区域、该焊垫区域与该P型金属氧化物半导体区域具有相同的排序。
13.如权利要求1的电子装置，其中位于该核心电路的四侧边其中一侧边的多个焊垫单元具有至少三排的焊垫单元，该焊垫单元中的该焊垫区域夹置于相邻的该焊垫单元中的该焊垫区域之间。
14.一种电子装置，包含：
一核心电路，其包含多个核心金属氧化物半导体元件；以及
多个焊垫单元，分别与该核心电路电连接，而且每个焊垫单元包含至少一个焊垫金属氧化物半导体元件；
其中，每个核心金属氧化物半导体元件的一核心栅极，与每个焊垫金属氧化物半导体元件的一焊垫栅极，都具有彼此平行的延伸的方向；
其中所述焊垫单元包括一N型金属氧化物半导体区域、一焊垫区域与一P型金属氧化物半导体区域，该焊垫金属氧化物半导体元件位于该焊垫单元的该N型金属氧化物半导体区域、该焊垫区域与该P型金属氧化物半导体区域的至少一者中。
15.如权利要求14的电子装置，其中位于该核心电路的四侧边其中一侧边的多个焊垫单元具有至少两排的焊垫单元。
16.如权利要求15的电子装置，其中在相邻两排中的该多个焊垫单元彼此呈交错排列。
17.如权利要求15的电子装置，其中同一排的该多个焊垫单元中的该多个焊垫区域呈交错排列。
18.如权利要求14的电子装置，其中每个该焊垫单元中的该焊垫区域都夹置于该N型金属氧化物半导体区域与该P型金属氧化物半导体区域之间。
19.如权利要求14的电子装置，其中相邻的该焊垫单元中的该焊垫区域呈交错排列。
20.如权利要求14的电子装置，其中该焊垫单元中的该焊垫区域夹置于相邻该焊垫单元中的该焊垫区域之间。
21.如权利要求14的电子装置，其中该焊垫单元中的该N型金属氧化物半导体区域夹置于该焊垫区域与该P型金属氧化物半导体区域之间。
22.如权利要求14的电子装置，其中该焊垫单元中的该P型金属氧化物半导体区域夹置于该N型金属氧化物半导体区域与该焊垫区域之间。
23.如权利要求14的电子装置，其中该焊垫单元中的该焊垫区域夹置于相邻的该焊垫单元中的该焊垫区域之间。
24.如权利要求15的电子装置，其中同一排的该焊垫单元中的该焊垫区域具有相同的排序。
25.如权利要求15的电子装置，其中同一排的该焊垫单元中的该N型金属氧化物半导体区域、该焊垫区域与该P型金属氧化物半导体区域具有相同的排序。
26.如权利要求14的电子装置，其中位于该核心电路的四侧边其中一侧边的多个焊垫单元具有至少三排的焊垫单元，该焊垫单元中的该焊垫区域夹置于相邻的该焊垫单元中的该焊垫区域之间。
CN201210312980.XA 2012-08-29 2012-08-29 一种电子装置 Active CN103633047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210312980.XA CN103633047B (zh) 2012-08-29 2012-08-29 一种电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210312980.XA CN103633047B (zh) 2012-08-29 2012-08-29 一种电子装置

Publications (2)

Publication Number Publication Date
CN103633047A CN103633047A (zh) 2014-03-12
CN103633047B true CN103633047B (zh) 2016-12-21

Family

ID=50213916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210312980.XA Active CN103633047B (zh) 2012-08-29 2012-08-29 一种电子装置

Country Status (1)

Country Link
CN (1) CN103633047B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794030B2 (ja) * 2000-07-10 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP4624660B2 (ja) * 2003-10-09 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置
US9646958B2 (en) * 2010-03-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including dummy structures and methods of forming the same

Also Published As

Publication number Publication date
CN103633047A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN100592533C (zh) 横向扩散金属氧化物晶体管
US11189611B2 (en) Electrostatic discharge protection semiconductor device
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
CN103579224B (zh) Esd保护
KR101043737B1 (ko) 정전기 방전 보호 소자
CN108630681A (zh) 半导体集成电路装置
CN104269440A (zh) 堆栈式n型晶体管以及静电保护电路
CN100530652C (zh) 一种用于静电放电保护的可控硅
CN103633047B (zh) 一种电子装置
CN101236967B (zh) 一种反相器内嵌的可控硅
CN104143549B (zh) 一种静电释放保护电路版图及集成电路
US8717724B2 (en) Diode for electrostatic protection
CN105009264A (zh) 半导体装置
CN104106136A (zh) 在功率半导体中用于电流传感器的半导体布置
CN104937701B (zh) 半导体装置
CN201213133Y (zh) 一种更均匀导通的电容耦合静电放电防护器件
JP5855458B2 (ja) 集積回路においてｉ／ｏクラスタを形成するための方法及び装置
TWI469251B (zh) 一種電子裝置
CN102122657A (zh) 集成电路的esd保护结构
CN103904077A (zh) Esd保护结构、集成电路和半导体器件
CN202142533U (zh) Esd保护结构
CN210296371U (zh) 半导体结构及其esd器件
KR100942956B1 (ko) 에스씨알 회로를 이용한 정전기 방전 장치
CN201994298U (zh) 集成电路的esd保护结构
CN105448894B (zh) 先进工艺中的静电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant