CN100592533C - 横向扩散金属氧化物晶体管 - Google Patents

横向扩散金属氧化物晶体管 Download PDF

Info

Publication number
CN100592533C
CN100592533C CN200710164003A CN200710164003A CN100592533C CN 100592533 C CN100592533 C CN 100592533C CN 200710164003 A CN200710164003 A CN 200710164003A CN 200710164003 A CN200710164003 A CN 200710164003A CN 100592533 C CN100592533 C CN 100592533C
Authority
CN
China
Prior art keywords
type
highly doped
region
oxide semiconductor
diffused metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710164003A
Other languages
English (en)
Other versions
CN101414630A (zh
Inventor
张智毅
孙兴华
龙赞伦
邱振铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EUREKA MICROELECTRONICS Inc
Original Assignee
EUREKA MICROELECTRONICS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUREKA MICROELECTRONICS Inc filed Critical EUREKA MICROELECTRONICS Inc
Priority to CN200710164003A priority Critical patent/CN100592533C/zh
Priority to US12/133,388 priority patent/US7915674B2/en
Publication of CN101414630A publication Critical patent/CN101414630A/zh
Application granted granted Critical
Publication of CN100592533C publication Critical patent/CN100592533C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

本发明涉及一种横向扩散金属氧化物晶体管，其包括一第一类型衬底，一栅氧化物，一晶栅，一第二类型轻掺杂区域以作为阱区，一第一类型高掺杂区域以作为基区，一第二类型高掺杂源极区域，一第二类型高掺杂漏极区域，以及一第一类型高掺杂衬底电极区域，该第二类型高掺杂源极区域与该第二类型高掺杂漏极区域分别形成在该晶栅的两侧，该横向扩散金属氧化物晶体管进一步包括设置在该第二类型高掺杂源极区域之下的一第一掺杂区域，该第一掺杂区域为第一类型掺杂区域，且该第一掺杂区域与该第一类型高掺杂衬底电极区域相隔。

Description

横向扩散金属氧化物晶体管
技术领域
本发明涉及一种金属氧化物晶体管(Metal Oxide Semiconductor，MOS)，尤其涉及一种横向扩散金属氧化物晶体管(Lateral DiffusedMOS，LDMOS)。
背景技术
随着科技的发展，电子产品的种类越来越多，电子产品中的集成电路的集成程度也越来越高。而高压电子元件，如横向扩散金属氧化物晶体管的应用也越来越广，其可应用在电源，电源管理器，通讯，汽车及工业控制等等。普通的横向扩散金属氧化物晶体管可参阅IEEE的“Proceedings of 2004 International Symposium on PowerSemiconductor Devices&ICs，Kitakyushu”上发表的论文“Field-plateEffects on the Breakdown Voltage of an Integrated High-voltageLDMOS Transistor”。
目前，静电释放(E1ectrostatic Discharge，ESD)现象对集成电路的可靠性构成了极大的威胁。一般的消费性电子产品要求在人体放电模式(Human-Body Model，HBM)下能承受的静电释放电压大于2KV，在机械放电模式(Machine Model)下能承受的静电释放电压大于200V。而普通的横向扩散金属氧化物晶体管无法承受如此大的静电释放电压，其很容易被人体或机械所带有的静电烧毁。
发明内容
下面将以实施例说明一种横向扩散金属氧化物晶体管，该横向扩散金属氧化物晶体管具有良好的抗静电能力。
一种横向扩散金属氧化物晶体管，其包括一第一类型衬底，一设置在该第一类型衬底上的栅氧化物，一设置在该栅氧化物上的晶栅，一对该第一类型衬底进行部分掺杂从而形成的第二类型轻掺杂区域以作为阱区，一对该第二类型轻掺杂区域进行部分掺杂从而形成的第一类型高掺杂区域以作为基区，一对该第一类型高掺杂区域进行部分掺杂从而形成的第二类型高掺杂源极区域，一对该第二类型轻掺杂区域进行部分掺杂从而形成的第二类型高掺杂漏极区域，以及一对该第一类型高掺杂区域进行部分掺杂从而形成的第一类型高掺杂衬底电极区域，该第二类型高掺杂源极区域与该第二类型高掺杂漏极区域分别形成在该晶栅的两侧，该第一类型高掺杂衬底电极区域靠近该第二类型高掺杂源极区域形成，且该第一类型高掺杂区域及该第二类型轻掺杂区域分别具有一部分直接位于该晶栅之下以隔开该第二类型高掺杂源极区域与该第二类型高掺杂漏极区域，该横向扩散金属氧化物晶体管进一步包括设置在该第二类型高掺杂源极区域之下的一第一掺杂区域，该第一掺杂区域为第一类型掺杂区域，且该第一掺杂区域与该第一类型高掺杂衬底电极区域相隔。
相对于现有技术，所述横向扩散金属氧化物晶体管利用设置在第一类型高掺杂区域与第二类型高掺杂源极区域间的第一掺杂区域可以调整该横向扩散金属氧化物晶体管在静态放电模式下的电流电压特征，使其获得良好的电流电压特性，增强了该横向扩散金属氧化物晶体管的抗静电能力。
附图说明
图1是本发明第一实施例所提供的一种横向扩散金属氧化物晶体管的剖示图。
图2是本发明第二实施例所提供的一种横向扩散金属氧化物晶体管的剖示图。
图3是本发明第三实施例所提供的一种横向扩散金属氧化物晶体管的剖示图。
图4是本发明第四实施例所提供的一种横向扩散金属氧化物晶体管的剖示图。
图5是本发明第五实施例所提供的一种横向扩散金属氧化物晶体管的剖示图。
具体实施方式
下面结合附图将对本发明实施例作进一步的详细说明。
请参阅图1，本发明第一实施例提供的一种横向扩散金属氧化物晶体管100，其包括一p型衬底110，一设置在该p型衬底110上的栅氧化物121，一设置在该栅氧化物121上的晶栅120，一对该p型衬底110进行部分掺杂从而形成的n-型轻掺杂区域130，一对该n-型轻掺杂区域130进行部分掺杂从而形成的p+型高掺杂区域140，一对该p+型高掺杂区域140进行部分掺杂从而形成的n+型高掺杂源极区域150，一对该n-型轻掺杂区域130进行部分掺杂从而形成的n+型高掺杂漏极区域160，以及一对该p+型高掺杂区域140进行部分掺杂从而形成的p+型高掺杂衬底电极区域170。该p+型高掺杂衬底电极区域170的掺杂浓度高于该p+型高掺杂区域140，且该p+型高掺杂衬底电极区域170邻近该n+型高掺杂源极区域150形成。该n+型高掺杂源极区域150与该n+型高掺杂漏极区域160分别形成在该晶栅120的两侧，且该n+型高掺杂源极区域150正对于该n+型高掺杂漏极区域160，两者位于同一层。该p+型高掺杂区域140及该n-型轻掺杂区域130分别具有一部分直接位于该晶栅120之下以隔开该n+型高掺杂源极区域150与该n+型高掺杂漏极区域160。
该n-型轻掺杂区域130作为n型阱(n-well)，该p+型高掺杂区域140作为p型基区(p-Body)。
该晶栅120与一栅电极(图未示)欧姆接触，通过该栅电极为该晶栅120提供一栅极电压；该n+型高掺杂源极区域150与一源电极(图未示)欧姆接触，通过该源电极为该n+型高掺杂源极区域150提供一源极电压；该n+型高掺杂漏极区域160与一漏电极(图未示)欧姆接触，通过该漏电极为该n+型高掺杂漏极区域160提供一漏极电压；该p+型高掺杂衬底电极区域170与一衬底电极(bulk electrode)(图未示)欧姆接触，通过该衬底电极为该p+型高掺杂衬底电极区域170提供一衬底电压。
该p+型高掺杂衬底电极区域170可紧靠该n+型高掺杂源极区域150，即该p+型高掺杂衬底电极区域170与n+型高掺杂源极区域150之间无任何空隙，两者相连接，此时，施加在该p+型高掺杂衬底电极区域170上的衬底电压与施加在该n+型高掺杂源极区域150上的源极电压一致。该p+型高掺杂衬底电极区域170与n+型高掺杂源极区域150之间也可以存在一定的间隔，此时，施加在该p+型高掺杂衬底电极区域170上的衬底电压可以与施加在该n+型高掺杂源极区域150上的源极电压不一致，优选的，该p+型高掺杂衬底电极区域170与该n+型高掺杂源极区域150之间具有一场氧化绝缘区域(图未示)以隔离该p+型高掺杂衬底电极区域170与该n+型高掺杂源极区域150。
该横向扩散金属氧化物晶体管100进一步包括一对该n-型轻掺杂区域130进行部分掺杂从而形成的n型掺杂区域180，该n型掺杂区域180围绕该n+型高掺杂漏极区域160。优选的，该n型掺杂区域180的掺杂浓度大于该n-型轻掺杂区域130的掺杂浓度且小于该n+型高掺杂漏极区域160的掺杂浓度。
该横向扩散金属氧化物晶体管100还进一步包括一第一p型掺杂区域191，该第一p型掺杂区域191形成在该n+型高掺杂源极区域150之下，且该第一p型掺杂区域191与该p+型高掺杂衬底电极区域170相隔。该第一p型掺杂区域191的掺杂浓度高于该p+型高掺杂区域140。
该n+型高掺杂源极区域150与该n+型高掺杂漏极区域160位于同一层，其可仅利用一参考图层(layout layer)同时制成，因此极大的节约了制造成本及制造步骤。
当该横向扩散金属氧化物晶体管100正常工作时，在该晶栅120上施加的电压会促使位于该晶栅120下的该p+型高掺杂区域140的部分进行翻转，从而形成一个从该n+型高掺杂源极区域150至该n-型轻掺杂区域130间的沟道，通过施加在该n+型高掺杂源极区域150及该n+型高掺杂漏极区域160之间的电压的作用下，该n+型高掺杂源极区域150中的电子通过形成的沟道到达该n-型轻掺杂区域130，再通过漂移，依次通过该n-型轻掺杂区域130及该n型掺杂区域180而到达该n+型高掺杂漏极区域160。
当该横向扩散金属氧化物晶体管100处于静态放电时，如人的手指触碰至该横向扩散金属氧化物晶体管100的漏电极时，此时人体上的高静态电压施加于漏电极上，而源电极，衬底电极及栅电极均相当于接地，即该n+型高掺杂漏极区域160上施加了高静态电压，而晶栅120，n+型高掺杂源极区域150及p+型高掺杂衬底电极区域170接地。此时，该n-型轻掺杂区域130与该p+型高掺杂区域140间的PN结击穿，对该高静态电压进行放电。其中，在垂直方向上，该n-型轻掺杂区域130，该p+型高掺杂区域140，该p型区域191及该n+型高掺杂源极区域150所组成的一个垂直方向上的NPN三极管导通对该高静态电压进行快速放电；同时，在水平方向上，该n-型轻掺杂区域130，该p+型高掺杂区域140及该n+型高掺杂源极区域150所组成的一个水平方向上的NPN三极管导通对该高静态电压进行快速放电。由于该p型掺杂区域191设置于该n+型高掺杂源极区域150之下，且该p型掺杂区域191的掺杂浓度高于该p+型高掺杂区域140的掺杂浓度，因此，该p型掺杂区域191可以极大地影响该横向扩散金属氧化物晶体管100的在静态放电时的电流电压(I--V)特性，即该横向扩散金属氧化物晶体管100的击穿电压(breakdown voltage)，骤回电流(snapback voltage)，保持电流(holding current)及第二击穿电流(second breakdown current)之间的特性。通过调节该p型掺杂区域191的掺杂浓度及其位置可以调整该横向扩散金属氧化物晶体管100在静态放电时的电流电压特性，使其获得满意的电流电压特性，从而提高该横向扩散金属氧化物晶体管100的抗静电能力。
该横向扩散金属氧化物晶体管100进一步包括一靠近该n+型高掺杂漏极区域160设置的第一场氧化层111，该第一场氧化层111将该n+型高掺杂漏极区域160与另一横向扩散金属氧化物晶体管的p+型高掺杂衬底电极区域及n+型高掺杂源极区域相隔开。
该横向扩散金属氧化物晶体管100还进一步包括一靠近该p+型高掺杂衬底电极区域170及该n+型高掺杂源极区域150设置的第二场氧化层112，该第二场氧化层112将该p+型高掺杂衬底电极区域170及该n+型高掺杂源极区域15与另一横向扩散金属氧化物晶体管的n+型高掺杂漏极区域相隔开。
请参阅图2，是本发明第二实施例提供的一种横向扩散金属氧化物晶体管200。该横向扩散金属氧化物晶体管200与第一实施例所提供的横向扩散金属氧化物晶体管100相似，其不同在于，该横向扩散金属氧化物晶体管200还进一步包括一与该第一p型掺杂区域291相邻的第二p型掺杂区域292。该第二p型掺杂区域292形成于该p+型高掺杂衬底电极区域270之下。该第一p型掺杂区域291与该第二p型掺杂区域292之间具有一定的间隙。且该第二p型掺杂区域292的横向长度小于该p+型高掺杂衬底电极区域270的横向长度从而使该p+型高掺杂衬底电极区域270可以与该p+型高掺杂区域240相互连接。
该第二p型掺杂区域292的掺杂浓度高于该p+型高掺杂区域240。优选的，该第二p型掺杂区域292的掺杂浓度在该p+型高掺杂区域240与该p+型高掺杂衬底电极区域270的掺杂浓度之间。
该第一p型掺杂区域291与该第二p型掺杂区域292位于同一层，其可仅利用一参考图层(layout layer)同时制成，因此极大的节约了制造成本及制造步骤。
请参阅图3，是本发明第三实施例提供的一种横向扩散金属氧化物晶体管300。该横向扩散金属氧化物晶体管300与第二实施例所提供的横向扩散金属氧化物晶体管200相似，其不同在于，该第二p型掺杂区域392的横向长度大于该p+型高掺杂衬底电极区域370的横向长度，从而使该p+型高掺杂衬底电极区域370与该p+型高掺杂区域340相互隔离。
请参阅图4，是本发明第四实施例提供的一种横向扩散金属氧化物晶体管400。该横向扩散金属氧化物晶体管400与第二实施例所提供的横向扩散金属氧化物晶体管200相似，其不同在于，该第一p型掺杂区域491向该n+型高掺杂漏极区域460延伸以覆盖该n+型高掺杂源极区域450的靠近该n+型高掺杂漏极区域460的边缘部分。
请参阅图5，是本发明第五实施例提供的一种横向扩散金属氧化物晶体管500。该横向扩散金属氧化物晶体管500与第二实施例所提供的横向扩散金属氧化物晶体管200相似，其不同在于，该横向扩散金属氧化物晶体管500进一步包括一设置在该晶栅520与该n+型高掺杂漏极区域560之间的第三场氧化层513，该第三场氧化层513可以减少穿过该栅氧化层521间的垂直电场强度。当然，该第三场氧化层513也可以设置在图1、图3及图4所示的第一实施例、第三实施例及第四实施例所提供的横向扩散金属氧化物晶体管100、300及400的相同位置处。
当然，本发明所介绍的横向扩散金属氧化物晶体管也可以采用n型半导体材料作为衬底，其它的半导体结构将其类型转换一下即可，即p型的半导体结构改为n型的半导体结构，而n型的半导体结构改为p型的半导体结构。
另外，本领域技术人员还可在本发明精神内做其它变化，只要其不偏离本发明的技术效果均可。这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (18)

1.一种横向扩散金属氧化物晶体管，其包括一第一类型衬底，一设置在该第一类型衬底上的栅氧化物，一设置在该栅氧化物上的晶栅，一对该第一类型衬底进行部分掺杂从而形成的第二类型轻掺杂区域以作为阱区，一对该第二类型轻掺杂区域进行部分掺杂从而形成的第一类型高掺杂区域以作为基区，一对该第一类型高掺杂区域进行部分掺杂从而形成的第二类型高掺杂源极区域，一对该第二类型轻掺杂区域进行部分掺杂从而形成的第二类型高掺杂漏极区域，以及一对该第一类型高掺杂区域进行部分掺杂从而形成的第一类型高掺杂衬底电极区域，该第二类型高掺杂源极区域与该第二类型高掺杂漏极区域分别形成在该晶栅的两侧，该第一类型高掺杂衬底电极区域靠近该第二类型高掺杂源极区域形成，且该第一类型高掺杂区域及该第二类型轻掺杂区域分别具有一部分直接位于该晶栅之下以隔开该第二类型高掺杂源极区域与该第二类型高掺杂漏极区域，其特征在于，该横向扩散金属氧化物晶体管进一步包括设置在该第二类型高掺杂源极区域之下的一第一掺杂区域，该第一掺杂区域为第一类型掺杂区域，且该第一掺杂区域与该第一类型高掺杂衬底电极区域相隔。
2.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该横向扩散金属氧化物晶体管还进一步包括设置在该第一类型高掺杂衬底电极区域之下的一第二掺杂区域，该第二掺杂区域为第一类型掺杂区域，且该第一掺杂区域与该第二掺杂区域间具有一定的间隙。
3.如权利要求2所述的横向扩散金属氧化物晶体管，其特征在于，该第二掺杂区域的横向长度小于该第一类型高掺杂衬底电极区域的横向长度以使该第一类型高掺杂衬底电极区域与该第一类型高掺杂区域相互连接。
4.如权利要求2所述的横向扩散金属氧化物晶体管，其特征在于，该第二掺杂区域的横向长度大于该第一类型高掺杂衬底电极区域的横向长度以将该第一类型高掺杂衬底电极区域与该第一类型高掺杂区域相互隔离。
5.如权利要求2所述的横向扩散金属氧化物晶体管，其特征在于，该第一掺杂区域向第二类型高掺杂漏极区域延伸以覆盖该第二类型高掺杂源极区域的靠近该第二类型高掺杂漏极区域的边缘部分。
6.如权利要求1至5中任意一项所述的横向扩散金属氧化物晶体管，其特征在于，该第一掺杂区域的掺杂浓度高于该第一类型高掺杂区域。
7.如权利要求2至5中任意一项所述的横向扩散金属氧化物晶体管，其特征在于，该第二掺杂区域的掺杂浓度高于该第一类型高掺杂区域。
8.如权利要求7所述的横向扩散金属氧化物晶体管，其特征在于，该第二掺杂区域的掺杂浓度大于该第一类型高掺杂区域的掺杂浓度且小于该第一类型高掺杂衬底电极区域的掺杂浓度。
9.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该横向扩散金属氧化物晶体管进一步包括一对该第二类型轻掺杂区域进行部分掺杂从而形成的第二类型掺杂区域，该第二类型掺杂区域围绕该第二类型高掺杂漏极区域。
10.如权利要求9所述的横向扩散金属氧化物晶体管，其特征在于，该第二类型掺杂区域的掺杂浓度大于该第二类型轻掺杂区域的掺杂浓度且小于该第二类型高掺杂漏极区域的掺杂浓度。
11.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该横向扩散金属氧化物晶体管进一步包括一靠近该第二类型高掺杂漏极区域设置的第一场氧化层，该第一场氧化层将该第二类型高掺杂漏极区域与另一横向扩散金属氧化物晶体管的第一类型高掺杂衬底电极区域及第二类型高掺杂源极区域相隔开。
12.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该横向扩散金属氧化物晶体管进一步包括一靠近该第一类型高掺杂衬底电极区域及该第二类型高掺杂源极区域设置的第二场氧化层，该第二场氧化层将该第一类型高掺杂衬底电极区域及该第二类型高掺杂源极区域与另一横向扩散金属氧化物晶体管的第二类型高掺杂漏极区域相隔开。
13.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该横向扩散金属氧化物晶体管进一步包括一设置于该晶栅与该第二类型高掺杂漏极区域之间的第三场氧化层以减少通过该栅氧化物的垂直电场强度。
14.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该第一类型高掺杂衬底电极区域与该第二类型高掺杂源极区域相互连接。
15.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该第一类型高掺杂衬底电极区域与该第二类型高掺杂源极区域之间具有一定的间隔。
16.如权利要求15所述的横向扩散金属氧化物晶体管，其特征在于，该第一类型高掺杂衬底电极区域与该第二类型高掺杂源极区域之间具有一场氧化绝缘区域以隔离该第一类型高掺杂衬底电极区域与该第二类型高掺杂源极区域。
17.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该第一类型为p型，该第二类型为n型。
18.如权利要求1所述的横向扩散金属氧化物晶体管，其特征在于，该第一类型为n型，该第二类型为p型。
CN200710164003A 2007-10-15 2007-10-15 横向扩散金属氧化物晶体管 Expired - Fee Related CN100592533C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200710164003A CN100592533C (zh) 2007-10-15 2007-10-15 横向扩散金属氧化物晶体管
US12/133,388 US7915674B2 (en) 2007-10-15 2008-06-05 Lateral diffused metal oxide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710164003A CN100592533C (zh) 2007-10-15 2007-10-15 横向扩散金属氧化物晶体管

Publications (2)

Publication Number Publication Date
CN101414630A CN101414630A (zh) 2009-04-22
CN100592533C true CN100592533C (zh) 2010-02-24

Family

ID=40533341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710164003A Expired - Fee Related CN100592533C (zh) 2007-10-15 2007-10-15 横向扩散金属氧化物晶体管

Country Status (2)

Country Link
US (1) US7915674B2 (zh)
CN (1) CN100592533C (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
CN101719511B (zh) * 2009-11-10 2012-12-12 上海宏力半导体制造有限公司 避免双峰效应的横向扩散金属氧化物半导体晶体管结构
US8319255B2 (en) * 2010-04-01 2012-11-27 Texas Instruments Incorporated Low side Zener reference voltage extended drain SCR clamps
CN101916777A (zh) * 2010-07-16 2010-12-15 中颖电子有限公司 横向扩散金属氧化物晶体管及静电保护架构
CN102412294B (zh) * 2010-09-25 2013-09-11 上海华虹Nec电子有限公司 用作静电防护结构的器件
US8754469B2 (en) 2010-10-26 2014-06-17 Texas Instruments Incorporated Hybrid active-field gap extended drain MOS transistor
US9343538B2 (en) * 2011-05-13 2016-05-17 Richtek Technology Corporation High voltage device with additional isolation region under gate and manufacturing method thereof
CN102263125B (zh) * 2011-08-24 2013-04-03 苏州市职业大学 一种横向扩散金属氧化物功率mos器件
US20130313650A1 (en) * 2012-05-25 2013-11-28 Microsemi Soc Corp. Tid hardened mos transistors and fabrication process
US9093517B2 (en) 2012-05-25 2015-07-28 Microsemi SoC Corporation TID hardened and single event transient single event latchup resistant MOS transistors and fabrication process
US9076837B2 (en) * 2012-07-06 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral insulated gate bipolar transistor structure with low parasitic BJT gain and stable threshold voltage
CN103824882B (zh) * 2012-11-16 2016-06-29 立锜科技股份有限公司 双扩散金属氧化物半导体元件及其制造方法
US8779555B2 (en) * 2012-12-06 2014-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
US9698024B2 (en) 2012-12-06 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
CN103050540B (zh) * 2012-12-20 2016-03-30 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件
US9240463B2 (en) 2013-05-24 2016-01-19 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US20150001620A1 (en) * 2013-06-28 2015-01-01 Monolithic Power Systems, Inc. Ldmos device with improved avalanche energy and associated fabricating method
US9236449B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
CN104282665B (zh) * 2013-07-12 2017-04-05 上海华虹宏力半导体制造有限公司 高压静电保护结构
US20150115361A1 (en) * 2013-10-30 2015-04-30 Himax Technologies Limited Lateral Diffused Metal Oxide Semiconductor
JP6264675B2 (ja) * 2014-01-22 2018-01-24 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． シリコン・オン・インシュレータ（ｓｏｉ）基板製造方法及びｓｏｉ基板
CN104051505B (zh) * 2014-06-23 2017-01-18 北京大学 一种ldmos esd器件
CN105810583B (zh) * 2014-12-30 2019-03-15 无锡华润上华科技有限公司 横向绝缘栅双极型晶体管的制造方法
KR102389294B1 (ko) 2015-06-16 2022-04-20 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
JP2001352070A (ja) 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
JP4277496B2 (ja) * 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
TWI229933B (en) 2004-06-25 2005-03-21 Novatek Microelectronics Corp High voltage device for electrostatic discharge protective circuit and high voltage device
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure

Also Published As

Publication number Publication date
US20090096022A1 (en) 2009-04-16
CN101414630A (zh) 2009-04-22
US7915674B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
CN100592533C (zh) 横向扩散金属氧化物晶体管
US7439584B2 (en) Structure and method for RESURF LDMOSFET with a current diverter
US8541848B2 (en) High-voltage MOSFETs having current diversion region in substrate near fieldplate
US6977425B2 (en) Semiconductor device having a lateral MOSFET and combined IC using the same
US7466006B2 (en) Structure and method for RESURF diodes with a current diverter
US7553733B2 (en) Isolated LDMOS IC technology
KR101975608B1 (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
US8390024B2 (en) Electrostatic discharge (ESD) protection circuit
US20160225757A1 (en) Electrostatic discharge protection structure in a semiconductor device
CN109923663A (zh) 半导体装置
JP2003509867A (ja) 半導体装置
Sonsky et al. Dielectric resurf: Breakdown voltage control by STI layout in standard CMOS
EP1396887A1 (en) Arrangement and method for ESD protection
CN113497030A (zh) 半导体装置
CN109300895B (zh) Ldmos-scr结构的esd保护器件
JP4645069B2 (ja) 半導体装置
JP2001127294A (ja) パワーｍｏｓトランジスタ
JP3522532B2 (ja) 半導体装置
US20140138762A1 (en) Semiconductor device
CN103872052A (zh) 半导体器件
TWI538160B (zh) 靜電放電保護裝置及其應用
TWI394277B (zh) 橫向擴散金屬氧化物電晶體
Urresti et al. Lateral punch-through TVS devices for on-chip protection in low-voltage applications
CN105529364B (zh) 用于esd保护的pldmos
US7935605B1 (en) Lateral resurf NPN with high holding voltage for ESD applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20141015

EXPY Termination of patent right or utility model