TWI394277B - 橫向擴散金屬氧化物電晶體 - Google Patents

Description

橫向擴散金屬氧化物電晶體

本發明涉及一種金屬氧化物電晶體(Metal Oxide Semiconductor,MOS)，尤其涉及一種橫向擴散金屬氧化物電晶體(Lateral Diffused MOS,LDMOS)。

隨著科技之發展，電子產品之種類越來越多，電子產品中之積體電路之集成程度也越來越高。而高壓電子元件，如橫向擴散金屬氧化物電晶體之應用也越來越廣，其可應用於電源，電源管理器，通訊，汽車及工業控制等等。普通之橫向擴散金屬氧化物電晶體可參閱IEEE之“Proceedings of 2004 International Symposium on Power Semiconductor Devices&ICs,Kitakyushu”上發表之論文“Field-plate Effects on the Breakdown Voltage of an Integrated High-voltage LDMOS Transistor”。

目前，靜電釋放(Electrostatic Discharge,ESD)現象對積體電路之可靠性構成了極大之威脅。一般之消費性電子產品要求於人體放電模式(Human-Body Model,HBM)下能承受之靜電釋放電壓大於2KV，於機械放電模式(Machine Model)下能承受之靜電釋放電壓大於200V。而普通之橫向擴散金屬氧化物電晶體無法承受如此大之靜電釋放電壓，其很容易被人體或機械所帶有之靜電燒毀。

下面將以實施例說明一種橫向擴散金屬氧化物電晶體，該橫向擴散金屬氧化物電晶體具有良好之抗靜電能力。

一種橫向擴散金屬氧化物電晶體，其包括一第一類型襯底，一設置於該第一類型襯底上之閘氧化物，一設置於該閘氧化物上之晶閘，一對該第一類型襯底進行部分摻雜從而形成之第二類型輕摻雜區域以作為阱區，一對該第二類型輕摻雜區域進行部分摻雜從而形成之第一類型高摻雜區域以作為基區，一對該第一類型高摻雜區域進行部分摻雜從而形成之第二類型高摻雜源極區域，一對該第二類型輕摻雜區域進行部分摻雜從而形成之第二類型高摻雜漏極區域，以及一對該第一類型高摻雜區域進行部分摻雜從而形成之第一類型高摻雜襯底電極區域，該第二類型高摻雜源極區域與該第二類型高摻雜漏極區域分別形成於該晶閘之兩側，該第一類型高摻雜襯底電極區域靠近該第二類型高摻雜源極區域形成，且該第一類型高摻雜區域及該第二類型輕摻雜區域分別具有一部分直接位於該晶閘之下以隔開該第二類型高摻雜源極區域與該第二類型高摻雜漏極區域，該橫向擴散金屬氧化物電晶體進一步包括設置於該第二類型高摻雜源極區域之下之一第一摻雜區域，該第一摻雜區域為第一類型摻雜區域。

相對於先前技術，該橫向擴散金屬氧化物電晶體利用設置於第一類型高摻雜區域與第二類型高摻雜源極區域間之第一摻雜區域可調整該橫向擴散金屬氧化物電晶體於靜態放電模式下之電流電壓特徵，使其獲得良好之電流 電壓特性，增強了該橫向擴散金屬氧化物電晶體之抗靜電能力。

下面結合附圖將對本發明實施例作進一步之詳細說明。

請參閱圖1，本發明第一實施例提供之一種橫向擴散金屬氧化物電晶體100，其包括一p型襯底110，一設置於該p型襯底110上之閘氧化物121，一設置於該閘氧化物121上之晶閘120，一對該p型襯底110進行部分摻雜從而形成之n-型輕摻雜區域130，一對該n^-型輕摻雜區域130進行部分摻雜從而形成之p⁺型高摻雜區域140，一對該p⁺型高摻雜區域140進行部分摻雜從而形成之n⁺型高摻雜源極區域150，一對該n^-型輕摻雜區域130進行部分摻雜從而形成之n⁺型高摻雜漏極區域160，以及一對該p⁺型高摻雜區域140進行部分摻雜從而形成之p⁺型高摻雜襯底電極區域170。該p⁺型高摻雜襯底電極區域170之摻雜濃度高於該p+型高摻雜區域140，且該p⁺型高摻雜襯底電極區域170鄰近該n⁺型高摻雜源極區域150形成。該n⁺型高摻雜源極區域150與該n⁺型高摻雜漏極區域160分別形成於該晶閘120之兩側，且該n⁺型高摻雜源極區域150正對於該n⁺型高摻雜漏極區域160，兩者位於同一層。該p⁺型高摻雜區域140及該n^-型輕摻雜區域130分別具有一部分直接位於該晶閘120之下以隔開該n⁺型高摻雜源極區域150與該n⁺型高摻雜漏極區域160。

該n^-型輕摻雜區域130作為n型阱(n-well)，該p⁺型高摻雜區域140作為p型基區(p-Body)。

該晶閘120與一閘電極(圖未示)歐姆接觸，通過該閘電極為該晶閘120提供一閘極電壓；該n⁺型高摻雜源極區域150與一源電極(圖未示)歐姆接觸，通過該源電極為該n⁺型高摻雜源極區域150提供一源極電壓；該n⁺型高摻雜漏極區域160與一漏電極(圖未示)歐姆接觸，通過該漏電極為該n⁺型高摻雜漏極區域160提供一漏極電壓；該p⁺型高摻雜襯底電極區域170與一襯底電極(bulk electrode)(圖未示)歐姆接觸，通過該襯底電極為該p⁺型高摻雜襯底電極區域170提供一襯底電壓。

該p⁺型高摻雜襯底電極區域170可緊靠該n⁺型高摻雜源極區域150，即該p⁺型高摻雜襯底電極區域170與n⁺型高摻雜源極區域150之間無任何空隙，兩者相連接，此時，施加於該p⁺型高摻雜襯底電極區域170上之襯底電壓與施加於該n⁺型高摻雜源極區域150上之源極電壓一致。該p⁺型高摻雜襯底電極區域170與n⁺型高摻雜源極區域150之間也可存於一定之間隔，此時，施加於該p⁺型高摻雜襯底電極區域170上之襯底電壓可與施加於該n⁺型高摻雜源極區域150上之源極電壓不一致，優選之，該p⁺型高摻雜襯底電極區域170與該n⁺型高摻雜源極區域150之間具有一場氧化絕緣區域(圖未示)以隔離該p⁺型高摻雜襯底電極區域170與該n⁺型高摻雜源極區域150。

該橫向擴散金屬氧化物電晶體100進一步包括一對該n^-型輕摻雜區域130進行部分摻雜從而形成之n型摻雜區域180，該n型摻雜區域180圍繞該n⁺型高摻雜漏極區域160。優選之，該n型摻雜區域180之摻雜濃度大於該n^-型輕摻雜 區域130之摻雜濃度且小於該n⁺型高摻雜漏極區域160之摻雜濃度。

該橫向擴散金屬氧化物電晶體100還進一步包括一第一p型摻雜區域191，該第一p型摻雜區域191形成於該n⁺型高摻雜源極區域150之下。該第一p型摻雜區域191之摻雜濃度高於該p⁺型高摻雜區域140。

該n⁺型高摻雜源極區域150與該n⁺型高摻雜漏極區域160位於同一層，其可僅利用一參考圖層(layout layer)同時製成，因此極大之節約了製造成本及製造步驟。

當該橫向擴散金屬氧化物電晶體100正常工作時，於該晶閘120上施加之電壓會促使位於該晶閘120下之該p⁺型高摻雜區域140之部分進行翻轉，從而形成一個從該n⁺型高摻雜源極區域150至該n^-型輕摻雜區域130間之溝道，通過施加於該n⁺型高摻雜源極區域150及該n⁺型高摻雜漏極區域160之間之電壓之作用下，該n⁺型高摻雜源極區域150中之電子通過形成之溝道到達該n^-型輕摻雜區域130，再通過漂移，依次通過該n^-型輕摻雜區域130及該n型摻雜區域180而到達該n⁺型高摻雜漏極區域160。

當該橫向擴散金屬氧化物電晶體100處於靜態放電時，如人之手指觸碰至該橫向擴散金屬氧化物電晶體100之漏電極時，此時人體上之高靜態電壓施加於漏電極上，而源電極，襯底電極及閘電極均相當於接地，即該n⁺型高摻雜漏極區域160上施加了高靜態電壓，而晶閘120，n⁺型高摻雜源極區域150及p⁺型高摻雜襯底電極區域170接地 。此時，該n^-型輕摻雜區域130與該p⁺型高摻雜區域140間之PN結擊穿，對該高靜態電壓進行放電。其中，於垂直方向上，該n^-型輕摻雜區域130，該p⁺型高摻雜區域140，該p型區域191及該n⁺型高摻雜源極區域150所組成之一個垂直方向上之NPN三極管導通對該高靜態電壓進行快速放電；同時，於水準方向上，該n^-型輕摻雜區域130，該p⁺型高摻雜區域140及該n⁺型高摻雜源極區域150所組成之一個水準方向上之NPN三極管導通對該高靜態電壓進行快速放電。由於該p型摻雜區域191設置於該n⁺型高摻雜源極區域150之下，且該p型摻雜區域191之摻雜濃度高於該p⁺型高摻雜區域140之摻雜濃度，因此，該p型摻雜區域191可極大地影響該橫向擴散金屬氧化物電晶體100之於靜態放電時之電流電壓(I--V)特性，即該橫向擴散金屬氧化物電晶體100之擊穿電壓(breakdown voltage)，驟回電流(snapback voltage)，保持電流(holding current)及第二擊穿電流(second breakdown current)之間之特性。通過調節該p型摻雜區域191之摻雜濃度及其位置可調整該橫向擴散金屬氧化物電晶體100於靜態放電時之電流電壓特性，使其獲得滿意之電流電壓特性，從而提高該橫向擴散金屬氧化物電晶體100之抗靜電能力。

該橫向擴散金屬氧化物電晶體100進一步包括一靠近該n⁺型高摻雜漏極區域160設置之第一場氧化層111，該第一場氧化層111將該n⁺型高摻雜漏極區域160與另一橫向擴散金屬氧化物電晶體之p⁺型高摻雜襯底電極區域及n⁺型 高摻雜源極區域相隔開。

該橫向擴散金屬氧化物電晶體100還進一步包括一靠近該p⁺型高摻雜襯底電極區域170及該n⁺型高摻雜源極區域150設置之第二場氧化層112，該第二場氧化層112將該p+型高摻雜襯底電極區域170及該n⁺型高摻雜源極區域15與另一橫向擴散金屬氧化物電晶體之n⁺型高摻雜漏極區域相隔開。

請參閱圖2，是本發明第二實施例提供之一種橫向擴散金屬氧化物電晶體200。該橫向擴散金屬氧化物電晶體200與第一實施例所提供之橫向擴散金屬氧化物電晶體100相似，其不同在於，該橫向擴散金屬氧化物電晶體200還進一步包括一與該第一p型摻雜區域291相鄰之第二p型摻雜區域292。該第二p型摻雜區域292形成於該p⁺型高摻雜襯底電極區域270之下。該第一p型摻雜區域291與該第二p型摻雜區域292之間具有一定之間隙。且該第二p型摻雜區域292之橫向長度小於該p⁺型高摻雜襯底電極區域270之橫向長度從而使該p⁺型高摻雜襯底電極區域270可與該p⁺型高摻雜區域240相互連接。

該第二p型摻雜區域292之摻雜濃度高於該p⁺型高摻雜區域240。優選之，該第二p型摻雜區域292之摻雜濃度於該p⁺型高摻雜區域240與該p⁺型高摻雜襯底電極區域270之摻雜濃度之間。

該第一p型摻雜區域291與該第二p型摻雜區域292位於同一層，其可僅利用一參考圖層(layout layer)同時製成 ，因此極大之節約了製造成本及製造步驟。

請參閱圖3，是本發明第三實施例提供之一種橫向擴散金屬氧化物電晶體300。該橫向擴散金屬氧化物電晶體300與第二實施例所提供之橫向擴散金屬氧化物電晶體200相似，其不同在於，該第二p型摻雜區域392之橫向長度大於該p⁺型高摻雜襯底電極區域370之橫向長度，從而使該p⁺型高摻雜襯底電極區域370與該p⁺型高摻雜區域340相互隔離。

請參閱圖4，是本發明第四實施例提供之一種橫向擴散金屬氧化物電晶體400。該橫向擴散金屬氧化物電晶體400與第二實施例所提供之橫向擴散金屬氧化物電晶體200相似，其不同在於，該第一p型摻雜區域491向該n⁺型高摻雜漏極區域460延伸以覆蓋該n⁺型高摻雜源極區域450之靠近該n⁺型高摻雜漏極區域460之邊緣部分。

請參閱圖5，是本發明第五實施例提供之一種橫向擴散金屬氧化物電晶體500。該橫向擴散金屬氧化物電晶體500與第二實施例所提供之橫向擴散金屬氧化物電晶體200相似，其不同在於，該橫向擴散金屬氧化物電晶體500進一步包括一設置於該晶閘520與該n⁺型高摻雜漏極區域560之間之第三場氧化層513，該第三場氧化層513可減少穿過該閘氧化層521間之垂直電場強度。當然，該第三場氧化層513也可設置於圖1、圖3及圖4所示之第一實施例、第三實施例及第四實施例所提供之橫向擴散金屬氧化物電晶體100、300及400之相同位置處。

當然，本發明所介紹之橫向擴散金屬氧化物電晶體也可採用n型半導體材料作為襯底，其他之半導體結構將其類型轉換一下即可，即p型之半導體結構改為n型之半導體結構，而n型之半導體結構改為p型之半導體結構。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

100、200、300、400、500‧‧‧橫向擴散金屬氧化物電晶體

110‧‧‧p型襯底

111‧‧‧第一場氧化層

112‧‧‧第二場氧化層

120、520‧‧‧晶閘

121、521‧‧‧閘氧化物

130‧‧‧n^-型輕摻雜區域

140、240、340‧‧‧p⁺型高摻雜區域

150、450‧‧‧n⁺型高摻雜源極區域

160、460、560‧‧‧n⁺型高摻雜漏極區域

170、270、370‧‧‧p⁺型高摻雜襯底電極區域

180‧‧‧n型摻雜區域

191、291、491‧‧‧第一p型摻雜區域

292、392‧‧‧第二p型摻雜區域

513‧‧‧第三場氧化層

圖1係本發明第一實施例所提供之一種橫向擴散金屬氧化物電晶體之剖示圖。

圖2係本發明第二實施例所提供之一種橫向擴散金屬氧化物電晶體之剖示圖。

圖3係本發明第三實施例所提供之一種橫向擴散金屬氧化物電晶體之剖示圖。

圖4係本發明第四實施例所提供之一種橫向擴散金屬氧化物電晶體之剖示圖。

圖5係本發明第五實施例所提供之一種橫向擴散金屬氧化物電晶體之剖示圖。

100‧‧‧橫向擴散金屬氧化物電晶體

110‧‧‧p型襯底

111‧‧‧第一場氧化層

112‧‧‧第二場氧化層

120‧‧‧晶閘

121‧‧‧閘氧化物

130‧‧‧n^-型輕摻雜區域

140‧‧‧p⁺型高摻雜區域

150‧‧‧n⁺型高摻雜源極區域

160‧‧‧n⁺型高摻雜漏極區域

170‧‧‧p⁺型高摻雜襯底電極區域

180‧‧‧n型摻雜區域

191‧‧‧第一p型摻雜區域

Claims (17)

1. 一種橫向擴散金屬氧化物電晶體，其包括一第一類型襯底，一設置於該第一類型襯底上之閘氧化物，一設置於該閘氧化物上之晶閘，一對該第一類型襯底進行部分摻雜從而形成之第二類型輕摻雜區域以作為阱區，一對該第二類型輕摻雜區域進行部分摻雜從而形成之第一類型高摻雜區域以作為基區，一對該第一類型高摻雜區域進行部分摻雜從而形成之第二類型高摻雜源極區域，一對該第二類型輕摻雜區域進行部分摻雜從而形成之第二類型高摻雜漏極區域，以及一對該第一類型高摻雜區域進行部分摻雜從而形成之第一類型高摻雜襯底電極區域，該第二類型高摻雜源極區域與該第二類型高摻雜漏極區域分別形成於該晶閘之兩側，該第一類型高摻雜襯底電極區域靠近該第二類型高摻雜源極區域形成，且該第一類型高摻雜區域及該第二類型輕摻雜區域分別具有一部分直接位於該晶閘之下以隔開該第二類型高摻雜源極區域與該第二類型高摻雜漏極區域，其改進在於，該橫向擴散金屬氧化物電晶體進一步包括設置於該第二類型高摻雜源極區域之下之一第一摻雜區域及設置於該第一類型高摻雜襯底電極區域之下之一第二摻雜區域，該第一摻雜區域及第二摻雜區域為第一類型摻雜區域，且該第一摻雜區域與該第二摻雜區域間具有一定之間隙。
2. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第二摻雜區域之橫向長度小於該第一類型高摻雜襯底電極區域之橫向長度以使該第一類型高摻雜襯底電 極區域與該第一類型高摻雜區域相互連接。
3. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第二摻雜區域之橫向長度大於該第一類型高摻雜襯底電極區域之橫向長度以將該第一類型高摻雜襯底電極區域與該第一類型高摻雜區域相互隔離。
4. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第一摻雜區域向第二類型高摻雜漏極區域延伸以覆蓋該第二類型高摻雜源極區域之靠近該第二類型高摻雜漏極區域之邊緣部分。
5. 如申請專利範圍第1至4中任意一項所述之橫向擴散金屬氧化物電晶體，其中，該第一摻雜區域之摻雜濃度高於該第一類型高摻雜區域。
6. 如申請專利範圍第1至4中任意一項所述之橫向擴散金屬氧化物電晶體，其中，該第二摻雜區域之摻雜濃度高於該第一類型高摻雜區域。
7. 如申請專利範圍第6項所述之橫向擴散金屬氧化物電晶體，其中，該第二摻雜區域之摻雜濃度大於該第一類型高摻雜區域之摻雜濃度且小於該第一類型高摻雜襯底電極區域之摻雜濃度。
8. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該橫向擴散金屬氧化物電晶體進一步包括一對該第二類型輕摻雜區域進行部分摻雜從而形成之第二類型摻雜區域，該第二類型摻雜區域圍繞該第二類型高摻雜漏極區域。
9. 如申請專利範圍第8項所述之橫向擴散金屬氧化物電晶體，其中，該第二類型摻雜區域之摻雜濃度大於該第二類型 輕摻雜區域之摻雜濃度且小於該第二類型高摻雜漏極區域之摻雜濃度。
10. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該橫向擴散金屬氧化物電晶體進一步包括一靠近該第二類型高摻雜漏極區域設置之第一場氧化層，該第一場氧化層將該第二類型高摻雜漏極區域與另一橫向擴散金屬氧化物電晶體之第一類型高摻雜襯底電極區域及第二類型高摻雜源極區域相隔開。
11. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該橫向擴散金屬氧化物電晶體進一步包括一靠近該第一類型高摻雜襯底電極區域及該第二類型高摻雜源極區域設置之第二場氧化層，該第二場氧化層將該第一類型高摻雜襯底電極區域及該第二類型高摻雜源極區域與另一橫向擴散金屬氧化物電晶體之第二類型高摻雜漏極區域相隔開。
12. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該橫向擴散金屬氧化物電晶體進一步包括一設置於該晶閘與該第二類型高摻雜漏極區域之間之第三場氧化層以減少通過該閘氧化物之垂直電場強度。
13. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第一類型高摻雜襯底電極區域與該第二類型高摻雜源極區域相互連接。
14. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第一類型高摻雜襯底電極區域與該第二類型高摻雜源極區域之間具有一定之間隔。
15. 如申請專利範圍第14項所述之橫向擴散金屬氧化物電晶體 ，其中，該第一類型高摻雜襯底電極區域與該第二類型高摻雜源極區域之間具有一場氧化絕緣區域以隔離該第一類型高摻雜襯底電極區域與該第二類型高摻雜源極區域。
16. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第一類型為p型，該第二類型為n型。
17. 如申請專利範圍第1項所述之橫向擴散金屬氧化物電晶體，其中，該第一類型為n型，該第二類型為p型。