JP4372022B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4372022B2
JP4372022B2 JP2005025549A JP2005025549A JP4372022B2 JP 4372022 B2 JP4372022 B2 JP 4372022B2 JP 2005025549 A JP2005025549 A JP 2005025549A JP 2005025549 A JP2005025549 A JP 2005025549A JP 4372022 B2 JP4372022 B2 JP 4372022B2
Authority
JP
Japan
Prior art keywords
group
chip
lead
internal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005025549A
Other languages
English (en)
Other versions
JP2005340766A (ja
Inventor
勲 小澤
秋一 石村
康男 竹本
哲也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005025549A priority Critical patent/JP4372022B2/ja
Priority to KR1020050034591A priority patent/KR100632327B1/ko
Priority to US11/114,151 priority patent/US7339257B2/en
Publication of JP2005340766A publication Critical patent/JP2005340766A/ja
Application granted granted Critical
Publication of JP4372022B2 publication Critical patent/JP4372022B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に係り、特にリードフレーム上に半導体チップを搭載し、樹脂で封止したパッケージ構造を有する半導体装置に関する。
近年、パッドを全て半導体チップの所定の一辺に沿って設けた半導体チップを用いたボールグリッドアレイ（ＢＧＡ）構造の半導体装置（パッケージ）が考えられている。このパッケージにおいては、パッドが一辺に設けられたチップを下層チップの辺端部に積層することで、チップサイズを縮小しながらワイヤボンディングを容易にしている（例えば、特許文献１参照）。
しかし、このパッドが一辺に設けられた半導体チップをＴＳＯＰ（Thin Small Outline Package）構造の半導体装置（パッケージ）に用いようとすると以下に述べるような問題がある。
ＴＳＯＰ構造を有する半導体装置では、チップがリードフレームのダイパッド部上に絶縁性接着材を介して固定され、リードフレームの一対の内部リード群とチップ上のパッド群とがそれぞれボンディングワイヤで接続される。パッドが一辺に設けられた半導体チップを用いると、パッド群に近い内部リード群とパッド群から遠い内部リード群とが生じ、パッド群から遠い側の内部リード群とパッド群とをボンディングワイヤで接続しようとすると、ボンディングワイヤが非常に長くなる。この結果、この後の樹脂封止の工程で樹脂によりワイヤが流され易くなり、隣合うワイヤ同士が電気的に短絡し易くなる。
なお、特許文献２には、主面の一辺にボンディングパッドが形成された半導体チップと、それと同一の半導体チップが、互いに同一方向を向いて重ねて基板上に積層され、ボンディングパッドが互いに近接配置された半導体装置が開示されている。
特開２００１−１０２５１５号公報（第４−５頁、第１図） 特開２００１−２１７３８３号公報
本発明は上記の問題点を解決すべくなされたもので、リードフレーム上に搭載されたパッドが一辺に設けられた半導体チップの内部リードとパッドとのボンディングワイヤ接続および樹脂封止を支障なく行い得る半導体装置を提供することを目的とする。
本発明の第１の態様の半導体装置は、それぞれ複数の内部リードが配列された少なくとも一対の内部リード群を有するリードフレームと、素子形成面側のチップ一辺に沿って集中して配置されたボンディングパッド群を有し、前記リードフレームの一対の内部リード群のうちで長い方の内部リード群上に絶縁性接着材を介して搭載された半導体チップと、前記一対の内部リード群のうちで前記半導体チップを搭載していない側の内部リード群と前記ボンディングパッド群の一部のボンディングパッドとを接続する第１のボンディングワイヤ群と、前記一対の内部リード群のうちで前記半導体チップを搭載している側の内部リード群の先端部と前記ボンディングパッド群の一部のボンディングパッドとを接続する第２のボンディングワイヤ群と、前記半導体チップを搭載している側の内部リード群のチップ搭載面とは反対面の裏面に、前記内部リード群の長さ方向と直交する方向で、かつ前記半導体チップに少なくとも一部がかかる位置に貼り付けられたリード固定用のテープと、前記リードフレームの内部リード群、半導体チップおよびボンディングワイヤ群を封止する樹脂パッケージとを具備することを特徴とする。
本発明の第２の態様の半導体装置は、素子形成面側のチップ一辺に沿って集中して配置されたボンディングパッド群を有する半導体チップと、それぞれ複数の内部リードが配列された一対の内部リード群を有するリードフレームであって、前記一対の内部リード群のうちの一方の内部リード群は前記半導体チップが搭載されるチップ搭載面を有し、前記一対の内部リード群のうちの他方の内部リード群の先端部は前記半導体チップの前記ボンディングパッド群に対向するよう配置され、前記一方の内部リード群の先端部は前記他方の内部リード群の先端部と前記半導体チップとの間に位置するよう配置されたリードフレームと、前記他方の内部リード群と前記ボンディングパッド群の一部のボンディングパッドとを接続する第１のボンディングワイヤ群と、前記一方の内部リード群の先端部と前記ボンディングパッド群の一部のボンディングパッドとを接続する第２のボンディングワイヤ群と、前記半導体チップを搭載している側の内部リード群のチップ搭載面とは反対面の裏面に、前記内部リード群の長さ方向と直交する方向で、かつ前記半導体チップに少なくとも一部がかかる位置に貼り付けられたリード固定用のテープと、前記リードフレームの内部リード群、半導体チップおよびボンディングワイヤ群を封止する樹脂パッケージとを具備することを特徴とする。
本発明の半導体装置によれば、パッドが一辺に設けられた半導体チップの内部リードとパッドとのボンディングワイヤ接続および樹脂封止を支障なく行うことができる。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図２は、図１の半導体装置を一部透視して概略的に示す平面図である。図３（ａ）、（ｂ）は、図１の半導体装置で使用されるパッドが一辺に設けられた半導体チップ上のパッドレイアウトの一例を示す平面図およびチップ裏面にフィルム状の絶縁性接着材（有機系絶縁膜）が付着している状態を示す側面図である。
図１乃至図３において、リードフレーム11は、それぞれ複数のリードが配列されてなる一対の対向する外部リード11c,11d 群と、この外部リード11c,11d 群からそれぞれ内側（互いに対向する方向）に向かって延長されたそれぞれ複数の内部リードが配列されてなる一対の内部リード群11a,11b と、吊りピン部（図示せず）を有する。ここで、２つの内部リード11a,11b 群は、それぞれの長さが異なるように形成されており、長い方の内部リード11b 群は外部リード11c,11d 群より少し低い位置になるようにディプレスされており、その一部（中央部）は半導体チップ10を搭載するためのダイリード部（チップ搭載部）として用いられる。
半導体チップ10は、素子形成面側のチップ一辺に沿って集中してボンディングパッド13群が配置され、かつ、裏面にフィルム状の薄い（例えば２０〜４０μｍ）有機系絶縁膜（材質は、例えばポリイミド系エポキシ樹脂）12が付着している。このチップ10は、一方の内部リード群11b のダイリード部上に有機系絶縁膜12を介して搭載されている。この場合、チップ10は、ボンディングパッド13群が他方の内部リード11a 群（チップ10を搭載していない短い方の内部リード11a 群）に近い側となる向きに配置されている。換言すれば、短い方の内部リード11a 群の先端部がボンディングパッド13群と対向配置されると共に、長い方の内部リード11b 群がチップ裏面を通過し、この内部リード11b 群の先端部が、チップ10のボンディングパッド13群と短い方の内部リード11a 群との間に位置するまで延出している。
有機系絶縁膜12は、チップ裏面とダイリード部との絶縁性を高めるために用いており、ウェハから個別に分離するスクライブ（ダイシング）工程に際してウェハ裏面に貼り付けられたフィルム上の絶縁性接着材がチップ裏面に残ったものを流用できる。
そして、チップ10を搭載していない短い方の内部リード11a 群（チップ10のボンディングパッド13群に近い側の内部リード11a 群）とボンディングパッド13群の一部のボンディングパッドとの間は、第１のボンディングワイヤ141 群により接続されている。
また、チップ10を搭載している長い方の内部リード群11b の先端部とボンディングパッド13群の一部のボンディングパッドとの間は、第２のボンディングワイヤ142 群により接続されている。
樹脂15は、リードフレームの内部リード11a,11b 群、チップ10およびボンディングワイヤ141,142 群を封止し、樹脂パッケージを形成している。
そして、一対の内部リード11a,11b 群にそれぞれ連なる外部リード11c,11d （リードフレームの一部）が樹脂パッケージの少なくとも対向する一対の辺から突出して外部端子とされている。
図１乃至図３に示した構成の半導体装置によれば、長い方の内部リード11b 群上にチップ10を配置して内部リード11a,11b 群とチップ10のボンディングパッド13群とをボンディングワイヤ141,142 で接続するチップオンリード（ＣＯＬ）構造を有するものであり、従来例のリードオンチップ（ＬＯＣ）構造においてチップの上下にリードが存在するものとは異なり、必要とするフレームが１枚で済み、製造工程が簡単である。
しかも、長い方の内部リード11b 群上で長さ方向の中央部のダイリード部上にチップ10を接着固定し、チップ10のボンディングパッド13群をそれに近い一対の内部リード11a,11b 群の先端部に対して、つまり、チップ10のボンディングパッド13群側の片側でワイヤボンディング接続を行っているので、ボンディングワイヤが短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際、ワイヤボンディングが流れたり、隣合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。
また、チップ10は、裏面の薄い絶縁性接着材12によりダイリード部上に接着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード11a,11b 群の先端部の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。
特に、チップのボンディングパッド13群のうちで、信号の入出力を行う入出力パッドは、ボンディングパッド13群に近い側の内部リード11a との間で直接にワイヤボンディング接続を行うことにより、入出力系のパッケージ内配線の寄生容量が少なくなり、外来ノイズの影響を受ける割合が少なくなるので好ましい。
＜第２の実施形態＞
図４は、本発明の第２の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。
図４に示す半導体装置は、前述した第１の実施形態の半導体装置と比べて、同じ種類および／または同じサイズのパッドが一辺に設けられた２つの半導体チップ10,102を、それぞれのパッド配列部が近接し、かつ、平面的に位置がずれた状態で絶縁性接着材122 を介して積層（スタック）した構造を有する点が異なり、その他は同じであるので図１中と同一符号を付している。
図４において、リードフレームの長い内部リード11b 群のダイリード部上には、第１のボンディングパッド（図示せず、図３中の13に相当）群を有する第１のチップ10が裏面の薄い有機系絶縁膜12および通常のマウント剤を介して搭載されている。第２のチップ102 は、第１のチップ10と同様の構成で第２のボンディングパッド（図示せず）群を有するチップであって、第１のチップ10に対してボンディングパッド群同士が近接し、かつ、互いのボンディングパッド群の配列がずれた状態で第１のチップ10上に絶縁性接着材122 を介して積層されている。ボンディングワイヤ群は、４つのグループに分かれている。
第１のボンディングワイヤ141 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第２のボンディングワイヤ142 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド13群の一部のボンディングパッドとを接続している。
第３のボンディングワイヤ143 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
第４のボンディングワイヤ144 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
樹脂15は、リードフレームの内部リード11a,11b 群、各絶縁性接着材12,122、各チップ10,102および各ボンディングワイヤ141 〜144 群を封止し、樹脂パッケージを形成している。そして、一対の内部リード11a,11b 群に連なる一対の外部リード11c,11d 群（リードフレームの一部）が、樹脂パッケージの少なくとも一対の対向辺から突出して外部端子とされている。
図４に示した半導体装置によれば、ＣＯＬ構造を有し、前述した第１の実施形態と同様の効果が得られる。即ち、長い方の内部リード11b 群上で長さ方向の中央部に第１のチップ10を接着固定し、平面的に位置をずらして第１のチップ10上に第２のチップ102 を接着固定し、２つのチップ10,102上のボンディングパッド群と近傍の内部リード11a,11b 群の先端部との間でワイヤボンディング接続を行っているので、ボンディングワイヤが短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際、ボンディングワイヤが流れたり、隣合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。また、第１のチップ10は、裏面の薄い絶縁性接着材12により内部リード11b 群上に接着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。さらに、チップを積層しているので、高密度に実装することができる。
＜第３の実施形態＞
第３の実施形態では、第１の実施形態の半導体装置に対して、長い方の内部リード11b群の相対的な位置がずれたり、そのリード先端近傍でのリード同士が接触することを防止するために、絶縁性接着材付きのリード固定用のテープ20を使用したものである。
図５は、本発明の第３の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図６は、図５の半導体装置を一部透視して概略的に示す平面図である。
図５および図６に示す半導体装置は、前述した第１の実施形態の半導体装置と比べて、絶縁性接着材付きのリード固定用のテープ（例えばポリイミドテープ）20が、長い方の内部リード11b 群の長さ方向に直交する方向に、内部リード11b 群の裏面側でチップの両側に貼り付けられている点が異なり、その他は同じであるので図１乃至図３中と同一符号を付している。
図５および図６に示した半導体装置によれば、ＣＯＬ構造であり、前述した第１の実施形態と同様の効果が得られるほか、テープ20自体がリードフレーム上に安定に固定され、長い方の内部リード11b 群がテープ20で固定されるので、長い方の内部リード11b 群の相対的な位置がずれたり、そのリード先端近傍でリード同士が接触することを防止できる。ワイヤボンディング接続を安定に行うためには、少なくとも１つのリード固定用のテープ20は、長い方の内部リード11b 群のリード先端近傍の下方に位置することが好ましい。
なお、リード固定用のテープ20を使用することによって、テープ20とチップ10により囲まれる部分の封止樹脂の充填性の低下やコストアップが問題になる場合には、充填性低下の防止やコスト低減を図るためにテープを使用しないこともできる。
＜第３の実施形態の変形例１＞
図７は、第３の実施形態の変形例１に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図８は、図７の半導体装置を一部透視して概略的に示す平面図である。
図７および図８に示す半導体装置は、前述した第３の実施形態と比べて、絶縁性接着材付きのリード固定用のテープ20が、長い方の内部リード11b 群の長さ方向に直交する方向に、内部リード群の裏面側でチップに少なくとも一部がかかる位置に貼り付けられている点が異なり、その他は同じであるので図５、図６中と同一符号を付している。
このような構成により、第２の実施形態と基本的に同様の効果が得られ、さらに、絶縁性接着材付きのリード固定用のテープ20がチップ10の裏面の下方に存在するので、チップのダイボンディング時に長い方の内部リード11b 群に係る圧力を分散させ、内部リード11b 群を安定に固定することができる。
＜第３の実施形態の変形例２＞
図９は、第３の実施形態の変形例２に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図１０は、図９の半導体装置を一部透視して概略的に示す平面図である。
図９および図１０に示す半導体装置は、前述した第３の実施形態と比べて、絶縁性接着材付きのリード固定用のテープ20a が、長い方の内部リード11b 群の長さ方向に直交する方向に、内部リード11b 群の上面（チップ搭載面側）でチップ裏面に少なくとも一部がかかる位置に貼り付けられている点が異なり、その他は同じであるので図５、図６中と同一符号を付している。この場合、薄いリード固定用のテープ20a を用いることによって、チップ上面の高さと内部リード11b 群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施できる。
＜第４の実施形態＞
図１１は、本発明の第４の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図１１に示す半導体装置は、前述した第３の実施形態の半導体装置と比べて、同じ種類および／または同じサイズの２つの半導体チップ10,102を、それぞれのパッド配列部が近接し、かつ、ずれた状態で絶縁性接着材を介して積層（スタック）した積層構造を有する点が異なり、その他は同じであるので図５中と同一符号を付している。
図１１において、リードフレームの長い内部リード11b 群のダイリード部上には、第１のボンディングパッド（図示せず、図３中の13に相当）群を有するパッドが一辺に設けられた第１のチップ10が裏面の薄い有機系絶縁膜12を介して搭載されている。第２のチップ102 は、第１のチップ10と同様の構成で第２のボンディングパッド（図示せず）群を有するパッドが一辺に設けられたチップであって、第１のチップ10に対してボンディングパッド群同士が近接し、かつ、互いのボンディングパッド群の配列がずれた状態で第１のチップ10上に絶縁性接着材122 を介して積層されている。ボンディングワイヤ群は、４つのグループに分かれている。
第１のボンディングワイヤ141 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第２のボンディングワイヤ142 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第３のボンディングワイヤ143 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
第４のボンディングワイヤ144 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
樹脂15は、リードフレームの内部リード11a,11b 群、各絶縁性接着材12,122、各チップ10,102および各ボンディングワイヤ141 〜144 群を封止し、樹脂パッケージを形成している。そして、一対の内部リード11a,11b 群に連なる一対の外部リード11c,11d 群（リードフレームの一部）が、樹脂パッケージの少なくとも一対の対向辺から突出して外部端子とされている。
図１１に示した半導体装置によれば、ＣＯＬ構造を有し、前述した第３の実施形態と同様の効果が得られるほか、チップを積層して高密度に実装することができる。
なお、前記各実施形態において、チップのボンディングパッド群のうちで、信号の入出力を行う入出力パッドは、ボンディングパッド群に近い側の内部リードとの間で直接にワイヤボンディング接続を行うことにより、入出力系のパッケージ内配線の寄生容量が少なくなり、外来ノイズの影響を受ける割合が少なくなるので好ましい。
＜第５の実施形態＞
図１２（ａ）、（ｂ）、（ｃ）は、第５の実施形態に係るＴＳＯＰ構造の半導体装置の断面構造を模式的に示す図、一部透視して模式的に示す上面図および底面図である。
図１２（ａ）、（ｂ）、（ｃ）に示す半導体装置は、前述した第３の実施形態と比べて、短い方の内部リード11a 群も長い方の内部リード11b 群と同様にディプレスされており、リード固定用のテープとして幅広の１枚のリード固定用のテープ20b が用いられ、その両端がリードフレームの吊りピン部11e までかかるように貼り付けられている点が異なり、その他は同じであるので図５、図６中と同一符号を付している。
このような構成によって、リード固定用のテープ20b を吊りピン部11e によって安定に支持することができ、長い方の内部リード11b 群化を安定に支持することができる。
＜適用例１のリードフレーム＞
図１３は、本発明の半導体装置をメモリ集積回路装置、例えばＮＡＮＤフラッシュメモリに適用した場合のリードフレームとそれに対応する外部端子の配列の一例を示す平面図である。ここでは、前記各実施形態で示したリードフレームと比べて、内部リード11a,11b 群の左右関係を反転させたリードフレームを示している。
図１３に示すリードフレームは、長い方の内部リード11b 群の各先端部が内部リード配列の幅方向の中央寄りに集中して配列され、その両側（幅方向の外寄り）に短い方の内部リード11a 群の各先端部が配列されている。この場合、短い方の内部リード11a 群の各内部リードは、リードフレームの製造上、急激に曲げるような引き回しが困難であるので、上記したように外寄りに配置することが好ましい。長い方の内部リード11b 群の各内部リードは、引き回しの自由度が高いので、前記したように中央寄りに配置している。
８ビット分の入出力用の外部端子Ｉ／Ｏ−０〜Ｉ／Ｏ−７に連なる各内部リード11a は、短い方の内部リード群内に属しており、近くのパッドとの間でワイヤボンディング接続されている。
＜適用例２のリードフレーム＞
図１４は、本発明の半導体装置をメモリ集積回路装置、例えばＮＡＮＤフラッシュメモリに適用した場合のリードフレームとそれに対応する外部端子の配列の他の例を示す平面図である。ここでは、前記各実施形態で示したリードフレームと比べて、内部リード11a,11b 群の左右関係を反転させたリードフレームを示している。
図１４に示すリードフレームにおいて、リードパターンは、一対の内部リード11a,11b群が幅方向に二分された各区分において、長い方の内部リード11b 群の各先端部が内部リード配列の幅方向の中央寄りに集中して配列され、その両側（幅方向の外寄り）に短い方の内部リード11a 群の各先端部が配列されている。そして、８ビット分の入出力用の外部端子Ｉ／Ｏ−０〜Ｉ／Ｏ−７に連なる各内部リード11a は、パッド13群に近い側の内部リード群内に属しており、近くのパッドとの間でワイヤボンディング接続されている。
＜各実施形態におけるリードフレームの変形例＞
各実施形態中のリードフレームとして、例えば図１３あるいは図１４に示したように、内部リード11a,11b 群の最外部近辺のリード幅を太くし、フレーム側面部の吊りピン部11f と結合した状態、つまり吊りピン部同士をパッケージ内部で繋いで大きくした状態とし、チップ搭載時にチップの支持面積を大きくしておくことが好ましい。これにより、チップが片側の内部リード11b 群のみにより支えられている構造と比べて、チップ搭載時の内部リード11b 群の先端部の撓みを抑え、チップの重みによる内部リード11b 群の変形を防止することができる。
＜第６の実施形態＞
図１５は、本発明の第６の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図１５の半導体装置を樹脂パッケージの裏面側から透視して概略的に示す平面図は、図２に示した平面図と同様になる。図１５の半導体装置で使用されるパッドが一辺に設けられた半導体チップ上のパッドレイアウトの一例およびチップ裏面にフィルム状の絶縁性接着材（有機系絶縁膜）が付着している状態を示す平面図は、それぞれ図３（ａ）、（ｂ）に示した平面図と同様になる。
図１５において、リードフレーム11は、それぞれ複数のリードが配列されてなる一対の対向する外部リード11c,11d 群と、この外部リード11c,11d 群からそれぞれ内側（互いに対向する方向）に向かって延長されたそれぞれ複数の内部リードが配列されてなる一対の内部リード群11a,11b と、吊りピン部（図示せず）を有する。ここで、２つの内部リード11a,11b 群は、それぞれの長さが異なるように形成されており、同一面上に配置されており、その一部（中央部）は半導体チップ10を搭載するためのダイリード部（チップ搭載部）として用いられる。この場合、内部リード11a,11b 群は、いずれもディプレスされておらず、内部リード11a,11b 群の高さが段違いになってもいない。
半導体チップ10は、素子形成面側のチップ一辺に沿って集中してボンディングパッド13群が配置され、かつ、裏面に例えば２０〜４０μｍの膜厚の薄いフィルム状の有機系絶縁膜12が付着している。この有機系絶縁膜12は、例えばポリイミド系エポキシ樹脂からなる。このチップ10は、一方の内部リード群11b のダイリード部上に有機系絶縁膜12を介して搭載されている。この場合、チップ10は、ボンディングパッド13群が他方の内部リード11a 群、つまりチップ10を搭載していない短い方の内部リード11a 群に近い側となる向きに配置されている。換言すれば、短い方の内部リード11a 群の先端部がボンディングパッド13群と対向配置されると共に、長い方の内部リード11b 群がチップ裏面を通過し、この内部リード11b 群の先端部が、チップ10のボンディングパッド13群と短い方の内部リード11a 群との間に位置するまで延出している。
有機系絶縁膜12は、チップ裏面とダイリード部との絶縁性を高めるために用いており、ウェハから個別に分離するスクライブ（ダイシング）工程に際してウェハ裏面に貼り付けられたフィルム上の絶縁性接着材がチップ裏面に残ったものを流用できる。
そして、チップ10を搭載していない短い方の内部リード11a 群、つまりチップ10のボンディングパッド13群に近い側の内部リード11a 群とボンディングパッド13群の一部のボンディングパッドとの間は、第１のボンディングワイヤ141 群により接続されている。
また、チップ10を搭載している長い方の内部リード群11b の先端部とボンディングパッド13群の一部のボンディングパッドとの間は、第２のボンディングワイヤ142 群により接続されている。
樹脂15は、リードフレームの内部リード11a,11b 群、チップ10およびボンディングワイヤ141,142 群を封止し、樹脂パッケージを形成している。この樹脂パッケージは、リードフレームのチップ搭載面側の封止部分がチップ非搭載面側の封止部分よりも厚くなるように形成されている。これにより、チップ10は、樹脂パッケージの厚み方向の中央部位置で封止されている状態になっている。
そして、一対の内部リード11a,11b 群にそれぞれ連なる部分が樹脂パッケージの少なくとも対向する一対の辺から外部へ突出して外部リード11c,11d （リードフレームの一部）となっている。換言すれば、外部リード11c,11d は樹脂パッケージの厚み方向の中央部位置より厚み方向へずれた位置から外部へ突出している。この場合、外部リード11c,11d は、半導体チップの側面に沿うようにリードフレームのチップ搭載面側の方向へ折れ曲げられてなり、さらにその先端側は例えば樹脂パッケージから離れる方向へ折れ曲げられて外部端子とされている。換言すれば、チップ10は、フェイスダウン状態で樹脂パッケージ内に封止されている。
図１５に示した構成の半導体装置によれば、長い方の内部リード11b 群上にチップ10を配置して内部リード11a,11b 群とチップ10のボンディングパッド13群とをボンディングワイヤ141,142 で接続するチップオンリード（ＣＯＬ）構造を有する。従来例のリードオンチップ（ＬＯＣ）構造においてチップの上下にリードが存在するものとは異なり、必要とするリードフレームが１枚で済み、製造工程が簡単である。この場合、リードフレームの内部リード11a,11b 群は同一面上に配置されており、内部リード11a,11b 群はディプレスされていない点でも、製造工程が簡単である。
しかも、長い方の内部リード11b 群上で長さ方向の中央部のダイリード部上にチップ10を接着固定し、チップ10のボンディングパッド13群をそれに近い一対の内部リード11a,11b 群の先端部に対して、つまり、チップ10のボンディングパッド13群側の片側でワイヤボンディング接続を行っているので、ボンディングワイヤが短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際、ワイヤボンディングが流れる、あるいは隣合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。
また、樹脂パッケージは、リードフレームのチップ搭載面側の封止部分がチップ非搭載面側の封止部分よりも厚くなるように形成されているので、樹脂パッケージの厚み方向の中央部位置でチップ10を封止することが可能になっている。
また、外部リード11c,11d は樹脂パッケージの側面部から外部へ突出し、半導体チップの側面に沿うようにリードフレームのチップ搭載面側の方向へ折れ曲げられており、チップ10は、フェイスダウン状態で樹脂パッケージ内に封止されている。したがって、製品の組み立て工程において、パッケージ形成後に樹脂パッケージの上面側、つまりリードフレームのチップ非搭載面側にレーザ光の照射によるマーキングを行う際は、レーザ光とチップとの間にリードフレームの内部リード11b が介在する。このため、レーザ光がモールド樹脂を透過してチップ表面に到達してチップにダメージを与える、あるいはレーザ光がボンディングワイヤを透過して断線不良が生じる、という悪影響が軽減される。
また、本実施形態および他の実施形態に係るチップ10は、素子形成面側のチップ一辺に沿って集中してボンディングパッド13群が配置されたチップレイアウトを有するので、チップサイズを小さくできる。即ち、例えばＮＡＮＤフラッシュメモリなどの大容量のメモリチップでは、メモリセル周辺回路のレイアウトの配置の仕方で回路結線が合理化され、面積が変わる。本例のチップ10のようにチップ一辺に沿って集中配設された片側パッド構成の場合、パッドと回路の引き回し線が合理化されるので、その分だけチップ面積が小さくなる。なお、片側パッド構成のＮＡＮＤフラッシュメモリのレイアウトの一例については後述する。したがって、本発明は、低価格の積層パッケージ技術を要求される例えば大容量メモリのＮＡＮＤ型のフラッシュメモリなどに使用して好適である。
また、リードフレームの内部リード11a,11b 群は、外部信号または電源電位、接地電位が与えられるので、チップ10とは絶縁されていなければならない。そこで、絶縁タイプのフィルム状のマウント剤とチップ裏面の有機系絶縁膜により、チップ10とリードフレームの内部リード11b 群との電気的絶縁性を高め、信頼性を確保することができる。
また、チップ10は、裏面の薄い絶縁性接着材12によりダイリード部上に接着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード11a,11b 群の先端部の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。また、パッケージ内で、リードフレームの内部リード11b 群上に搭載されたチップ10の一辺方向にボンディングワイヤが集約されているので、より大きなチップを搭載することが可能になった。
特に、チップのボンディングパッド13群のうちで、信号の入出力を行う入出力パッドは、ボンディングパッド13群に近い側の内部リード11b との間で直接にワイヤボンディング接続を行うことにより、入出力系のパッケージ内配線の寄生容量が少なくなり、外来ノイズの影響を受ける割合が少なくなるので好ましい。
＜第７の実施形態＞
図１６は、本発明の第７の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。
図１６に示す半導体装置は、前述した第６の実施形態の半導体装置と比べて、同じ種類および／または同じサイズのパッドが一辺に設けられた２つの半導体チップ10,102を、それぞれのパッド配列部が近接し、かつ、平面的に位置がずれた状態で絶縁性接着材122 を介して積層（スタック）した構造を有する点が異なり、その他は同じであるので図１５中と同一符号を付している。
図１６において、リードフレームの長い内部リード11b 群のダイリード部上には、第１のボンディングパッド（図示せず、図３中の13に相当）群を有する第１のチップ10が裏面の薄い有機系絶縁膜12および通常のマウント剤を介して搭載されている。第２のチップ102 は、第１のチップ10と同様の構成で第２のボンディングパッド（図示せず）群を有するチップであって、第１のチップ10に対してボンディングパッド群同士が近接し、かつ、互いのボンディングパッド群の配列がずれた状態で第１のチップ10上に絶縁性接着材122 を介して積層されている。ボンディングワイヤ群は、４つのグループに分かれている。
第１のボンディングワイヤ141 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第２のボンディングワイヤ142 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド13群の一部のボンディングパッドとを接続している。
第３のボンディングワイヤ143 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
第４のボンディングワイヤ144 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
樹脂15は、リードフレームの内部リード11a,11b 群、各絶縁性接着材12,122、各チップ10,102および各ボンディングワイヤ141 〜144 群を封止し、樹脂パッケージを形成している。そして、一対の内部リード11a,11b 群に連なる部分が、樹脂パッケージの少なくとも一対の対向辺から突出して一対の外部リード11c,11d 群（リードフレームの一部）となり、さらにその先端側が外部端子とされている。
図１６に示した半導体装置によれば、ＣＯＬ構造を有し、前述した第１の実施形態と同様の効果が得られる。即ち、長い方の内部リード11b 群上で長さ方向の中央部に第１のチップ10を接着固定し、平面的に位置をずらして第１のチップ10上に第２のチップ102 を接着固定し、２つのチップ10,102上のボンディングパッド群と近傍の内部リード11a,11b 群の先端部との間でワイヤボンディング接続を行っているので、ボンディングワイヤが短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際、ボンディングワイヤが流れる、あるいは隣合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。また、第１のチップ10は、裏面の薄い絶縁性接着材12により内部リード11b 群上に接着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。さらに、チップを積層しているので、高密度に実装することができる
＜第８の実施形態＞
第８の実施形態では、第６の実施形態の半導体装置に対して、長い方の内部リード11b群の相対的な位置がずれる、またはそのリード先端近傍でのリード同士が接触する、ことを防止するために、絶縁性接着材付きのリード固定用のテープ20を使用したものである。
図１７は、本発明の第８の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図１７の半導体装置を樹脂パッケージ裏面側から透視して概略的に示す平面図は、図６に示した平面図と同様になる。
図１７に示す半導体装置は、前述した第６の実施形態の半導体装置と比べて、絶縁性接着材付きの例えばポリイミドテープからなるリード固定用のテープ20が、長い方の内部リード11b 群の長さ方向に直交する方向に、内部リード11b 群の裏面側でチップの両側に貼り付けられている点が異なり、その他は同じであるので図１５中と同一符号を付している。
図１７に示した半導体装置によれば、ＣＯＬ構造であり、前述した第１の実施形態と同様の効果が得られるほか、テープ20自体がリードフレーム上に安定に固定され、長い方の内部リード11b 群がテープ20で固定されるので、長い方の内部リード11b 群の相対的な位置がずれる、またはそのリード先端近傍でリード同士が接触する、ことを防止できる。ワイヤボンディング接続を安定に行うためには、少なくとも１つのリード固定用のテープ20は、長い方の内部リード11b 群のリード先端近傍の下方に位置することが好ましい。
なお、リード固定用のテープ20を使用することによって、テープ20とチップ10により囲まれる部分の封止樹脂の充填性の低下やコストアップが問題になる場合には、充填性低下の防止やコスト低減を図るためにテープを使用しないこともできる。
＜第８の実施形態の変形例１＞
図１８は、第８の実施形態の変形例１に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図８は、図１８の半導体装置を樹脂パッケージ裏面側から透視して概略的に示す平面図は、図８に示した平面図と同様になる。
図１８に示す半導体装置は、前述した第８の実施形態と比べて、絶縁性接着材付きのリード固定用のテープ20が、長い方の内部リード11b 群の長さ方向に直交する方向に、内部リード群の裏面側でチップに少なくとも一部がかかる位置に貼り付けられている点が異なり、その他は同じであるので図１７中と同一符号を付している。
このような構成により、第２の実施形態と基本的に同様の効果が得られ、さらに、絶縁性接着材付きのリード固定用のテープ20がチップ10の裏面の上方に存在するので、チップのダイボンディング時に長い方の内部リード11b 群に係る圧力を分散させ、内部リード11b 群を安定に固定することができる。
＜第８の実施形態の変形例２＞
図１９は、第８の実施形態の変形例２に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図１９の半導体装置を樹脂パッケージ裏面側から透視して概略的に示す平面図は、図１０に示した平面図と同様になる。
図１９に示す半導体装置は、前述した第８の実施形態と比べて、絶縁性接着材付きのリード固定用のテープ20a が、長い方の内部リード11b 群の長さ方向に直交する方向に、内部リード11b 群のチップ搭載面側でチップ裏面に少なくとも一部がかかる位置に貼り付けられている点が異なり、その他は同じであるので図１７中と同一符号を付している。この場合、薄いリード固定用のテープ20a を用いることによって、チップ上面の高さと内部リード11b 群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施できる。
＜第９の実施形態＞
図２０は、本発明の第９の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図である。図２０に示す半導体装置は、前述した第８の実施形態の半導体装置と比べて、同じ種類および／または同じサイズの２つの半導体チップ10,102を、それぞれのパッド配列部が近接し、かつ、ずれた状態で絶縁性接着材を介して積層（スタック）した積層構造を有する点が異なり、その他は同じであるので図１７中と同一符号を付している。
図２０において、リードフレームの長い内部リード11b 群のダイリード部上には、第１のボンディングパッド（図示せず、図３中の13に相当）群を有するパッドが一辺に設けられた第１のチップ10が裏面の薄い有機系絶縁膜12を介して搭載されている。第２のチップ102 は、第１のチップ10と同様の構成で第２のボンディングパッド（図示せず）群を有するパッドが一辺に設けられたチップであって、第１のチップ10に対してボンディングパッド群同士が近接し、かつ、互いのボンディングパッド群の配列がずれた状態で第１のチップ10上にマウント剤もしくはフィルム材などからなる絶縁性接着材122 を介して固着状態で積層されている。ボンディングワイヤ群は、４つのグループに分かれている。
第１のボンディングワイヤ141 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第２のボンディングワイヤ142 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第１のチップ10上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第３のボンディングワイヤ143 群は、第１のチップ10を搭載していない側の内部リード11a 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
第４のボンディングワイヤ144 群は、第１のチップ10を搭載している側の内部リード11b 群の一部の内部リードの先端部と第２のチップ102 上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
樹脂15は、リードフレームの内部リード11a,11b 群、各絶縁性接着材12,122、各チップ10,102および各ボンディングワイヤ141 〜144 群を封止し、樹脂パッケージを形成している。そして、一対の内部リード11a,11b 群に連なる部分が、樹脂パッケージの少なくとも一対の対向辺から突出して一対の外部リード11c,11d 群（リードフレームの一部）となり、さらにその先端側が外部端子とされている。
図２０に示した半導体装置によれば、ＣＯＬ構造を有し、前述した第３の実施形態と同様の効果が得られるほか、チップを積層して高密度に実装することができる。
なお、前記各実施形態において、チップのボンディングパッド群のうちで、信号の入出力を行う入出力パッドは、ボンディングパッド群に近い側の内部リードとの間で直接にワイヤボンディング接続を行うことにより、入出力系のパッケージ内配線の寄生容量が少なくなり、外来ノイズの影響を受ける割合が少なくなるので好ましい。
＜第１０の実施形態＞
図２１（ａ）、（ｂ）は、第１０の実施形態に係るＴＳＯＰ構造の半導体装置を樹脂パッケージ裏面側から透視して模式的に示す上面図および底面図である。
図２１（ａ）、（ｂ）に示す半導体装置は、前述した第８の実施形態と比べて、リード固定用のテープとして幅広の１枚のリード固定用のテープ20b が用いられ、その両端がリードフレームの吊りピン部11e までかかるように貼り付けられている点が異なり、その他は同じであるので図１７中と同一符号を付している。
このような構成によって、リード固定用のテープ20b を吊りピン部11e によって安定に支持することができ、長い方の内部リード11b 群化を安定に支持することができる。
なお、前述した第６の実施形態乃至第１０の実施形態の半導体装置を例えばＮＡＮＤフラッシュメモリに適用する場合、図１３あるいは図１４に示した平面図を参照して前述したようなリードフレームを採用することができる。
図２２は、本発明の適用例として片側パッド構成のＮＡＮＤフラッシュメモリがモノシリックに集積された半導体チップのレイアウトの一例を概略的に示す平面図である。
図２２に示す半導体チップ１００において、１０１はセルアレイ、１０２はビット線選択回路、１０３はセンスアンプ及びラッチ回路、１０４はカラムデコーダ、１０５はドライバ、１０６はロウデコーダ、１１０は周辺回路の配置領域である。
セルアレイ１０１は、複数のメモリセルをマトリクス状に配置しており、マトリクスの行方向に走行する複数のワード線および選択ゲート線と、マトリクスの列方向に走行する複数のビット線と、奇数番目のビット線間及び偶数番目のビット線間をシールドする電位を供給するシールド電源（図示せず）とを有する。
ビット線選択回路１０２はセルアレイ１０１に列方向に隣接して配置される。ビット線選択回路１０２のセルアレイ１０１とは反対側の列方向に隣接してセンスアンプ及びラッチ回路１０３、及びカラムデコーダ１０４が配置される。セルアレイ１０１の行方向に隣接してロウデコーダ１０６が配置される。ロウデコーダ１０６の列方向に隣接し、且つビット線選択回路１０２、センスアンプ及びラッチ回路１０３及びカラムデコーダ１０４の行方向に隣接してドライバ１０５が配置される。ドライバ１０５及びカラムデコーダ１０４の列方向に隣接して周辺回路１１０が配置される。このように、ビット線選択回路１０２を駆動するドライバ１０５が一箇所に集約されるので、集積度が向上して回路規模を削減可能となる。
センスアンプ１０３は、メモリセルからビット線を介して読み出されたデータを増幅する。ビット線選択回路１０２は、奇数番目のビット線がセンスアンプ１０３に導通するときは、偶数番目のビット線をシールド電源に導通させ、偶数番目のビット線がセンスアンプ１０３に導通するときは、奇数番目のビット線をシールド電源に導通させる。このように、ビット線選択回路１０２は、ビット線を選択してセンスアンプ１０３に接続する機能と、非選択のビット線をシールド電源に接続する機能とを兼ねている。このため、それぞれの機能を有する回路を２つに分けて配置する場合に比較して、集積度が向上して回路規模を削減可能となる。
なお、ＮＡＮＤフラッシュメモリにあける読み出し動作を概略的に説明する。ロウデコーダ１０６は、周辺回路１１０のアドレスバッファからのブロックアドレス信号及びロウアドレス信号に基づいて、セルアレイ１０１の複数のブロック（図示せず）のうちひとつと複数のワード線（図示せず）のうち一本を選択する。ドライバ１０５は、ロウデコーダ１０６を介して、選択されたブロック内の選択ゲートに電位Ｖsg（例えば３．５Ｖ）を与え、非選択のブロック内の選択ゲートに接地電位ＧＮＤを与える。更にドライバ１０５は、読み出し動作時には、ロウデコーダ１０６を介して、選択されたワード線に接地電位ＧＮＤを与え、非選択のワード線に電圧Ｖｓ（例えば３．５Ｖ）を与える。
カラムデコーダ１０４は、周辺回路１１０のアドレスバッファからのカラムアドレス信号に基づいて、複数のビット線（図示せず）のうち一本を選択する。センスアンプ及びラッチ回路１０３は、選択されたビット線から読み出され、ビット線選択回路１０２を介して入力されたデータを増幅して保持する。センスアンプ及びラッチ回路１０３に保持されたデータはカラムデコーダ１０４を介して周辺回路１１０のＩ／Ｏバッファに出力される。
本発明は、前記したＴＳＯＰ構造に限らず、例えば四辺に外部端子を有するパッケージ構造を有する半導体装置などにも適用できる。
本発明の第１の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す部分断面側面図および一部透視上面図。 図１の半導体装置を一部透視して概略的に示す平面図。 図１中のパッドが一辺に設けられたチップ上のパッドレイアウトの一例を示す平面図およびチップ裏面にフィルム状の絶縁性接着材が付着している状態を示す側面図。 本発明の第２の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 本発明の第３の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 図５の半導体装置を一部透視して概略的に示す平面図。 第３の実施形態の変形例１に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 図７の半導体装置を一部透視して概略的に示す平面図。 第３の実施形態の変形例２に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 図９の半導体装置を一部透視して概略的に示す平面図。 本発明の第４の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 本発明の第５の実施形態に係るＴＳＯＰ構造の半導体装置の断面構造を模式的に示す断面図、一部透視して模式的に示す上面図および底面図。 本発明の半導体装置をメモリ集積回路装置に適用した場合のリードフレームとそれに対応する外部端子の配列の一例を示す平面図。 本発明の半導体装置をメモリ集積回路装置に適用した場合のリードフレームとそれに対応する外部端子の配列の他の例を示す平面図。 本発明の第６の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す部分断面側面図および一部透視上面図。 本発明の第７の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 本発明の第８の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 第８の実施形態の変形例１に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 第８の実施形態の変形例２に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 本発明の第９の実施形態に係るＴＳＯＰ構造の半導体装置を概略的に示す断面図。 本発明の第１０の実施形態に係るＴＳＯＰ構造の半導体装置を樹脂パッケージ裏面側から透視して模式的に示す上面図および底面図。 本発明の適用例として片側パッド構成のＮＡＮＤフラッシュメモリの半導体チップのレイアウトの一例を概略的に示す平面図。
符号の説明
10…チップ、11…リードフレーム、11a,11b …内部リード、11c,11d …外部リード、12…有機系絶縁膜（接着材）、13…ボンディングパッド、141 …第１のボンディングワイヤ、142 …第２のボンディングワイヤ、15…樹脂。

Claims (2)

  1. それぞれ複数の内部リードが配列された少なくとも一対の内部リード群を有するリードフレームと、
    素子形成面側のチップ一辺に沿って集中して配置されたボンディングパッド群を有し、前記リードフレームの一対の内部リード群のうちで長い方の内部リード群上に絶縁性接着材を介して搭載された半導体チップと、
    前記一対の内部リード群のうちで前記半導体チップを搭載していない側の内部リード群と前記ボンディングパッド群の一部のボンディングパッドとを接続する第１のボンディングワイヤ群と、
    前記一対の内部リード群のうちで前記半導体チップを搭載している側の内部リード群の先端部と前記ボンディングパッド群の一部のボンディングパッドとを接続する第２のボンディングワイヤ群と、
    前記半導体チップを搭載している側の内部リード群のチップ搭載面とは反対面の裏面に、前記内部リード群の長さ方向と直交する方向で、かつ前記半導体チップに少なくとも一部がかかる位置に貼り付けられたリード固定用のテープと、
    前記リードフレームの内部リード群、半導体チップおよびボンディングワイヤ群を封止する樹脂パッケージとを具備することを特徴とする半導体装置。
  2. 素子形成面側のチップ一辺に沿って集中して配置されたボンディングパッド群を有する半導体チップと、
    それぞれ複数の内部リードが配列された一対の内部リード群を有するリードフレームであって、前記一対の内部リード群のうちの一方の内部リード群は前記半導体チップが搭載されるチップ搭載面を有し、前記一対の内部リード群のうちの他方の内部リード群の先端部は前記半導体チップの前記ボンディングパッド群に対向するよう配置され、前記一方の内部リード群の先端部は前記他方の内部リード群の先端部と前記半導体チップとの間に位置するよう配置されたリードフレームと、
    前記他方の内部リード群と前記ボンディングパッド群の一部のボンディングパッドとを接続する第１のボンディングワイヤ群と、
    前記一方の内部リード群の先端部と前記ボンディングパッド群の一部のボンディングパッドとを接続する第２のボンディングワイヤ群と、
    前記半導体チップを搭載している側の内部リード群のチップ搭載面とは反対面の裏面に、前記内部リード群の長さ方向と直交する方向で、かつ前記半導体チップに少なくとも一部がかかる位置に貼り付けられたリード固定用のテープと、
    前記リードフレームの内部リード群、半導体チップおよびボンディングワイヤ群を封止する樹脂パッケージとを具備することを特徴とする半導体装置。
JP2005025549A 2004-04-27 2005-02-01 半導体装置 Active JP4372022B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005025549A JP4372022B2 (ja) 2004-04-27 2005-02-01 半導体装置
KR1020050034591A KR100632327B1 (ko) 2004-04-27 2005-04-26 리드 프레임 위에 반도체 칩이 탑재되어 있는 반도체 장치
US11/114,151 US7339257B2 (en) 2004-04-27 2005-04-26 Semiconductor device in which semiconductor chip is mounted on lead frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004131648 2004-04-27
JP2005025549A JP4372022B2 (ja) 2004-04-27 2005-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2005340766A JP2005340766A (ja) 2005-12-08
JP4372022B2 true JP4372022B2 (ja) 2009-11-25

Family

ID=35135590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005025549A Active JP4372022B2 (ja) 2004-04-27 2005-02-01 半導体装置

Country Status (3)

Country Link
US (1) US7339257B2 (ja)
JP (1) JP4372022B2 (ja)
KR (1) KR100632327B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060884B2 (en) 2007-07-10 2011-11-15 Sharp Laboratories Of America, Inc. Deterministic task scheduling in a computing device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
JP4372022B2 (ja) 2004-04-27 2009-11-25 株式会社東芝 半導体装置
JP2007129182A (ja) 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
TWI251939B (en) * 2005-05-24 2006-03-21 Siliconware Precision Industries Co Ltd Lead-frame type semiconductor package and lead frame thereof
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US20070158794A1 (en) * 2006-01-05 2007-07-12 Powertech Technology Inc. Package structure of thin lead-frame
US7728411B2 (en) * 2006-02-15 2010-06-01 Sandisk Corporation COL-TSOP with nonconductive material for reducing package capacitance
US7727816B2 (en) 2006-07-21 2010-06-01 Stats Chippac Ltd. Integrated circuit package system with offset stacked die
US7618848B2 (en) * 2006-08-09 2009-11-17 Stats Chippac Ltd. Integrated circuit package system with supported stacked die
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
JP2008071935A (ja) * 2006-09-14 2008-03-27 Toshiba Corp 半導体装置
US7701042B2 (en) * 2006-09-18 2010-04-20 Stats Chippac Ltd. Integrated circuit package system for chip on lead
US8097934B1 (en) 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
US7915716B2 (en) * 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
KR100979238B1 (ko) * 2007-10-10 2010-08-31 주식회사 하이닉스반도체 반도체 패키지
US20090096073A1 (en) 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
KR20090048040A (ko) * 2007-11-09 2009-05-13 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP2009200253A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体装置
JP2009224726A (ja) * 2008-03-18 2009-10-01 Powertech Technology Inc Ｃｏｌ型半導体パッケージ
US20090236710A1 (en) * 2008-03-19 2009-09-24 Powertech Technology Inc. Col semiconductor package
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
TWI399840B (zh) * 2008-09-15 2013-06-21 Powertech Technology Inc 具有獨立內引腳之導線架及其製造方法
TWI382510B (zh) * 2008-09-15 2013-01-11 Powertech Technology Inc 使用獨立內引腳之半導體封裝構造
US7911067B2 (en) * 2008-09-22 2011-03-22 Stats Chippac Ltd. Semiconductor package system with die support pad
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
US8049339B2 (en) * 2008-11-24 2011-11-01 Powertech Technology Inc. Semiconductor package having isolated inner lead
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
MY156085A (en) 2009-09-08 2016-01-15 Sumitomo Bakelite Co Semiconductor device
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor
US8969985B2 (en) * 2011-08-30 2015-03-03 Infineon Technologies Ag Semiconductor chip package and method
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) * 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US8541870B1 (en) * 2012-10-04 2013-09-24 Powertech Technology Inc. Semiconductor package utilizing tape to reinforce fixing of leads to die pad
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
US10921391B2 (en) 2018-08-06 2021-02-16 Allegro Microsystems, Llc Magnetic field sensor with spacer
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH04302164A (ja) 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JPH0637136A (ja) * 1992-05-22 1994-02-10 Nec Ic Microcomput Syst Ltd 半導体装置
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
EP0595021A1 (en) 1992-10-28 1994-05-04 International Business Machines Corporation Improved lead frame package for electronic devices
WO1996013855A1 (en) * 1994-10-27 1996-05-09 National Semiconductor Corporation A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
JP3415509B2 (ja) 1999-09-28 2003-06-09 エヌイーシーマイクロシステム株式会社 半導体装置
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6445603B1 (en) * 2000-08-21 2002-09-03 Micron Technology, Inc. Architecture, package orientation and assembly of memory devices
US6437449B1 (en) * 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US7367503B2 (en) * 2002-11-13 2008-05-06 Sandisk Corporation Universal non-volatile memory card used with various different standard cards containing a memory controller
JP4372022B2 (ja) 2004-04-27 2009-11-25 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060884B2 (en) 2007-07-10 2011-11-15 Sharp Laboratories Of America, Inc. Deterministic task scheduling in a computing device

Also Published As

Publication number Publication date
KR100632327B1 (ko) 2006-10-12
KR20060047469A (ko) 2006-05-18
US20050236698A1 (en) 2005-10-27
JP2005340766A (ja) 2005-12-08
US7339257B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP4372022B2 (ja) 半導体装置
US11424176B2 (en) Semiconductor device with sealed semiconductor chip
US7755175B2 (en) Multi-stack chip package with wired bonded chips
JP2567961B2 (ja) 半導体装置及びリ−ドフレ−ム
KR101540551B1 (ko) 반도체 장치
US20040145042A1 (en) Semiconductor device
US20060113677A1 (en) Multi-chip module
US7569921B2 (en) Semiconductor device and manufacturing method thereof
JP5619128B2 (ja) 半導体装置
JP2748940B2 (ja) 樹脂封止型半導体装置
JP6023866B2 (ja) 半導体装置
JPH0831561B2 (ja) 半導体装置
JP2005303185A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4372022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350