JP2007129182A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007129182A
JP2007129182A JP2006115959A JP2006115959A JP2007129182A JP 2007129182 A JP2007129182 A JP 2007129182A JP 2006115959 A JP2006115959 A JP 2006115959A JP 2006115959 A JP2006115959 A JP 2006115959A JP 2007129182 A JP2007129182 A JP 2007129182A
Authority
JP
Japan
Prior art keywords
group
chip
lead
resin
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006115959A
Other languages
English (en)
Inventor
Isao Ozawa
勲 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006115959A priority Critical patent/JP2007129182A/ja
Priority to KR1020060041841A priority patent/KR100810324B1/ko
Priority to US11/430,965 priority patent/US7919837B2/en
Priority to CNB2006100817751A priority patent/CN100440498C/zh
Publication of JP2007129182A publication Critical patent/JP2007129182A/ja
Priority to US13/029,466 priority patent/US8970019B2/en
Priority to US14/617,637 priority patent/US10366942B2/en
Priority to US16/438,826 priority patent/US10872844B2/en
Priority to US16/952,968 priority patent/US11424176B2/en
Priority to US17/864,064 priority patent/US11854946B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】本発明は、樹脂封止型の半導体パッケージ装置において、樹脂封止を行う際に、樹脂による成形性を安定化させることができるようにする。
【解決手段】たとえば、ボンディングパッド群が一辺に設けられたチップ１０をリードフレーム１１上に搭載し、樹脂１５で封止した半導体パッケージ装置において、リードフレーム１１は一対の内部リード群１１ａ，１１ｂを有し、チップ１０は裏面の有機系絶縁膜１２を介して、長い方の内部リード１１ｂ群および吊りピン部１１ｆ上に搭載されている。吊りピン部１１ｆは、長い方の内部リード１１ｂの、最も外側の内部リードに接続されるとともに、チップ１０の裏面に固着されて、チップ１０を安定にホールドする構成となっている。
【選択図】 図３

Description

本発明は、半導体装置に関するもので、特に、リードフレーム上に半導体チップを搭載し、そのチップの周囲を樹脂で封止したパッケージ構造を有する半導体パッケージ装置に関する。
近年、パッドのすべてを半導体チップの所定の一辺に沿って設けた半導体チップを用いたボールグリッドアレイ（ＢＧＡ）構造の半導体パッケージ装置が考えられている（たとえば、特許文献１参照）。このパッケージ装置においては、パッドが一辺に設けられたチップを下層チップの辺端部に積層することで、チップサイズを縮小しつつ、ワイヤボンディングを容易にしている。
しかしながら、このパッドが一辺に設けられた半導体チップをＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）構造の半導体パッケージ装置に用いようとすると、以下に述べるような問題がある。
ＴＳＯＰ構造を有する半導体パッケージ装置では、チップがリードフレームのダイパッド部上に絶縁性接着材を介して固着され、リードフレームの内部リード群とチップ上のパッド群とがそれぞれボンディングワイヤで接続される。パッドが一辺に設けられた半導体チップを用いると、パッド群に近い内部リード群とパッド群から遠い内部リード群とが生じ、パッド群から遠い側の内部リード群とパッド群とをボンディングワイヤで接続しようとすると、ボンディングワイヤが非常に長くなる。その結果、この後の樹脂封止の工程で樹脂によりワイヤが流され易くなり、隣り合うワイヤ同士が電気的に短絡し易くなる。
なお、特許文献２には、主面の一辺にボンディングパッドが形成された半導体チップと、それと同一の半導体チップとが、互いに同一方向を向いて重ねて基板上に積層され、ボンディングパッドが互いに近接配置された半導体装置が開示されている。
特開２００１−１０２５１５号公報（第４−５頁、第１図） 特開２００１−２１７３８３号公報
本発明は、上記の問題点を解決すべくなされたもので、リードフレーム上に搭載された、パッドが一辺に設けられた半導体チップの、内部リードとパッドとのワイヤボンディング接続および樹脂封止を支障なく行い得る半導体装置を提供することを目的とする。
本願発明の一態様によれば、素子形成面側のチップ一辺に沿って配置されたボンディングパッド群を有する半導体チップと、各先端部が前記半導体チップの前記ボンディングパッド群の一部と対向するように配置された第１の内部リード群、および、前記半導体チップの非素子形成面側が固着されるチップ搭載部を有し、各先端部が前記第１の内部リード群の各先端部と前記半導体チップとの間に位置するように配置された第２の内部リード群を含むリードフレームと、前記第１の内部リード群と前記ボンディングパッド群の一部のボンディングパッドとを接続する第１のボンディングワイヤ群と、前記第２の内部リード群の先端部と前記ボンディングパッド群の一部のボンディングパッドとを接続する第２のボンディングワイヤ群と、前記半導体チップの非素子形成面に固着された吊りピン部と、前記吊りピン部、および、前記第１，第２の内部リード群と前記第１，第２のボンディングワイヤ群との接続部を含んで、前記半導体チップの周囲を封止する樹脂パッケージとを具備したことを特徴とする半導体装置が提供される。
上記の構成により、リードフレーム上に搭載された、パッドが一辺に設けられた半導体チップの、内部リードとパッドとのワイヤボンディング接続および樹脂封止を支障なく行い得る半導体装置を提供できる。
以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、寸法の比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
［第１の実施形態］
図１乃至図３は、本発明の第１の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の基本構成を示すものである。なお、図１は半導体パッケージ装置の断面図であり、図２は半導体パッケージ装置の内部を該装置の裏面側より透過して示す平面（下面）図であり、図３は半導体パッケージ装置の内部を該装置の表面側より透過して示す平面（上面）図である。
図１乃至図３において、リードフレーム１１は、それぞれ複数の外部リードが配列されてなる外部リード１１ｃ，１１ｄ群と、この外部リード１１ｃ，１１ｄ群からそれぞれ内側（互いに対向する方向）に向かって延長された、それぞれ複数の内部リードが配列されてなる内部リード１１ａ，１１ｂ群と、吊りピン部１１ｆとを有する。ここで、２つの内部リード１１ａ，１１ｂ群は、それぞれの長さが異なるように形成されている。たとえば、２つの内部リード１１ａ，１１ｂ群のうち、長い方の内部リード１１ｂ群の一部（ほぼ中央部）は、半導体チップ１０を搭載するためのダイリード部（チップ搭載部）として用いられる。この場合、内部リード１１ａ，１１ｂ群は、いずれもディプレスされておらず、内部リード１１ａ，１１ｂ群の高さがほぼ同一平面上に位置するように配置されている。
また、本実施形態の場合、吊りピン部１１ｆは、リードフレーム１１の一部である、たとえば、長い方の内部リード１１ｂ群の、最も外側に位置する内部リードにそれぞれ接続されている。
半導体チップ１０は、たとえば図４（ａ）および（ｂ）に示すように、素子形成面側のチップ一辺に沿って集中してボンディングパッド１３群が配置され、かつ、その裏面（非素子形成面）側に、２０〜４０μｍ厚程度の薄いフィルム（シート）状の有機系絶縁膜１２が付着されている。この有機系絶縁膜１２は、たとえばポリイミド系エポキシ樹脂からなる。
このチップ１０は、長い方の内部リード１１ｂ群のダイリード部および吊りピン部１１ｆ上に、有機系絶縁膜１２および通常のマウント剤を介して搭載されている。この場合、チップ１０は、ボンディングパッド１３群が他方の内部リード１１ａ群、つまり、チップ１０を搭載していない短い方の内部リード１１ａ群に近い側となる向きに配置されている。換言すれば、短い方の内部リード１１ａ群の先端部がボンディングパッド１３群と対向して配置されるとともに、長い方の内部リード１１ｂ群がチップ１０の裏面を通過し、その先端部が、チップ１０と短い方の内部リード１１ａ群との間に位置するまで延出されている。
有機系絶縁膜１２は、チップ１０の裏面とダイリード部との絶縁性を高めるために用いており、ウェハからチップ１０を個別に分離するスクライブ（ダイシング）工程に際して、ウェハの裏面に貼り付けられたフィルム状の絶縁性接着剤を流用できる。なお、有機系絶縁膜１２は、半導体チップ１０を積層しない場合には配置しないこともある。
そして、チップ１０を搭載していない短い方の内部リード１１ａ群、つまり、チップ１０のボンディングパッド１３群に遠い側の内部リード１１ａ群とボンディングパッド１３群の一部のボンディングパッドとの間は、第１のボンディングワイヤ１４１群により接続されている。また、チップ１０を搭載している長い方の内部リード１１ｂ群の先端部とボンディングパッド１３群の一部のボンディングパッドとの間は、第２のボンディングワイヤ１４２群により接続されている。
樹脂１５は、リードフレーム１１の内部リード１１ａ，１１ｂ群、吊りピン部１１ｆ、チップ１０およびボンディングワイヤ１４１，１４２群を封止し、樹脂パッケージを形成している。この樹脂パッケージは、リードフレーム１１のチップ搭載面（半導体パッケージ装置の裏面）側の封止部分が、チップ非搭載面（半導体パッケージ装置の表面）側の封止部分よりも厚くなるように形成されている。これにより、チップ１０は、樹脂パッケージの厚み方向のほぼ中央部付近の位置で封止されている状態になっている。
そして、内部リード１１ａ，１１ｂ群にそれぞれ連なる部分が、樹脂パッケージの少なくとも対向する一対の辺から外部へ突出して外部リード１１ｃ，１１ｄ群（リードフレーム１１の一部）となっている。換言すれば、外部リード１１ｃ，１１ｄ群は、樹脂パッケージの厚み方向の中央部付近の位置より厚み方向へずれた位置から外部へ突出している。この場合、外部リード１１ｃ，１１ｄ群は、半導体チップ１０の側面に沿うように、リードフレーム１１のチップ搭載面側の方向へ折り曲げられてなり、さらに、その先端側は、たとえば樹脂パッケージから離れる方向へ折り曲げられて外部端子とされている。換言すれば、チップ１０は、フェイスダウンの状態で樹脂パッケージ内に封止されている。
図１乃至図３に示した構成の半導体パッケージ装置によれば、長い方の内部リード１１ｂ群上にチップ１０を接着固定（固着）して、内部リード１１ａ，１１ｂ群とチップ１０のボンディングパッド１３群とをボンディングワイヤ１４１，１４２群で接続する、チップオンリード（ＣＯＬ）構造を有する。リードフレーム１１の内部リード１１ａ，１１ｂ群はほぼ同一平面上に配置されており、内部リード１１ａ，１１ｂ群はディプレスされていない。リードフレーム１１がディプレスされていない分、マウントやボンディングなどの製造工程がしやすくなる。これは、ディプレスされたフレームの場合、ディプレス量のバラツキが上述の製造工程に影響を与えるためである。また、フレームの製造工程において、ディプレスがある場合は、ディプレスする工程が必要になる。そのため、工程が複雑になり、フレーム製造歩留まりにも悪影響を与える。
特に、チップ１０の非素子形成面に対し、さらに、リードフレーム１１の吊りピン部１１ｆを固着させるようにしているので、樹脂封止を行う際に、樹脂１５による成形性を安定化させることが可能となり、内部リード１１ｂ群のみでチップ１０を固定させる場合に比べ、外観不良の発生を改善し得る。
しかも、長い方の内部リード１１ｂ群上の、長さ方向のほぼ中央部のダイリード部上にチップ１０を固着し、チップ１０のボンディングパッド１３群をそれに近い一対の内部リード１１ａ，１１ｂ群の先端部に対して、つまり、チップ１０のボンディングパッド１３群側の片側でワイヤボンディング接続を行っているので、ボンディングワイヤ１４１，１４２群が短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際に、ボンディングワイヤが流れる、あるいは、隣り合うワイヤ同士が電気的に短絡する恐れがなくなり、信頼性が向上する。
また、樹脂パッケージは、リードフレーム１１のチップ搭載面側の封止部分がチップ非搭載面側の封止部分よりも厚くなるように形成されているので、樹脂パッケージの厚み方向のほぼ中央部付近の位置でチップ１０を封止することが可能になっている。
また、外部リード１１ｃ，１１ｄ群は樹脂パッケージの側面部から外部へ突出し、半導体チップ１０の側面に沿うように、リードフレーム１１のチップ搭載面側の方向へ折り曲げられており、チップ１０がフェイスダウンの状態で樹脂パッケージ内に封止されるようになっている。したがって、製品の組み立て工程において、パッケージ形成後に樹脂パッケージの上面側、つまりリードフレーム１１のチップ非搭載面側の樹脂パッケージ面にレーザ光の照射によるマーキングを行う際は、レーザ光とチップ１０との間にリードフレーム１１の内部リード１１ｂ群が介在する。このため、レーザ光がモールド用の樹脂１５を透過してチップ１０に到達し、チップ１０にダメージを与える、あるいは、レーザ光がボンディングワイヤ１４１，１４２群を透過して断線不良が生じる、という悪影響が軽減される。
また、本実施形態に係るチップ１０は、素子形成面側のチップ一辺に沿って集中してボンディングパッド１３群が配置されたチップレイアウトを有するので、チップサイズを小さくできる。すなわち、ＮＡＮＤ型フラッシュメモリなどの大容量のメモリチップでは、たとえば、周辺回路のレイアウトの仕方で回路結線が合理化され、面積が変わる。本実施形態のチップ１０のように、チップ一辺に沿って集中して配置された片側パッド構成の場合、パッドと周辺回路との間の配線の引き回しが合理化されるので、その分だけチップ面積が小さくなる。なお、片側パッド構成のＮＡＮＤ型フラッシュメモリのレイアウトの一例については後述する。したがって、本実施形態は、低価格の積層パッケージ技術を要求される、たとえば大容量メモリチップであるＮＡＮＤ型フラッシュメモリなどに使用して好適である。
また、リードフレーム１１の内部リード１１ａ，１１ｂ群は、外部信号または電源電位、接地電位が与えられるので、チップ１０とは絶縁されていなければならない。そこで、絶縁タイプのペースト状のマウント剤もしくはフィルム状のマウント剤とチップ裏面の有機系絶縁膜１２とにより、チップ１０とリードフレーム１１の内部リード１１ｂ群との電気的絶縁性を高め、信頼性を確保することができる。
また、チップ１０は、裏面の薄い有機系絶縁膜１２によりダイリード部上に接着されるので、ＴＳＯＰ構造に適しており、チップ上面（素子形成面）の高さと内部リード１１ａ，１１ｂ群の先端部の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。また、パッケージ内で、リードフレーム１１の内部リード１１ｂ群上に搭載されたチップ１０の一辺方向にボンディングワイヤ１４１，１４２群が集約されているので、より大きなチップを搭載することが可能になる。
図５は、上記した半導体チップ１０の、素子形成面側に配置されたボンディングパッド１３群にそれぞれ割り付けられた外部端子の一例について示すものである。ここでは、半導体パッケージ装置を、メモリ集積回路装置、たとえばＮＡＮＤ型フラッシュメモリとした場合について説明する。なお、図５には、図４に示した半導体チップ１０の、ボンディングパット１３群の左右の位置関係を反転させた場合を例に示している。
本実施形態の場合、ボンディングパッド１３群としては、１８個のボンディングパッドが用意されている。各ボンディングパッドには、たとえば、ＶＣＣ，ＶＳＳ，Ｉ／Ｏ−０〜Ｉ／Ｏ−７，ＲＢ，ＲＥ，ＣＥ，ＣＬＥ，ＡＬＥ，ＷＥ，ＷＰの外部端子がそれぞれ割り付けられている。特に、ＶＳＳには２つのボンディングパッドが割り付けられている。
ここで、外部端子ＶＣＣが割り付けられたボンディングパッドは、電源電位（ＶＣＣ）を供給するためのＶＣＣ入力用のパッドである。外部端子ＶＳＳが割り付けられたボンディングパッドは、接地電位（ＶＳＳ）を供給するためのＶＳＳ入力用のパッドである。外部端子Ｉ／Ｏ−０〜Ｉ／Ｏ−７が割り付けられたボンディングパッドは、アドレス、コマンド、および、入出力データを入出力するための入出力用のパッドである。外部端子ＲＢが割り付けられたボンディングパッドは、装置の内部の動作状態を外部に知らしめるための出力用パッドである。外部端子ＲＥが割り付けられたボンディングパッドは、データをシリアル出力させるための出力用のパッドである。外部端子ＣＥが割り付けられたボンディングパッドは、デバイス選択用の信号を取り込むための入力用のパッドである。外部端子ＣＬＥが割り付けられたボンディングパッドは、装置の内部のコマンドレジスタ（図示していない）への動作コマンドの取り込みをコントロールするための信号が入力されるパッドである。外部端子ＡＬＥが割り付けられたボンディングパッドは、装置の内部のアドレスレジスタおよびデータレジスタ（いずれも図示していない）へのアドレスデータおよび入力データの取り込みをコントロールするための信号が入力されるパッドである。外部信号ＷＥが割り付けられたボンディングパッドは、Ｉ／Ｏ端子から各データを装置の内部に取り込むための信号が入力されるパッドである。外部端子ＷＰが割り付けられたボンディングパッドは、書き込み・消去動作を強制的に禁止させるための信号が入力されるパッドである。
＜適用例１のリードフレーム＞
図６は、本発明の第１の実施形態にしたがった半導体パッケージ装置に適用される、リードフレームの一例を具体的に示すものである。ここでは、半導体パッケージ装置を、メモリ集積回路装置、たとえばＮＡＮＤ型フラッシュメモリとした場合について説明する。なお、図６には、第１の実施形態で示したリードフレーム１１の内部リード１１ａ，１１ｂ群の左右の位置関係を反転させたリードフレーム１１Ａを例に示している。また、図中に示すＶＣＣ，ＶＳＳ，Ｉ／Ｏ−０〜Ｉ／Ｏ−７，ＲＢ，ＲＥ，ＣＥ，ＣＬＥ，ＡＬＥ，ＷＥ，ＷＰは、対応する外部端子の一例である。ちなみに、図中にＮ．Ｃで示す内部リードは未使用（非接触）となっている。
図６に示すリードフレーム１１Ａは、長い方の内部リード１１ｂ群の各先端部が、内部リード配列の幅方向の中央寄りに集中して配列され、その両側（幅方向の外寄り）に、短い方の内部リード１１ａ群の各先端部が配列されている。この場合、短い方の内部リード１１ａ群の各内部リードは、リードフレーム１１Ａの製造上、急激に曲げるような引き回しが困難であるので、上述したように外寄りに配置することが好ましい。長い方の内部リード１１ｂ群の各内部リードは、引き回しの自由度が高いので、上述したように中央寄りに配置している。
そして、８ビット分の入出力用の外部端子Ｉ／Ｏ−０〜Ｉ／Ｏ−７に対応する各内部リードは、短い方の内部リード１１ａ群内に属しており、近くのパッドとの間でワイヤボンディング接続されるようになっている。
なお、このリードフレーム１１Ａの場合は、内部リード１１ａ，１１ｂ群よりも幅広の、最外部のリードが吊りピン部１１ｆに接続されることによって、外側のフレーム本体に支持されている。
＜適用例２のリードフレーム＞
図７は、本発明の第１の実施形態にしたがった半導体パッケージ装置に適用される、リードフレームの他の一例を具体的に示すものである。ここでは、半導体パッケージ装置を、メモリ集積回路装置、たとえばＮＡＮＤ型フラッシュメモリとした場合について説明する。なお、図７には、第１の実施形態で示したリードフレーム１１の内部リード１１ａ，１１ｂ群の左右の位置関係を反転させたリードフレーム１１Ｂを例に示している。また、図中に示すＶＣＣ，ＶＳＳ，Ｉ／Ｏ−０〜Ｉ／Ｏ−７，ＲＢ，ＲＥ，ＣＥ，ＣＬＥ，ＡＬＥ，ＷＥ，ＷＰは、対応する外部端子の一例である。ちなみに、図中にＮ．Ｃで示す内部リードは未使用（非接触）となっている。
図７に示すリードフレーム１１Ｂにおけるリードパターンは、一対の内部リード１１ａ，１１ｂ群が幅方向に二分された各区分において、長い方の内部リード１１ｂ群の各先端部が内部リード配列の幅方向の中央寄りに集中して配列され、その両側（幅方向の外寄り）に、短い方の内部リード１１ａ群の各先端部が配列されている。
そして、８ビット分の入出力用の外部端子Ｉ／Ｏ−０〜Ｉ／Ｏ−７に対応する各内部リードは、パッド１３群に遠い側の内部リード１１ａ群内に属しており、近くのパッドとの間でワイヤボンディング接続されるようになっている。
なお、このリードフレーム１１Ｂの場合は、内部リード１１ａ，１１ｂ群よりも幅広の、最外部のリードがそれぞれ吊りピン部１１ｆに接続されることによって、外側のフレーム本体に支持されている。
第１の実施形態におけるリードフレーム１１としては、たとえば図６あるいは図７に示したように、内部リード１１ａ，１１ｂ群の最外部近辺のリード幅を太くし、フレーム側面部の吊りピン部１１ｆと結合した状態、つまり、吊りピン部１１ｆ同士をパッケージ内部で繋いで大きくした状態とし、チップ搭載時にチップ１０の支持面積を大きくしておくことが好ましい。これにより、チップ１０が片側の内部リード１１ｂ群のみによって支えられている構造に比べ、チップ搭載時の内部リード１１ｂ群の先端部の撓みを抑え、チップ１０の重みによる内部リード１１ｂ群の変形を防止することができる。それ故に、樹脂封止を行う際の、樹脂１５による成形性を高めることが可能となり、内部リード１１ｂ群のみでチップ１０を固定させる場合に比べ、外観不良の発生を抑制できる。
図８は、本発明の第１の実施形態にしたがった半導体パッケージ装置に適用される、半導体チップの具体例を示すものである。ここでは、片側パッド構成のＮＡＮＤ型フラッシュメモリがモノシリックに集積された半導体チップを例に、そのレイアウトの一例について説明する。
図８に示す半導体チップ１０において、１０ａはセルアレイ、１０ｂはビット線選択回路、１０ｃはセンスアンプ及びラッチ回路、１０ｄはカラムデコーダ、１０ｅはドライバ、１０ｆはロウデコーダ、１０ｇは周辺回路の配置領域である。
セルアレイ１０ａは、複数のメモリセルをマトリクス状に配置しており、マトリクスの行方向に走行する複数のワード線および選択ゲート線と、マトリクスの列方向に走行する複数のビット線と、奇数番目のビット線間および偶数番目のビット線間をシールドする電位を供給するシールド電源（図示していない）とを有する。
ビット線選択回路１０ｂは、セルアレイ１０ａの列方向に隣接して配置されている。ビット線選択回路１０ｂの、セルアレイ１０ａとは反対側の列方向に隣接して、センスアンプ及びラッチ回路１０ｃとカラムデコーダ１０ｄとが配置されている。セルアレイ１０ａの行方向に隣接して、ロウデコーダ１０ｆが配置されている。ロウデコーダ１０ｆの列方向に隣接し、かつ、ビット線選択回路１０ｂ、センスアンプ及びラッチ回路１０ｃ、および、カラムデコーダ１０ｄの行方向に隣接して、ドライバ１０ｅが配置されている。ドライバ１０ｅおよびカラムデコーダ１０ｄの列方向に隣接して、周辺回路１０ｇが配置されている。
このように、ビット線選択回路１０ｂを駆動するドライバ１０ｅが一箇所に集約されるので、集積度が向上し、回路規模の削減が可能となる。
センスアンプ及びラッチ回路１０ｃは、メモリセルからビット線を介して読み出されたデータを増幅し、保持する。
ビット線選択回路１０ｂは、奇数番目のビット線がセンスアンプ及びラッチ回路１０ｃに導通するときは、偶数番目のビット線をシールド電源に導通させ、偶数番目のビット線がセンスアンプ及びラッチ回路１０ｃに導通するときは、奇数番目のビット線をシールド電源に導通させる。このように、ビット線選択回路１０ｂは、ビット線を選択してセンスアンプ及びラッチ回路１０ｃに接続する機能と、非選択のビット線をシールド電源に接続する機能とを兼ね備えている。このため、それぞれの機能を有する回路を２つに分けて配置する場合に比較して、集積度が向上し、回路規模の削減が可能となる。
ここで、ＮＡＮＤ型フラッシュメモリにおける読み出し動作について概略的に説明する。ロウデコーダ１０ｆは、周辺回路１０ｇのアドレスバッファからのブロックアドレス信号およびロウアドレス信号にもとづいて、セルアレイ１０ａの複数のブロック（図示していない）のうちの１つと、複数のワード線（図示していない）のうちの一本を選択する。ドライバ１０ｅは、ロウデコーダ１０ｆを介して、選択されたブロック内の選択ゲートに電位Ｖｓｇ（たとえば、３．５Ｖ）を与え、非選択のブロック内の選択ゲートに接地電位ＧＮＤを与える。さらに、ドライバ１０ｅは、読み出し動作時には、ロウデコーダ１０ｆを介して、選択されたワード線に接地電位ＧＮＤを与え、非選択のワード線に電圧Ｖｓ（たとえば、３．５Ｖ）を与える。
カラムデコーダ１０ｄは、周辺回路１０ｇのアドレスバッファからのカラムアドレス信号にもとづいて、複数のビット線（図示していない）のうちの一本を選択する。センスアンプ及びラッチ回路１０ｃは、選択されたビット線から読み出され、ビット線選択回路１０ｂを介して入力されたデータを増幅して保持する。センスアンプ及びラッチ回路１０ｃに保持されたデータは、カラムデコーダ１０ｄを介して、周辺回路１０ｇのＩ／Ｏバッファに出力される。
［第２の実施形態］
図９は、本発明の第２の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。図９は、半導体パッケージ装置の内部を表面側より透過して示す平面（上面）図であり、第１の実施形態に示した半導体パッケージ装置と同一部分には同一符号を付し、詳しい説明は割愛する。
本実施形態の半導体パッケージ装置の場合、吊りピン部１１ｆが、長い方の内部リード１１ｂ群の、最も外側に位置する内部リードに接続されることなく、内部リードとは独立して半導体チップ１０の裏面に接着されている点で、第１の実施形態の場合と異なっている。
このように、第１の実施形態の場合とは構成が異なるものの、この第２の実施形態の構成によっても、樹脂封止を行う際に、樹脂１５による成形性を安定化させることが可能であり、内部リード１１ｂ群のみでチップ１０を固定させる場合に比べ、外観不良の発生を改善し得る。
なお、この第２の実施形態にしたがった半導体パッケージ装置を、たとえばＮＡＮＤ型フラッシュメモリに適用する場合においては、図６および図７に示したようなリードフレーム１１Ａ，１１Ｂを採用することもできる。
［第３の実施形態］
図１０は、本発明の第３の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。
図１０に断面構造を示す半導体パッケージ装置は、前述した第１の実施形態の半導体パッケージ装置と比べて、同じ種類および／または同じサイズのパッドが一辺に設けられた２つの半導体チップ１０，１０２を、それぞれのパッド配列部が近接し、かつ、平面的に位置がずれた状態で、絶縁性接着剤１２２を介して積層（スタック）した構造を有する点が異なり、その他は同じであるので図１中と同一符号を付している。
図１０において、リードフレーム１１の長い内部リード１１ｂ群のダイリード部および吊りピン部（図示していない）上には、図示せぬ第１のボンディングパッド（図４中の１３に相当）群を有する第１のチップ１０が、裏面の薄い有機系絶縁膜１２および通常のマウント剤を介して搭載されている。第２のチップ１０２は第１のチップ１０と同様の構成で、第２のボンディングパッド（図示していない）群を有する片側パッド構成のチップであって、第１のチップ１０に対してボンディングパッド群同士が近接し、かつ、互いのボンディングパッド群の配列がずれた状態で、第１のチップ１０上に絶縁性接着剤１２２を介して積層されている。
ボンディングワイヤ群は、４つのグループに分かれている。第１のボンディングワイヤ１４１群は、第１のチップ１０を搭載していない側の内部リード１１ａ群の一部の内部リードの先端部と第１のチップ１０上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第２のボンディングワイヤ１４２群は、第１のチップ１０を搭載している側の内部リード１１ｂ群の一部の内部リードの先端部と第１のチップ１０上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。
第３のボンディングワイヤ１４３群は、第１のチップ１０を搭載していない側の内部リード１１ａ群の一部の内部リードの先端部と第２のチップ１０２上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
第４のボンディングワイヤ１４４群は、第１のチップ１０を搭載している側の内部リード１１ｂ群の一部の内部リードの先端部と第２のチップ１０２上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
樹脂１５は、リードフレーム１１の内部リード１１ａ，１１ｂ群、吊りピン部、各チップ１０，１０２、および、各ボンディングワイヤ１４１〜１４４群を封止し、樹脂パッケージを形成している。
そして、一対の内部リード１１ａ，１１ｂ群に連なる一対の外部リード１１ｃ，１１ｄ群（リードフレーム１１の一部）が、樹脂パッケージの少なくとも対向する一対の辺から外部へ突出して外部端子とされている。
図１０に示した構成の半導体パッケージ装置によれば、ＣＯＬ構造を有し、前述した第１の実施形態と同様の効果が得られる。すなわち、長い方の内部リード１１ｂ群上の長さ方向のほぼ中央部に第１のチップ１０を接着固定し、平面的に位置をずらして、第１のチップ１０上に第２のチップ１０２を接着固定し、２つのチップ１０，１０２上のボンディングパッド群と近傍の内部リード１１ａ，１１ｂ群の先端部との間でワイヤボンディング接続を行っているので、ボンディングワイヤが短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際、ボンディングワイヤが流れたり、隣り合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。
特に、チップ１０の非素子形成面に、リードフレーム１１の吊りピン部をも固着させるようにしているので、樹脂封止を行う際に、樹脂１５による成形性を安定化させることが可能となり、内部リード１１ｂ群のみでチップ１０を固定させる場合に比べ、外観不良の発生を改善し得る。
また、第１のチップ１０は、裏面の薄い有機系絶縁膜１２により内部リード１１ｂ群上に固着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード１１ａ，１１ｂ群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。さらに、チップを積層しているので、高密度に実装することができる。
なお、本発明の実施形態としては、上述した第１〜第３の実施形態に限らず、たとえば、長い方の内部リード１１ｂ群の相対的な位置がずれたり、そのリード先端近傍でのリード同士の接触を防止するために、絶縁性接着材付きのリード固定用のテープが設けられたリードフレームを採用することも可能である。
［第４の実施形態］
図１１および図１２（ａ），（ｂ）は、本発明の第４の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。ここでは、半導体パッケージ装置を、メモリ集積回路装置、たとえばＮＡＮＤ型フラッシュメモリとした場合について説明する。なお、図１１は半導体パッケージ装置の内部を透過して示す平面（上面）図であり、図１２（ａ）は半導体パッケージ装置の外部リードの突出方向に沿う、内部リードの先端部付近の断面図であり、図１２（ｂ）は半導体パッケージ装置の外部リードの突出方向と直交する方向に沿う、吊りピン部付近の断面図である。
図１１および図１２（ａ），（ｂ）において、リードフレーム２１１は、樹脂２１５の短手方向の各辺よりそれぞれパッケージの外部に引き出された複数の外部リードが配列されてなる外部リード２１１ｃ群と、この外部リード２１１ｃ群からそれぞれパッケージの内部（互いに対向する内側方向）に向かって延長され、その一部が途中で樹脂２１５の長手方向の一方の辺に向かってそれぞれ屈曲された、複数の内部リードが配列されてなる内部リード２１１ａ群と、複数の吊りピン部２１１ｆとを有する。ここで、内部リード２１１ａ群は、リードフレーム２１１が樹脂２１５の長手方向に二分された各区分において、樹脂２１５の長手方向の中央寄りでより長く、中央から遠ざかるほど短くなるように形成されている。たとえば、樹脂２１５の長手方向の一方の辺から遠い外部リードにつながる内部リードほど長く、樹脂２１５の長手方向の一方の辺から近い外部リードにつながる内部リードほど短くなる。
上記内部リード２１１ａ群は、内部リードのそれぞれの先端部を除いて、メモリチップである半導体チップ２１０を搭載するためのダイリード部（チップ搭載部）としても用いられる。この場合、内部リード２１１ａ群は、いずれもディプレスされておらず、その高さがほぼ同一平面上に位置するように配置されている。リードフレーム２１１がディプレスされていないため、ディプレス量のバラツキが上述の製造工程に影響を与えるといった心配や、フレームの製造工程が複雑になり、フレーム製造歩留まりに悪影響を与えることもない。
なお、本実施形態の場合、吊りピン部２１１ｆは、リードフレーム２１１の一部である、たとえば、内部リード２１１ａ群のいずれの内部リードとも接続されておらず、また、半導体チップ（メモリチップ）２１０とも接続されていない。
半導体チップ２１０は、たとえば図１３に示すように、素子形成面側の一長辺（長手方向の一方の辺）に沿って集中してボンディングパッド群が配置され、かつ、その裏面（非素子形成面）側に、２０〜４０μｍ厚程度の薄いフィルム（シート）状の有機系絶縁膜２１２が付着されている。この有機系絶縁膜２１２は、たとえばポリイミド系エポキシ樹脂からなる。本実施形態に係るチップ２１０の場合も、その長辺の一方に沿って集中してボンディングパッド群が配置されたチップレイアウトを有するので、チップサイズを小さくできる。
このチップ２１０は、たとえば図１１に示すように、リードフレーム２１１の内部リード２１１ａ群のダイリード部上に、有機系絶縁膜２１２および通常のマウント剤を介して搭載されている。この場合、チップ２１０は、ボンディングパッド群が内部リード２１１ａ群の先端部に近い側となる向きに配置されている。換言すれば、長手方向の各辺が樹脂２１５の長手方向の各辺にそれぞれ対応し、かつ、ボンディングパッド群が内部リード２１１ａ群の各先端部と対向するようにして、半導体チップ２１０は配置される。
有機系絶縁膜２１２は、チップ２１０の裏面とダイリード部との絶縁性を高めるために用いており、ウェハからチップ２１０を個別に分離するスクライブ（ダイシング）工程に際して、ウェハの裏面に貼り付けられたフィルム状の絶縁性接着剤を流用できる。なお、有機系絶縁膜２１２は、半導体チップ２１０を積層しない場合には配置しないこともある。
そして、半導体チップ２１０のボンディングパッド群とリードフレーム２１１の内部リード２１１ａ群との間は、それぞれ、ボンディングワイヤ２４０群によって接続されている。
樹脂２１５は、リードフレーム２１１の内部リード２１１ａ群、吊りピン部２１１ｆ、チップ２１０およびボンディングワイヤ２４０群を封止し、チップオンリード（ＣＯＬ）構造を有する、矩形状の樹脂パッケージを形成している。この樹脂パッケージは、リードフレーム２１１のチップ搭載面（半導体パッケージ装置の裏面）側の封止部分が、チップ非搭載面（半導体パッケージ装置の表面）側の封止部分よりも厚くなるように形成されている。これにより、半導体チップ２１０は、フェイスダウンの状態で、樹脂パッケージの厚み方向のほぼ中央部付近の位置で封止されている状態になっている。
そして、内部リード２１１ａ群にそれぞれ連なる部分が、樹脂パッケージの短手方向の対向する一対の辺から外部へ突出して外部リード２１１ｃ群（リードフレーム２１１の一部）となっている。さらに言えば、外部リード２１１ｃ群は、樹脂パッケージの厚み方向の中央部付近の位置より厚み方向へずれた位置から外部へ突出している。この場合、外部リード２１１ｃ群は、半導体チップ２１０の側面に沿うように、リードフレーム２１１のチップ搭載面側の方向へ折り曲げられてなり、さらに、その先端側は、たとえば樹脂パッケージから離れる方向へ折り曲げられて外部端子とされている。
図１１および図１２（ａ），（ｂ）に示した構成の半導体パッケージ装置によれば、外部リードが突出する樹脂２１５の短辺に、ボンディングパッド群が集中して配置された長辺を対応させて配置できないような半導体チップ２１０の場合にも、半導体チップ２１０の長辺を樹脂２１５の長辺に対応させて配置することにより、パッケージ化が可能となる。すなわち、リードフレーム２１１のデザインを変更するだけで、これまでは不可能であった、より大型の半導体チップ２１０をも樹脂パッケージ内に取り込むことが可能となるものである。
しかも、チップ２１０のボンディングパッド群を内部リード２１１ａ群の先端部に近接させ、つまり、チップ２１０のボンディングパッド群側の片側でワイヤボンディング接続を行っているので、ボンディングワイヤ２４０群が短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際に、ボンディングワイヤが流れる、あるいは、隣り合うワイヤ同士が電気的に短絡する恐れがなくなり、信頼性が向上する。
また、チップ２１０がフェイスダウンの状態で樹脂パッケージ内に封止されるようになっているので、製品の組み立て工程において、リードフレーム２１１のチップ非搭載面側の樹脂パッケージ面にレーザ光の照射によるマーキングを行う際にも、レーザ光がモールド用の樹脂２１５を透過してチップ２１０にダメージを与える、あるいは、ボンディングワイヤ２４０群の断線不良が生じる、という悪影響が軽減される。
なお、この第４の実施形態にしたがった半導体パッケージ装置としては、ＮＡＮＤ型フラッシュメモリに適用される場合に限定されないが、ＮＡＮＤ型フラッシュメモリに適用する場合においては、たとえば図１４に示すようなリードフレーム２１１’を採用することもできる。
［第５の実施形態］
図１４は、本発明の第５の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。図１４は、半導体パッケージ装置の内部を表面側より透過して示す平面（上面）図であり、第４の実施形態に示した半導体パッケージ装置と同一部分には同一符号を付し、詳しい説明は割愛する。
本実施形態の半導体パッケージ装置の場合、一部の吊りピン部２１１ｆが、内部リード２１１ａ群に接続されることなく、内部リードとは独立して半導体チップ２１０の裏面に接着され、および／または、一部の吊りピン部２１１ｆが、内部リード２１１ａ群の一部の内部リードと兼用され、内部リードと共用して半導体チップ２１０の裏面に接着されている点で、第４の実施形態の場合と異なっている。
この第５の実施形態の構成によれば、樹脂封止を行う際に、樹脂２１５による成形性をさらに安定化させることが可能である。すなわち、チップ２１０の非素子形成面に対し、さらに、リードフレーム２１１’の吊りピン部２１１ｆを固着させるようにしているので、内部リード２１１ａ群のみでチップ２１０を固定させる場合に比べ、外観不良の発生をより改善し得る。
［第６の実施形態］
図１５（ａ），（ｂ）は、本発明の第６の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。図１５（ａ）は半導体パッケージ装置の外部リードの突出方向に沿う、内部リードの先端部付近の断面図であり、図１５（ｂ）は半導体パッケージ装置の外部リードの突出方向と直交する方向に沿う、吊りピン部付近の断面図である。
図１５（ａ），（ｂ）に断面構造を示す半導体パッケージ装置は、前述した第４の実施形態の半導体パッケージ装置と比べて、同じ種類および／または同じサイズのパッドが一長辺に設けられた２つの半導体チップ２１０ａ，２１０ｂを、それぞれのパッド配列部が近接し、かつ、平面的に位置がずれた状態で、絶縁性接着剤を介して積層（スタック）した構造を有する点が異なり、その他は同じであるので図１１中と同一符号を付している。
図１５（ａ），（ｂ）において、リードフレーム２１１の内部リード２１１ａ群のダイリード部上には、図示せぬ第１のボンディングパッド群を有する第１のチップ２１０ａが、裏面の薄い有機系絶縁膜および通常のマウント剤を介して搭載されている。第２のチップ２１０ｂは第１のチップ２１０ａと同様の構成で、第２のボンディングパッド群を有する片側パッド構成のチップであって、第１のチップ２１０ａに対してボンディングパッド群同士が近接し、かつ、互いのボンディングパッド群の配列がずれた状態で、第１のチップ２１０ａ上に絶縁性接着剤を介して積層されている。
ボンディングワイヤ群は、２つのグループに分かれている。第１のボンディングワイヤ２４１群は、内部リード２１１ａ群の一部の内部リードの先端部と第１のチップ２１０ａ上の第１のボンディングパッド群の一部のボンディングパッドとを接続している。第２のボンディングワイヤ２４２群は、内部リード２１１ａ群の一部の内部リードの先端部と第２のチップ２１０ｂ上の第２のボンディングパッド群の一部のボンディングパッドとを接続している。
樹脂２１５は、リードフレーム２１１の内部リード２１１ａ群、吊りピン部２１１ｆ、各チップ２１０ａ，２１０ｂ、および、各ボンディングワイヤ２４１，２４２群を封止し、矩形状の樹脂パッケージを形成している。
そして、内部リード２１１ａ群に連なる外部リード２１１ｃ群（リードフレーム２１１の一部）が、樹脂パッケージの一対の短辺からそれぞれ外部へ突出して外部端子とされている。
図１５（ａ），（ｂ）に示した構成の半導体パッケージ装置によれば、ＣＯＬ構造を有し、前述した第４の実施形態とほぼ同様の効果が得られる。すなわち、チップ２１０ａ，２１０ｂの長辺が樹脂パッケージの短辺よりも長い（樹脂パッケージの長辺よりは短い）、大型の半導体チップをも樹脂パッケージ内に取り込むことが可能となる。
特に、第１のチップ２１０ａは、裏面の薄い有機系絶縁膜により内部リード２１１ａ群上に固着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード２１１ａ群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。
しかも、チップ２１０ａ，２１０ｂを積層しているので、高密度に実装することができる。したがって、低価格の積層パッケージ技術を要求される、たとえば大容量メモリチップであるＮＡＮＤ型フラッシュメモリなどに使用して好適である。
また、内部リード２１１ａ群上に第１のチップ２１０ａを接着固定し、平面的に位置をずらして、第１のチップ２１０ａ上に第２のチップ２１０ｂを接着固定し、２つのチップ２１０ａ，２１０ｂ上のボンディングパッド群と近傍の内部リード２１１ａ群の先端部との間でワイヤボンディング接続を行っているので、ボンディングワイヤ２４１，２４２が短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際に、ボンディングワイヤが流れたり、隣り合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。
また、チップ２１０ａの非素子形成面に、リードフレーム２１１’の吊りピン部２１１ｆをも固着させるようにした場合（たとえば、図１４参照）には、樹脂封止を行う際に、樹脂２１５による成形性をさらに安定化させることが可能となり、内部リード２１１ａ群のみでチップ２１０ａを固定させる場合に比べ、外観不良の発生をより改善し得る。
なお、本発明の実施形態としては、上述した第４〜第６の実施形態に限らず、たとえば、内部リード２１１ａ群の相対的な位置がずれたり、そのリード先端近傍でのリード同士の接触を防止するために、絶縁性接着材付きのリード固定用のテープが設けられたリードフレームを採用することも可能である。
［第７の実施形態］
図１６および図１７は、本発明の第７の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。ここでは、半導体パッケージ装置を、メモリ集積回路装置、たとえばＮＡＮＤ型フラッシュメモリとした場合について説明する。なお、図１６は半導体パッケージ装置の内部を透過して示す平面（下面）図であり、図１７は半導体パッケージ装置の外部リードの突出方向に沿う、内部リードの先端部付近の断面図である。
図１６および図１７において、リードフレーム３１１は、樹脂３１５の短手方向の各辺（短辺）よりそれぞれパッケージの外部に引き出された複数の外部リードが配列されてなる外部リード３１１ｃ群と、この外部リード３１１ｃ群からそれぞれパッケージの内部（互いに対向する内側方向）に向かって延長され、その一部が途中で樹脂３１５の長手方向の一方の辺（長辺）に向かってそれぞれ屈曲された、複数の内部リードが配列されてなる内部リード３１１ａ群と、複数の吊りピン部３１１ｆとを有する。ここで、内部リード３１１ａ群は、樹脂３１５の長手方向の中央寄りでより長く、中央から遠ざかるほど短くなるように形成されている。たとえば、樹脂３１５の長手方向の一方の辺から遠い外部リードにつながる内部リードほど長く、樹脂３１５の長手方向の一方の辺から近い外部リードにつながる内部リードほど短くなる。
上記内部リード３１１ａ群は、内部リードのそれぞれの先端部を含めて、メモリチップである半導体チップ３１０を搭載するためのダイリード部（チップ搭載部）としても用いられる。この場合、内部リード３１１ａ群は、いずれもディプレスされておらず、その高さがほぼ同一平面上に位置するように配置されている。リードフレーム３１１がディプレスされていないため、ディプレス量のバラツキが上述の製造工程に影響を与えるといった心配や、フレームの製造工程が複雑になり、フレーム製造歩留まりに悪影響を与えることもない。
なお、本実施形態の場合、吊りピン部３１１ｆは、たとえば、内部リード３１１ａ群のいずれの内部リードにも接続されていないが、一部の吊りピン部３１１ｆは、半導体チップ３１０の素子形成面上に固着されている。
半導体チップ３１０は、たとえば、素子形成面側の長辺の一方（長手方向の一方の辺）に沿って集中してボンディングパッド群が配置され、かつ、その同一面側に、２０〜４０μｍ厚程度の薄いフィルム（シート）状の有機系絶縁膜３１２が付着されている。この有機系絶縁膜３１２は、たとえばポリイミド系エポキシ樹脂からなる。本実施形態に係るチップ３１０の場合も、その長辺の一方に沿って集中してボンディングパッド群が配置されたチップレイアウトを有するので、チップサイズを小さくできる。
このチップ３１０は、たとえば図１６に示すように、リードフレーム３１１の内部リード３１１ａ群の先端部を含むダイリード部上に、有機系絶縁膜３１２および通常のマウント剤を介して搭載されている。この場合、チップ３１０は、ボンディングパッド群が内部リード３１１ａ群の先端部に近い側となる向きに配置されている。換言すれば、長手方向の各辺が樹脂３１５の長手方向の各辺にそれぞれ対応し、かつ、ボンディングパッド群が内部リード３１１ａ群の各先端部と近接するようにして、半導体チップ３１０は配置される。特に、半導体チップ３１０のボンディングパッド群が、内部リード３１１ａ群の各先端部の延長線上に位置するように搭載される。
そして、半導体チップ３１０のボンディングパッド群とリードフレーム３１１の内部リード３１１ａ群との間は、それぞれ、ボンディングワイヤ３４０群によって接続されている。本実施形態の場合、ワイヤボンディング、つまり、各ボンディングパッドと各内部リードの先端部との間のボンディングワイヤ３４０群による接続は、半導体チップ３１０の素子形成面上にて行われる。
樹脂３１５は、リードフレーム３１１の内部リード３１１ａ群、吊りピン部３１１ｆ、チップ３１０およびボンディングワイヤ３４０群を封止し、リードオンチップ（ＬＯＣ）構造を有する、矩形状の樹脂パッケージを形成している。この樹脂パッケージは、リードフレーム３１１のチップ非搭載面（半導体パッケージ装置の裏面）側の封止部分が、チップ搭載面（半導体パッケージ装置の表面）側の封止部分よりも厚くなるように形成されている。これにより、半導体チップ３１０は、フェイスダウンの状態で、樹脂パッケージの厚み方向のほぼ中央部付近よりやや上方の位置で封止されている状態になっている。
そして、内部リード３１１ａ群にそれぞれ連なる部分が、樹脂パッケージの短手方向の対向する一対の辺から外部へ突出して外部リード３１１ｃ群（リードフレーム３１１の一部）となっている。さらに言えば、外部リード３１１ｃ群は、樹脂パッケージの厚み方向の中央部付近の位置よりやや下方へずれた位置から外部へ突出している。この場合、外部リード３１１ｃ群は、半導体チップ３１０の側面に沿うように、リードフレーム３１１のチップ非搭載面側の方向へ折り曲げられてなり、さらに、その先端側は、たとえば樹脂パッケージから離れる方向へ折り曲げられて外部端子とされている。
図１６および図１７に示した構成の半導体パッケージ装置によれば、外部リードが突出する樹脂３１５の短辺に、ボンディングパッド群が集中して配置された長辺を対応させて配置できないような大きなサイズの半導体チップ３１０の場合にも、半導体チップ３１０の長辺を樹脂３１５の長辺に対応させて配置することにより、パッケージ化が可能となる。すなわち、リードフレーム３１１のデザインを変更するだけで、これまでは不可能であった、より大型の半導体チップ３１０をも樹脂パッケージ内に取り込むことが可能となるものである。
特に、ボンディングパッド群と内部リード３１１ａ群との間を接続するワイヤボンディングを、半導体チップ３１０の表面（素子形成面）上にて行う構成とすることにより、半導体パッケージ装置のサイズを同一とした場合には、より大きなサイズの半導体チップ３１０の搭載が可能となる。逆に、半導体チップ３１０のサイズを同一とした場合には、より小さなサイズの半導体パッケージ装置を実現できる。
しかも、チップ３１０の素子形成面に、リードフレーム３１１の吊りピン部３１１ｆを固着させるようにした場合には、樹脂封止を行う際に、樹脂３１５による成形性をさらに安定化させることが可能となり、内部リード３１１ａ群のみでチップ３１０を固定させる場合に比べ、外観不良の発生をより改善し得る。
また、チップ３１０のボンディングパッド群を内部リード３１１ａ群の先端部に近接させ、つまり、チップ３１０のボンディングパッド群側の片側でワイヤボンディング接続を行っているので、ボンディングワイヤ３４０群が短くて済む。その結果、ワイヤボンディング工程後に樹脂封止を行う際に、ボンディングワイヤが流れる、あるいは、隣り合うワイヤ同士が電気的に短絡する恐れがなくなり、信頼性が向上する。
また、チップ３１０がフェイスダウンの状態で樹脂パッケージ内に封止されるようになっているので、製品の組み立て工程において、リードフレーム３１１のチップ搭載面側の樹脂パッケージ面にレーザ光の照射によるマーキングを行う際にも、レーザ光がモールド用の樹脂３１５を透過してチップ３１０にダメージを与える、あるいは、ボンディングワイヤ３４０群の断線不良が生じる、という悪影響が軽減される。
図１８は、外部リードの突出方向と直交する方向に沿う、半導体パッケージ装置の端部付近の断面を示すものである。なお、同図（ａ）は、図１６に示した半導体パッケージ装置を例に示すものであり、同図（ｂ）は、図１１に示した半導体パッケージ装置を例に示すものである。
図１８（ａ）に示す半導体パッケージ装置の場合、半導体パッケージ装置の短辺の長さをＸａとすると、その長さＸａは、半導体チップ３１０の短辺の長さｘａ＋２×樹脂幅ｈａによりほぼ規定される。これに対し、図１８（ｂ）に示す半導体パッケージ装置の場合、半導体パッケージ装置の短辺の長さをＸａとすると、その長さＸａは、半導体チップ２１０の短辺の長さｘａ＋２×樹脂幅ｈａ＋リード突出長ｋによりほぼ規定される。なお、ここでは、樹脂パッケージの端からチップ３１０までの樹脂３１５の厚さおよび樹脂パッケージの端からリード２１１ａまでの樹脂２１５の厚さを樹脂幅ｈａ、半導体チップ２１０の端からリード２１１ａの端までの距離をリード突出長ｋとしている。
要するに、半導体パッケージ装置の短辺の長さＸａ、および、樹脂幅ｈａを同じとした場合、リード突出長ｋの分だけ、半導体チップ２１０よりも大きな半導体チップ３１０の搭載が可能となる。逆に、半導体チップ２１０，３１０の短辺の長さｘａを同一とした場合には、よりサイズ（Ｘａ）の小さな半導体パッケージ装置を実現できる。
なお、上記したいずれの実施形態においても、チップをフェイスダウンの状態で樹脂パッケージ内に封止する構成に限らず、フェイスアップの状態で樹脂パッケージ内に封止する構成のものにも適用できる。
［第８の実施形態］
図１９は、本発明の第８の実施形態にしたがったＴＳＯＰ構造の半導体装置（半導体パッケージ装置）の構成を示すものである。図１９は半導体パッケージ装置の外部リードの突出方向に沿う、内部リードの先端部付近の断面図である。なお、この半導体パッケージ装置は、その上面から透過した図が、図１６の下面図とほぼ等価なものとなっている。
本実施形態の半導体パッケージ装置の場合、リードフレーム上に搭載された半導体チップがフェイスアップの状態で樹脂パッケージ内に封止されている点で、第７の実施形態の場合と異なっている。すなわち、図１９に断面構造を示す半導体パッケージ装置は、前述した第７の実施形態の半導体パッケージ装置と比べて、リードフレーム３１１の外部リード３１１ｃ群が、半導体チップ３１０の側面に沿うように、リードフレーム３１１のチップ搭載面側の方向へ折り曲げられてなり、さらに、その先端側が、たとえば樹脂パッケージから離れる方向へ折り曲げられて外部端子とされている点が異なり、その他は同じであるので図１７中と同一符号を付している。
図１９において、リードフレーム３１１の内部リード３１１ａ群のダイリード部上には、ボンディングパッド群を有する片側パッド構成の半導体チップ３１０が、表面の薄い有機系絶縁膜３１２および通常のマウント剤を介して搭載されている。
ボンディングワイヤ３４０群は、半導体チップ３１０の表面（素子形成面）上において、内部リード３１１ａ群の各内部リードの先端部と半導体チップ３１０上のボンディングパッド群の各ボンディングパッドとを接続している。
樹脂３１５は、リードフレーム３１１の内部リード３１１ａ群、吊りピン部（図示していない）、チップ３１０、および、ボンディングワイヤ３４０群を封止し、矩形状の樹脂パッケージを形成している。
そして、内部リード３１１ａ群に連なる外部リード３１１ｃ群（リードフレーム３１１の一部）が、樹脂パッケージの一対の短辺からそれぞれ外部へ突出して外部端子とされている。
図１９に示した構成の半導体パッケージ装置によれば、前述した第７の実施形態の場合とほぼ同様に、チップ３１０の長辺が樹脂パッケージの短辺よりも長い（樹脂パッケージの長辺よりは短い）、大型の半導体チップをも樹脂パッケージ内に取り込むことが可能となる。
特に、ボンディングパッド群と内部リード３１１ａ群との間を接続するワイヤボンディングを、半導体チップ３１０の表面（素子形成面）上にて行う構成とすることにより、半導体パッケージ装置のサイズを同一とした場合には、より大きなサイズの半導体チップ３１０の搭載が可能となる。逆に、半導体チップ３１０のサイズを同一とした場合には、より小さなサイズの半導体パッケージ装置を実現できる。
しかも、チップ３１０の素子形成面に、リードフレーム３１１の吊りピン部を固着させるようにした場合には、樹脂封止を行う際に、樹脂３１５による成形性をさらに安定化させることが可能となり、内部リード３１１ａ群のみでチップ３１０を固定させる場合に比べ、外観不良の発生をより改善し得る。
また、ボンディングワイヤ３４０が短くて済む結果、ワイヤボンディング工程後に樹脂封止を行う際に、ボンディングワイヤが流れたり、隣り合うワイヤ同士が電気的に短絡するおそれがなくなり、信頼性が向上する。
また、チップ３１０は、表面の薄い有機系絶縁膜３１２により内部リード３１１ａ群上に固着されるので、ＴＳＯＰ構造に適しており、チップ上面の高さと内部リード３１１ａ群の高さとの段差を小さくし、ワイヤボンディング工程を容易に実施することが可能になる。
なお、上記したいずれの実施形態の場合も、樹脂パッケージを用いた製品に限らず、たとえばプラスチックパッケージ製品にも同様に適用できる。
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
本発明の第１の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の構成を示す断面図。 図１の半導体パッケージ装置の内部を透過して示す下面図。 図１の半導体パッケージ装置の内部を透過して示す上面図。 図１の半導体パッケージ装置に適用される、半導体チップの一例を示す構成図。 図４に示した半導体チップの、ボンディングパッド群にそれぞれ割り付けられた外部端子の一例を示す平面図。 図１の半導体パッケージ装置に適用される、リードフレームの一例を示す平面図。 図１の半導体パッケージ装置に適用される、リードフレームの他の一例を示す平面図。 片側パッド構成のＮＡＮＤ型フラッシュメモリを例に、半導体チップのレイアウトを示す平面図。 本発明の第２の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の内部を透過して示す上面図。 本発明の第３の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の構成を示す断面図。 本発明の第４の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の内部を透過して示す下面図。 図１１の半導体パッケージ装置の構成を示す断面図。 図１１の半導体パッケージ装置に適用される、半導体チップの一例を示す平面図。 本発明の第５の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の内部を透過して示す上面図。 本発明の第６の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の構成を示す断面図。 本発明の第７の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の構成を示す下面図。 図１６の半導体パッケージ装置の構成を示す断面図。 図１６の半導体パッケージ装置の断面構造を、他の半導体パッケージ装置の断面構造と対比して示す図。 本発明の第８の実施形態にしたがったＴＳＯＰ構造の半導体パッケージ装置の構成を示す断面図。
符号の説明
１０，２１０，２１０ａ，２１０ｂ，３１０…半導体チップ、１１，２１１，２１１’，３１１…リードフレーム、１１ａ，２１１ａ，３１１ａ…内部リード（第１の内部リード）、１１ｂ…内部リード（第２の内部リード）、１１ｃ，１１ｄ，２１１ｃ，３１１ｃ…外部リード、１１ｆ，２１１ｆ，３１１ｆ…吊りピン部、１２，２１２，３１２…有機系絶縁膜、１３…ボンディングパッド、１４１，２４１…第１のボンディングワイヤ群、１４２，２４２…第２のボンディングワイヤ群、２４０，３４０…ボンディングワイヤ、１５，２１５，３１５…樹脂。

Claims (5)

  1. 素子形成面側のチップ一辺に沿って配置されたボンディングパッド群を有する半導体チップと、
    各先端部が前記半導体チップの前記ボンディングパッド群の一部と対向するように配置された第１の内部リード群、および、前記半導体チップの非素子形成面側が固着されるチップ搭載部を有し、各先端部が前記第１の内部リード群の各先端部と前記半導体チップとの間に位置するように配置された第２の内部リード群を含むリードフレームと、
    前記第１の内部リード群と前記ボンディングパッド群の一部のボンディングパッドとを接続する第１のボンディングワイヤ群と、
    前記第２の内部リード群の先端部と前記ボンディングパッド群の一部のボンディングパッドとを接続する第２のボンディングワイヤ群と、
    前記半導体チップの非素子形成面に固着された吊りピン部と、
    前記吊りピン部、および、前記第１，第２の内部リード群と前記第１，第２のボンディングワイヤ群との接続部を含んで、前記半導体チップの周囲を封止する樹脂パッケージと
    を具備したことを特徴とする半導体装置。
  2. 前記吊りピン部は、さらに、前記リードフレームの一部に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記吊りピン部は、前記リードフレームをフレーム本体に支持するための支持部材であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記リードフレームは、前記第１，第２の内部リード群にそれぞれ連なる第１，第２の外部リード群を有し、
    前記第１，第２の外部リード群は、それぞれ、前記樹脂パッケージの少なくとも対向する一対の辺から外部へ突出し、かつ、前記チップ搭載部の方向へ折り曲げられていることを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体チップは、その素子形成面側が下向きとなるフェイスダウンの状態で、前記樹脂パッケージにて形成されていることを特徴とする請求項１に記載の半導体装置。
JP2006115959A 2005-05-11 2006-04-19 半導体装置 Pending JP2007129182A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006115959A JP2007129182A (ja) 2005-05-11 2006-04-19 半導体装置
KR1020060041841A KR100810324B1 (ko) 2005-05-11 2006-05-10 반도체 칩의 주위를 밀봉하여 이루어지는 반도체 장치
US11/430,965 US7919837B2 (en) 2005-05-11 2006-05-10 Semiconductor device with sealed semiconductor chip
CNB2006100817751A CN100440498C (zh) 2005-05-11 2006-05-11 密封了半导体芯片周围而形成的半导体器件
US13/029,466 US8970019B2 (en) 2005-05-11 2011-02-17 Semiconductor device with sealed semiconductor chip
US14/617,637 US10366942B2 (en) 2005-05-11 2015-02-09 Semiconductor device with sealed semiconductor chip
US16/438,826 US10872844B2 (en) 2005-05-11 2019-06-12 Semiconductor device with sealed semiconductor chip
US16/952,968 US11424176B2 (en) 2005-05-11 2020-11-19 Semiconductor device with sealed semiconductor chip
US17/864,064 US11854946B2 (en) 2005-05-11 2022-07-13 Semiconductor device with sealed semiconductor chip

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005138718 2005-05-11
JP2005291391 2005-10-04
JP2006115959A JP2007129182A (ja) 2005-05-11 2006-04-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012285961A Division JP5619128B2 (ja) 2005-05-11 2012-12-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2007129182A true JP2007129182A (ja) 2007-05-24

Family

ID=37418342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115959A Pending JP2007129182A (ja) 2005-05-11 2006-04-19 半導体装置

Country Status (4)

Country Link
US (6) US7919837B2 (ja)
JP (1) JP2007129182A (ja)
KR (1) KR100810324B1 (ja)
CN (1) CN100440498C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920052B1 (ko) 2008-01-02 2009-10-07 주식회사 하이닉스반도체 반도체 패키지용 리드 프레임
JP2010182873A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体デバイス

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US20080054496A1 (en) * 2006-08-30 2008-03-06 Neill Thornton High temperature operating package and circuit design
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
US7863102B2 (en) * 2008-02-22 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with external interconnects within a die platform
JP5536388B2 (ja) * 2009-08-06 2014-07-02 株式会社テラプローブ 半導体装置およびその製造方法
US9679831B2 (en) 2015-08-13 2017-06-13 Cypress Semiconductor Corporation Tape chip on lead using paste die attach material
JP2018110169A (ja) * 2016-12-28 2018-07-12 富士電機株式会社 半導体装置および半導体装置製造方法
CN108878405A (zh) * 2018-07-02 2018-11-23 深圳市槟城电子有限公司 一种防护器件及其制作方法、电子设备
US11502045B2 (en) * 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead
CN113851447B (zh) * 2021-09-23 2022-06-07 先之科半导体科技(东莞)有限公司 一种免金线的肖特基二极管及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH06204390A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体装置
JPH06224362A (ja) * 1992-10-28 1994-08-12 Internatl Business Mach Corp <Ibm> 電子素子用リードフレーム・パッケージ
JPH08195463A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 樹脂封止型半導体装置及びその製造に使用されるリードフレーム
JPH08227903A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置
JPH11121677A (ja) * 1998-08-12 1999-04-30 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
JPH0846131A (ja) * 1994-08-02 1996-02-16 Sony Corp リードフレーム及びワイヤボンディング装置
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
JP3209696B2 (ja) * 1996-03-07 2001-09-17 松下電器産業株式会社 電子部品の製造方法
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
JP3688440B2 (ja) 1997-07-29 2005-08-31 株式会社ルネサステクノロジ 半導体装置
JP3415509B2 (ja) 1999-09-28 2003-06-09 エヌイーシーマイクロシステム株式会社 半導体装置
KR100494228B1 (ko) 1999-12-15 2005-06-13 도모에고교 가부시키가이샤 원심선별장치
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6541849B1 (en) * 2000-08-25 2003-04-01 Micron Technology, Inc. Memory device power distribution
JP2002231882A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP4372022B2 (ja) 2004-04-27 2009-11-25 株式会社東芝 半導体装置
WO2006028421A1 (en) * 2004-09-09 2006-03-16 United Test And Assembly Center Limited Multi-die ic package and manufacturing method
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224362A (ja) * 1992-10-28 1994-08-12 Internatl Business Mach Corp <Ibm> 電子素子用リードフレーム・パッケージ
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH06204390A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体装置
JPH08195463A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 樹脂封止型半導体装置及びその製造に使用されるリードフレーム
JPH08227903A (ja) * 1995-12-28 1996-09-03 Hitachi Vlsi Eng Corp 半導体装置
JPH11121677A (ja) * 1998-08-12 1999-04-30 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920052B1 (ko) 2008-01-02 2009-10-07 주식회사 하이닉스반도체 반도체 패키지용 리드 프레임
JP2010182873A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体デバイス
US8912636B2 (en) 2009-02-05 2014-12-16 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US10872844B2 (en) 2020-12-22
KR20060116728A (ko) 2006-11-15
US7919837B2 (en) 2011-04-05
US11854946B2 (en) 2023-12-26
US20150155225A1 (en) 2015-06-04
US8970019B2 (en) 2015-03-03
KR100810324B1 (ko) 2008-03-04
US11424176B2 (en) 2022-08-23
US20060255436A1 (en) 2006-11-16
CN100440498C (zh) 2008-12-03
US10366942B2 (en) 2019-07-30
US20210074609A1 (en) 2021-03-11
US20220044987A9 (en) 2022-02-10
US20220352053A1 (en) 2022-11-03
CN1862798A (zh) 2006-11-15
US20190295928A1 (en) 2019-09-26
US20110133323A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP4372022B2 (ja) 半導体装置
JP2007129182A (ja) 半導体装置
US7755175B2 (en) Multi-stack chip package with wired bonded chips
JP5207868B2 (ja) 半導体装置
JP2567961B2 (ja) 半導体装置及びリ−ドフレ−ム
US20040145042A1 (en) Semiconductor device
JP4643341B2 (ja) 半導体装置
JP5619128B2 (ja) 半導体装置
JP6023866B2 (ja) 半導体装置
JP2007250935A (ja) 半導体装置と半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227