JP2018110169A - 半導体装置および半導体装置製造方法 - Google Patents

半導体装置および半導体装置製造方法 Download PDF

Info

Publication number
JP2018110169A
JP2018110169A JP2016257135A JP2016257135A JP2018110169A JP 2018110169 A JP2018110169 A JP 2018110169A JP 2016257135 A JP2016257135 A JP 2016257135A JP 2016257135 A JP2016257135 A JP 2016257135A JP 2018110169 A JP2018110169 A JP 2018110169A
Authority
JP
Japan
Prior art keywords
wire
bonding wires
bonding
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016257135A
Other languages
English (en)
Inventor
今井　誠
Makoto Imai
誠 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016257135A priority Critical patent/JP2018110169A/ja
Priority to CN201711210676.3A priority patent/CN108257939A/zh
Priority to US15/826,708 priority patent/US20180182732A1/en
Publication of JP2018110169A publication Critical patent/JP2018110169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49097—Loop shape arrangement parallel in plane vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】同一の電極ペア間において大電流を流す場合に電極同士の間を複数のワイヤで並列に接続することが検討されているが、従来の技術はこのような接続形態には対応していない。【解決手段】半導体チップと、第１の電極ペアと、第１の電極ペアの電極間を電気的に並列に接続する複数のボンディングワイヤを有する第１ワイヤグループと、半導体チップ、第１の電極ペア、および第１ワイヤグループをモールド封止する封止部とを備え、第１ワイヤグループの複数のボンディングワイヤは、半導体チップ面の面内方向と平行な第１方向の手前側から奥側に向かうにつれて長くなり、かつ第１方向から見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線される半導体装置が提供される。【選択図】図１

Description

本発明は、半導体装置および半導体装置製造方法に関する。
従来、互いに異なる電極ペアが密集して配置される半導体パッケージにおいて、封止材の注入によるワイヤ同士の接触を防止する技術が提案されている（例えば、特許文献１〜３参照）。
特許文献１ 特開２００８−１０３６８５号公報
特許文献２ 特表２００５−５３２６７２号公報
特許文献３ 特開２０１１−３７６４号公報
同一の電極ペア間において大電流を流す場合に電極同士の間を複数のワイヤで並列に接続することが検討されているが、従来の技術はこのような接続形態には対応していない。
本発明の第１の態様においては、半導体チップと、第１の電極ペアと、第１の電極ペアの電極間を電気的に並列に接続する複数のボンディングワイヤを有する第１ワイヤグループと、半導体チップ、第１の電極ペア、および第１ワイヤグループをモールド封止する封止部とを備え、第１ワイヤグループの複数のボンディングワイヤは、半導体チップ面の面内方向と平行な第１方向の手前側から奥側に向かうにつれて長くなり、かつ第１方向から見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線される半導体装置が提供される。
本発明の第２の態様においては、第１の電極ペアの電極同士の相対位置を固定する固定段階と、第１の電極ペアの電極間を、複数のボンディングワイヤを含む第１ワイヤグループによって電気的に並列に接続する接続段階と、半導体チップ、第１の電極ペア、および第１ワイヤグループを収容するモールド型に第１方向からモールド材を注入して封止する封止段階とを備え、第１ワイヤグループの複数のボンディングワイヤは、第１方向の手前側から奥側に向かうにつれて長くなり、かつ第１方向から見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線される半導体装置製造方法が提供される。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本実施形態に係る半導体装置を示す。 半導体装置を第１方向の手前側から見たときの第１ワイヤグループの複数のボンディングワイヤを示す。 本実施形態に係る半導体装置の製造方法を示す。 接続段階が行われた状態の半導体装置を示す。 接続段階が行われた状態の半導体装置を第１方向の手前側から見たときの第１ワイヤグループの複数のボンディングワイヤの一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る半導体装置１００を示す。半導体装置１００は、半導体パッケージであり、一例として５ｍｍ×５ｍｍまたは８ｍｍ×８ｍｍの平面寸法を有する。半導体装置１００は、半導体チップ１０１と、リードフレーム１１１と、第１〜第４の電極ペア１２１〜１２４と、第１〜第４ワイヤグループ１３１〜１３４と、封止部１４０とを備える。
半導体チップ１０１は、１または複数の半導体素子を有するチップである。本実施形態では一例として半導体チップ１０１は、トランジスタ、ダイオード、コンデンサまたはサイリスタなどの１種類の素子を有する単機能のディスクリートチップであってもよいし、ＩＣ回路などを含む多機能チップであってもよい。半導体チップ１０１は、リードフレーム１１１の上に配置されてよい。
リードフレーム１１１は、半導体チップ１０１を支持する部材である。リードフレーム１１１は、リードフレーム本体１１１０と、複数のリードフレームセグメント１１１１と、複数の外部端子１１１５とを有してよい。
リードフレーム本体１１１０は矩形板状に形成されており、中央部の上面で半導体チップ１０１を支持している。半導体チップ１０１とリードフレーム本体１１１０の間には半田１１２が介在してよい。
複数のリードフレームセグメント１１１１は、それぞれ板状に形成されており、互いに離間するとともにリードフレーム本体１１１０から離間して配置されてよい。複数のリードフレームセグメント１１１１は、一例としてリードフレーム本体１１１０と同一面内に配置されてよい。
複数の外部端子１１１５は、後述の封止部１４０の外部へと露出される端子である。本実施形態では一例として、複数の外部端子１１１５の一部はリードフレーム本体１１１０と一体化され、他の一部はそれぞれ複数のリードフレームセグメント１１１１と一体化されてよい。
複数の外部端子１１１５は、半導体装置１００の電源端子、グランド端子または信号端子であってよい。ここで、電源端子とは、図示しない電源からの電流又は電源への電流が流れる端子であってよい。半導体装置１００に複数の端子が存在する場合には、電源端子は他の端子よりも流れる電流量の大きい端子であってよい。信号端子は、制御信号などの入出力を行う端子であってよい。
なお、リードフレーム１１１は、放熱性および導電性に優れた金属（一例として銅）などから形成されてよい。例えば、リードフレーム１１１は、金属板をプレス加工することで形成されてよい。
第１〜第４の電極ペア１２１〜１２４は、互いに異なる電極ペアである。第１〜第４の電極ペア１２１〜１２４は、それぞれ第１方向Ｙに離間して配置されるとともに、第１方向Ｙから見て離間（本実施形態においては第１方向Ｙから見て左右方向に離間）した電極を有してよい。
第１の電極ペア１２１は、電極１２１０，１２１１を有する。電極１２１０は半導体チップ１０１に具備されてよく、半導体チップ１０１に設けられてよい。例えば電極１２１０は半導体チップ１０１の上面に露出してよい。電極１２１０は、半導体チップ１０１の電源電極またはグランド電極であってよい。
これに代えて、電極１２１０はリードフレーム１１１上に設けられ、半導体チップ１０１の上面または下面の端子と接続されてもよい。例えば、電極１２１０は、リードフレーム本体１１１０上に絶縁層および導電層で形成された配線パターン（図示せず）を介して半導体チップ１０１の下面の端子と接続されてよい。
電極１２１１は、第１導体１２１５に具備されてよく、第１導体１２１５上に設けられてよい。例えば電極１２１１は第１導体１２１５の上面に露出してよい。第１導体１２１５は複数のリードフレームセグメント１１１１の何れか１つであってよい。このリードフレームセグメント１１１１と一体化された外部端子１１１５は、半導体装置１００の電源端子またはグランド端子であってよい。なお、電極１２１１は電極１２１０とともに半導体チップ１０１に設けられてもよい。
以上の第１の電極ペア１２１と同様に、第２の電極ペア１２２は電極１２２０，１２２１を、第３の電極ペア１２３は電極１２３０，１２３１を、第４の電極ペア１２４は電極１２４０，１２４１をそれぞれ有する。電極１２２０，１２３０，１２４０は半導体チップ１０１に設けられてよく、電極１２２１，１２３１，１２４１はそれぞれ第２導体１２２５，第３導体１２３５，第４導体１２４５に設けられてよい。第２導体１２２５，第３導体１２３５，第４導体１２４５はそれぞれ複数のリードフレームセグメント１１１１の何れか１つであってよい。
第１〜第４ワイヤグループ１３１〜１３４は、互いに異なるワイヤグループであり、別々の電極ペアを接続してよい。
第１ワイヤグループ１３１は、第１の電極ペア１２１の電極１２１０，１２１１間を電気的に並列に接続する。第１ワイヤグループ１３１は、複数（本実施形態では一例として４本）のボンディングワイヤ１３１０を有する。このように複数のボンディングワイヤ１３１０によって電極１２１０，１２１１間を並列に接続することにより、各ボンディングワイヤ１３１０の線径を小さくしつつ、電極１２１０，１２１１間の電流容量を大きく維持することができる。ボンディングワイヤ１３１０の線径は５０μｍ以下、一例として１８μｍ、２０μｍなどであってよい。なお、隣接するボンディングワイヤ１３１０同士が接触するとインピーダンス等が設計値から変化し得るため、本実施形態では動作特性を維持する観点からボンディングワイヤ１３１０同士は非接触状態であってよい。
ボンディングワイヤ１３１０同士を非接触にするべく、複数のボンディングワイヤ１３１０は、半導体チップ１０１面の面内方向と平行な第１方向Ｙの手前側から奥側に向かうにつれて長くなっている。また、複数のボンディングワイヤ１３１０は、第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状で結線されている。第１方向Ｙについては詳細を後述する。ここで、ボンディングワイヤ１３１０の各箇所とは、ボンディングワイヤ１３１０の端部を除いた中途部の各箇所であってよい。また、ボンディングワイヤ１３１０の各対応箇所とは、例えば、一端からの配線長／全長の割合が等しい箇所であってよい。
複数のボンディングワイヤ１３１０のうちの少なくとも１つ、一例として複数のボンディングワイヤ１３１０のそれぞれは、例えば第１方向Ｙに沿って封止部１４０のモールド材が注入された結果として、第１方向Ｙの奥側に向かって傾いてよい。例えば、複数のボンディングワイヤ１３１０は、第１の電極ペア１２１に対する接続箇所から離れるに従って第１方向Ｙの奥側に向かう弧状に形成されてよい。
電極１２１０に対するボンディングワイヤ１３１０の各接続箇所は、第１方向Ｙに沿って並んでもよいし、第１方向Ｙの手前側から奥側に向かうにつれて電極１２１１に対する接続箇所から離れてもよい。同様に、電極１２１１に対するボンディングワイヤ１３１０の各接続箇所は、第１方向Ｙに沿って並んでもよいし、第１方向Ｙの手前側から奥側に向かうにつれて電極１２１０に対する接続箇所から離れてもよい。電極１２１０に対するボンディングワイヤ１３１０の各接続箇所と、電極１２１１に対するボンディングワイヤ１３１０の各接続箇所とは第１方向Ｙから見て左右方向に離間して配置されてよい。また、電極１２１０，１２１１に対するボンディングワイヤ１３１０の各接続箇所は等間隔に配置されてよい。例えば、第１方向Ｙにおける各ボンディングワイヤ１３１０の接続箇所の間隔は線径（一例として１８μｍ、２０μｍなど）以上であってよく、２ｍｍまたは１ｍｍ以下であってよい。接続箇所の間隔を大きくすることにより、経年劣化・温度条件などによりボンディングワイヤ１３１０間の接触状態が変化して動作特性が変動してしまうのが防止される。また、接続箇所の間隔を小さくすることにより、半導体装置１００を小型化することが可能となる。
ボンディングワイヤ１３１０は、金、銀、銅、アルミなどの導電性金属で形成されてよい。なお、本実施形態では一例として第１の電極ペア１２１の電極１２１０，１２１１の間は、第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０のみによってワイヤボンディングされている。
第２〜第４ワイヤグループ１３２〜１３４は、それぞれ第２〜第４の電極ペア１２２〜１２４の電極間を電気的に接続する１本のボンディングワイヤ１３２０〜１３４０を有する。ボンディングワイヤ１３２０〜１３４０は、ボンディングワイヤ１３１０と同様のワイヤであってよい。これらのボンディングワイヤ１３２０〜１３４０のうちの少なくとも１つ、一例としてそれぞれは、例えば第１方向Ｙに沿って封止部１４０のモールド材が注入された結果として、第１方向Ｙの奥側に向かって傾いてよい。例えば、ボンディングワイヤ１３２０〜１３４０は、電極ペア１２２〜１２４に対する接続箇所から離れるに従って第１方向Ｙの奥側に向かう弧状に形成されてよい。
封止部１４０は、半導体チップ１０１、リードフレーム１１１、第１〜第４の電極ペア１２１〜１２４および第１〜第４ワイヤグループ１３１〜１３４等をモールド封止する。封止部１４０は、固化した樹脂により形成されてよい。樹脂としては、例えばエポキシ樹脂、マレイミド樹脂、ポリイミド樹脂、イソシアネート樹脂、アミノ樹脂、フェノール樹脂、シリコン系樹脂、等のような絶縁性の熱硬化性樹脂を用いてよい。樹脂には、無機フィラー等の添加物が含有されてもよい。
封止部１４０は、本実施形態では一例として、第１方向Ｙから見て矩形状の形状を有しているが、菱形など他の形状を有してもよい。封止部１４０は、第１方向Ｙの手前側の端部にモールド材の注入跡１４００を有してよい。例えば、封止部１４０は、第１方向Ｙの手前側および奥側のそれぞれの端部にモールド材の注入跡１４００または排出跡（図示せず）を有してよい。別言すれば、第１方向Ｙは注入跡１４００に近い側から遠い側へ向かう方向であってよく、例えば、注入跡１４００から排出跡へ向かう方向であってよい。
ここでモールド材の注入跡１４００は、成形型にモールド材を注入して封止部１４０、ひいては半導体装置１００を成形した後に成形型のゲート部分で固化したモールド材を切断、除去した跡であってよい。また、モールド材の排出跡は、成形型内を真空引きするための吸引口で固化したモールド材を切断、除去した跡であってよい。本実施形態では、注入跡１４００および排出跡は鋸刃状の輪郭または歪な輪郭で囲まれた形状であってよく、概ね円状であっても多角形状であってもよい。排出跡の面積は注入跡１４００の面積よりも小さくてよい。注入跡１４００および排出跡の表面は、固化したモールド材の内部が露出する結果、封止部１４０における他の領域の表面よりも表面粗さが大きくてよい。
以上の半導体装置１００によれば、第１の電極ペア１２１を並列に接続する複数のボンディングワイヤ１３１０は半導体チップ１０１面の面内方向と平行な第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状で結線される。従って、封止部１４０内で第１方向Ｙに隣接するボンディングワイヤ１３１０同士が経年劣化などによって接触してしまうのを防止し、動作特性を維持することができる。
また、複数のボンディングワイヤ１３１０のうちの少なくとも１つが第１方向Ｙの奥側に向かって傾いたとしても奥側のボンディングワイヤ１３１０に接触することなく、その下方に入り込むようにしている。従って、隣接するボンディングワイヤ１３１０同士の接触を確実に防止することができる。
また、封止部１４０は第１方向Ｙの手前側の端部にモールド材の注入跡１４００を有し、例えば第１方向Ｙの手前側および奥側のそれぞれの端部にモールド材の注入跡１４００または排出跡（図示せず）を有するので、第１方向Ｙは注入跡１４００に近い側から遠い側へ向かう方向となる。従って、半導体装置１００を成形するべくモールド材を成形型に注入するときに、第１方向Ｙの手前側の短いボンディングワイヤ１３１０が奥側の長いボンディングワイヤ１３１０の側に向かって傾く場合に、奥側のボンディングワイヤ１３１０に接触することなく、その下方に入り込む。従って、隣接するボンディングワイヤ１３１０同士の接触を確実に防止することができる。
また、第１の電極ペア１２１の電極１２１０は半導体チップ１０１に設けられ、電極１２１１は第１導体１２１５に設けられるので、ボンディングワイヤ１３１０同士の接触によって動作特性が変動しやすい。このような場合であっても、上述のような複数のボンディングワイヤ１３１０によって第１の電極ペア１２１を並列に接続することで、ボンディングワイヤ１３１０同士が接触してしまうのを防止することができるため、動作特性を維持することができる。
また、第１の電極ペア１２１の電極１２１０は半導体チップ１０１の電源電極またはグランド電極であるので、電流量が大きい。このような場合であっても、上述のような複数のボンディングワイヤ１３１０によって電極１２１０を電極１２１１と並列に接続することで、第１の電極ペア１２１の間の電流容量を大きくすることができる。
なお、上述の実施形態では、第１導体１２１５を外部端子１１１５と一体化されたリードフレームセグメント１１１１として説明したが、第１導体１２１５と外部端子１１１５とを別体としてもよい。
また、半導体装置１００は第２〜第４の電極ペア１２２〜１２４およびリードフレーム１１１を備えることとして説明したが、これらの少なくとも一部を備えないこととしてもよい。また、リードフレーム本体１１１０に一体化された外部端子１１１５（図中、左側の外部端子１１１５）と半導体チップ１０１との接続については説明を省略したが、例えば図中右側に図示した第１〜第４ワイヤグループ１３１〜１３４による接続に対して線対称または点対称となるように接続されてもよい。
また、第１の電極ペア１２１が第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０のみによってワイヤボンディングされることとして説明したが、ボンディングワイヤ１３１０とは異なるワイヤによって更にワイヤボンディングされることとしてもよい。また、それぞれ複数のボンディングワイヤ１３１０を有する複数の第１ワイヤグループ１３１によって第１の電極ペア１２１間が並列に接続されることとしてもよい。これらの場合には、ワイヤ同士の接触を確実に防止するべく、第１ワイヤグループ１３１は第１ワイヤグループ１３１内でのボンディングワイヤ１３１０の間隔以上に他のワイヤまたは他の第１ワイヤグループ１３１から離間して配置されてよい。
また、第２〜第４ワイヤグループ１３２〜１３４はそれぞれ１本のボンディングワイヤ１３２０〜１３４０を有することとして説明したが、これらのグループの何れかが並列な複数のボンディングワイヤを有してもよいし、リードフレーム本体１１１０に一体化された外部端子１１１５（図中、左側の外部端子１１１５）と半導体チップ１０１との間を第２〜第４ワイヤグループ１３２〜１３４と対称となるよう接続するワイヤグループの何れかが複数のボンディングワイヤを有してもよい。例えば、第２ワイヤグループ１３２は複数のボンディングワイヤ１３２０を有してもよい。これらのボンディングワイヤ１３２０は、ボンディングワイヤ１３１０と同様に、第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤ１３２０の各箇所における高さが奥側のボンディングワイヤ１３２０の対応箇所における高さを超えない形状で結線されてもよい。この場合には、ボンディングワイヤ１３２０同士が接触してしまうのを防止して動作特性を維持することができる。
ここで、第１方向Ｙから見て離間した電極間が複数のワイヤグループの各ボンディングワイヤによって電気的に並列に接続される場合には、並列に接続する全てのワイヤグループにおいて複数のボンディングワイヤが第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線されてよい。例えば、第１の電極ペア１２１の電極１２１０，１２１１が複数の第１ワイヤグループ１３１によって並列に接続される場合には、全ての第１ワイヤグループ１３１において複数のボンディングワイヤ１３１０が第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状で結線されてよい。また、第１の電極ペア１２１の電極１２１０，１２１１が第１ワイヤグループ１３１によって並列に接続され、かつ、第２の電極ペア１２２の電極１２２０，１２２１が第２ワイヤグループ１３２によって並列に接続される場合には、これら第１および第２ワイヤグループ１３１，１３２において複数のボンディングワイヤ１３１０，１３２０が第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤ１３１０，１３２０の各箇所における高さが奥側のボンディングワイヤ１３１０，１３２０の対応箇所における高さを超えない形状で結線されてよい。このような場合には、各ワイヤグループ内でボンディングワイヤの線径を小さくしつつ電極間の電流容量を大きく維持するとともに、ボンディングワイヤ同士の接触を防止することができる。
図２は、半導体装置１００を第１方向Ｙの手前側から見たときの第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０を示す。
この図に示すように、複数のボンディングワイヤ１３１０は、第１方向Ｙの手前側から奥側に向かうにつれて半導体チップ１０１の表面に対して階段状に高くなる形状で結線されてよい。例えば、複数のボンディングワイヤ１３１０における、隣接するボンディングワイヤ１３１０同士のループ高さの差は、ボンディングワイヤ１３１０の直径（つまり線径）の１／２以上であってよい。一例として、各ボンディングワイヤ１３１０の線径が２０μｍである場合には、隣接するボンディングワイヤ１３１０間でのループ高さの差は１０μｍ以上であってよい。これにより、隣接するボンディングワイヤ１３１０同士の接触を確実に防止することができる。但し、ボンディングワイヤ１３１０の材料コストを低減する観点からは、隣接するボンディングワイヤ１３１０間の段差は小さい方が好ましい。
続いて、半導体装置１００の製造方法について説明する。図３は、本実施形態に係る半導体装置１００の製造方法を示す。
この図に示すように、半導体装置１００を製造するには、まず第１の電極ペア１２１の電極１２１０，１２１１同士の相対位置を固定する（ステップＳ１：固定段階）。例えば、一方の電極１２１１を含む第１導体１２１５（一例としてリードフレームセグメント１１１１）に対して、他方の電極１２１０が設けられた半導体チップ１０１の位置を固定してよい。具体的には、半田１１２を介してリードフレーム本体１１１０上に半導体チップ１０１を配置した状態で、リードフレーム本体１１１０を第１導体１２１５の近傍に配置して両者を治具によって固定してよい。同様に、第２〜第４の電極ペア１２２〜１２４の電極同士の相対位置をそれぞれ固定してよい。半導体チップ１０１をリードフレーム本体１１１０上に配置するときには、リードフレーム本体１１１０を予めヒータで加熱した後、リードフレーム本体１１１０上に半田１１２および半導体チップ１０１を順に配置して半田１１２を介して半導体チップ１０１およびリードフレーム本体１１１０を結合してよい。これに代えて、リードフレーム本体１１１０に半田１１２および半導体チップ１０１を順に配置してからこれらをリフロー炉で加熱することで半導体チップ１０１およびリードフレーム本体１１１０を結合してもよい。固定段階においてリードフレーム１１１等が加熱されている場合には、後述の接続行程を行う前に冷却を行ってもよい。
次に、第１の電極ペア１２１の電極１２１０，１２１１間を第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０によって電気的に並列に接続する（ステップＳ３：接続段階）。例えば、複数のボンディングワイヤ１３１０が第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状になるように、各ボンディングワイヤ１３１０を結線してよい。また、複数のボンディングワイヤ１３１０における互いに隣接するボンディングワイヤ１３１０同士を、第１方向Ｙの手前側のボンディングワイヤ１３１０が第１方向Ｙの奥側に隣接するボンディングワイヤ１３１０の下に倒れ込むことを可能とする形状にしてよい。
但し、図４，５を用いて詳細は後述するが、結線するときの各ボンディングワイヤ１３１０の形状は、封止後の形状、つまり半導体装置１００内のボンディングワイヤ１３１０の形状とは異なってよい。
なお、本実施形態においては一例として、第１の電極ペア１２１の電極１２１０，１２１１同士の間を第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０のみによってワイヤボンディングするが、ボンディングワイヤ１３１０とは異なるワイヤによって更にワイヤボンディングしてもよい。
以上のステップＳ３では、さらに第２〜第４の電極ペア１２２〜１２４の電極間を第２〜第４ワイヤグループ１３２〜１３４によってそれぞれ電気的に接続してよい。
次に、半導体チップ１０１、リードフレーム１１１第１〜第４の電極ペア１２１〜１２４、および第１〜第４ワイヤグループ１３１〜１３４などを収容するモールド型（図示せず）に第１方向Ｙからモールド材を注入してこれらを封止する（ステップＳ５：封止段階）。これにより、成形型内の空隙、例えばリードフレーム本体１１１０およびリードフレームセグメント１１１１間の空隙、ボンディングワイヤ１３１０〜１３４０の周辺領域などにモールド材が流入する。そして、成形型内を第１方向Ｙの手前側から奥側に向かって流れるモールド材によってボンディングワイヤ１３１０の各部が第１方向Ｙの奥側に押される結果、各ボンディングワイヤ１３１０のループ形状が第１方向Ｙに伸び、第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状で結線された状態となる。例えば、第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０は、第１方向Ｙの奥側に向かって傾いてよく、第１方向Ｙの手前側から奥側に向かうにつれて半導体チップ１０１面に対して階段状に高くなる形状で結線された状態となってよい。また、第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０における、隣接するボンディングワイヤ１３１０同士のループ高さの差は、ボンディングワイヤ１３１０の直径の１／２以上であってよい。
次に、ステップＳ５でモールド封止された封止部１４０におけるモールド材の注入箇所を切断する（ステップＳ７：切断段階）。例えば、ステップＳ５で固化されたモールド材を成形型から取り出して、成形型のゲート部分で固化したモールド材を切断、除去してよい。これにより、注入跡１４００が形成される。また、成形型に真空引きのための吸引口がある場合には、当該吸引口で固化したモールド材を切断、除去することで、排出跡を形成してよい。これにより、半導体装置１００が製造される。なお、切断段階の前または後に、外部端子１１１５に対して半田ディップ処理、めっき処理を行ってもよい。
以上の製造方法によれば、第１の電極ペア１２１を並列に接続する複数のボンディングワイヤ１３１０は半導体チップ１０１面の面内方向と平行な第１方向Ｙの手前側から奥側に向かうにつれて長くなり、かつ第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状で結線される。従って、成形型に第１方向Ｙからモールド材を注入することでボンディングワイヤ１３１０が第１方向Ｙに沿って隣のボンディングワイヤ１３１０の側に傾斜してしまう場合であっても、ボンディングワイヤ１３１０同士が接触してしまうのを防止し、動作特性を維持することができる。
また、複数のボンディングワイヤ１３１０における互いに隣接するボンディングワイヤ１３１０同士は第１方向Ｙの手前側のボンディングワイヤ１３１０が奥側のボンディングワイヤ１３１０の下に倒れ込むことを可能とする形状を有するので、モールド材が注入されるときに奥側のボンディングワイヤ１３１０に接触することなく、その下方に入り込む。従って、隣接するボンディングワイヤ１３１０同士の接触を確実に防止することができる。
また、ステップＳ１の固定段階では第１の電極ペア１２１の電極１２１１を含む第１導体１２１５に対し、電極１２１０を含む半導体チップ１０１の位置を固定するので、別々の部材に含まれる電極１２１０，１２１１同士を接続しやすくすることができる。また、第１の電極ペア１２１の電極１２１０は半導体チップ１０１に設けられ、電極１２１１は第１導体１２１５に設けられるので、ボンディングワイヤ１３１０同士の接触によって動作特性が変動しやすい。このような場合であっても、上述のように複数のボンディングワイヤ１３１０によって第１の電極ペア１２１を並列に接続することで、ボンディングワイヤ１３１０同士が接触してしまうのを防止することができるため、動作特性を維持することができる。
図４は、接続段階が行われた状態の半導体装置１００を示す。
結線された状態での第１ワイヤグループ１３１の各ボンディングワイヤ１３１０の形状は、封止部１４０により封止された後の形状、つまり図１、図２で説明したボンディングワイヤ１３１０の形状とは異なっていてよい。例えば、ボンディングワイヤ１３１０は、１または複数の箇所で屈曲されてよく、全体として、半導体チップ１０１から離れる側に凸状をなしてよい。また、複数のボンディングワイヤ１３１０が第１方向Ｙの手前側から奥側に向かうにつれて長くなる限りにおいて、結線された状態での複数のボンディングワイヤ１３１０では、第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状でなくてもよい。
同様に、結線された状態での第２〜第４ワイヤグループ１３２〜１３４の各ボンディングワイヤ１３２０〜１３４０の形状は、封止部１４０により封止された後の形状、つまり図１、図２で説明したボンディングワイヤ１３１０の形状とは異なっていてよい。例えば、各ボンディングワイヤ１３２０〜１３４０の形状はボンディングワイヤ１３１０と同様の形状であってよい。
図５は、接続段階が行われた状態の半導体装置１００を第１方向Ｙの手前側から見たときの第１ワイヤグループ１３１の複数のボンディングワイヤ１３１０の一例を示す。
この図では一例として複数のボンディングワイヤ１３１０は、２点で屈曲されており、屈曲点の間の中途部が概ね半導体チップ１０１の表面と並行になっている。また、複数のボンディングワイヤ１３１０は、半導体チップ１０１面の面内方向と平行な第１方向Ｙの手前側から奥側に向かうにつれて長くなっており、第１方向Ｙから見た手前側のボンディングワイヤ１３１０の各箇所における高さが奥側のボンディングワイヤ１３１０の対応箇所における高さを超えない形状で結線されている。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ 半導体装置、１０１ 半導体チップ、１１１ リードフレーム、１１２ 半田、１２１ 第１の電極ペア、１２２ 第２の電極ペア、１２３ 第３の電極ペア、１２４ 第４の電極ペア、１３１ 第１ワイヤグループ、１３２ 第２ワイヤグループ、１３３ 第３ワイヤグループ、１３４ 第４ワイヤグループ、１４０ 封止部、１１１０ リードフレーム本体、１１１１ リードフレームセグメント、１１１５ 外部端子、１２１０ 電極、１２１１ 電極、１２１５ 第１導体、１２２０ 電極、１２２１ 電極、１２２５ 第２導体、１２３０ 電極、１２３１ 電極、１２３５ 第３導体、１２４０ 電極、１２４１ 電極、１２４５ 第４導体、１３１０ ボンディングワイヤ、１３２０ ボンディングワイヤ、１３３０ ボンディングワイヤ、１３４０ ボンディングワイヤ、１４００ 注入跡

Claims (13)

  1. 半導体チップと、
    第１の電極ペアと、
    前記第１の電極ペアの電極間を電気的に並列に接続する複数のボンディングワイヤを有する第１ワイヤグループと、
    前記半導体チップ、前記第１の電極ペア、および前記第１ワイヤグループをモールド封止する封止部と
    を備え、
    前記第１ワイヤグループの複数のボンディングワイヤは、前記半導体チップ面の面内方向と平行な第１方向の手前側から奥側に向かうにつれて長くなり、かつ前記第１方向から見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線される
    半導体装置。
  2. 前記第１の電極ペアの一方の電極を含む第１導体を備え、
    前記第１の電極ペアの他方の電極は前記半導体チップに設けられる
    請求項１に記載の半導体装置。
  3. 前記第１ワイヤグループの複数のボンディングワイヤは、前記第１方向の手前側から奥側に向かうにつれて前記半導体チップ面に対して階段状に高くなる形状で結線される請求項１または２に記載の半導体装置。
  4. 前記第１ワイヤグループの複数のボンディングワイヤにおける、隣接するボンディングワイヤ同士のループ高さの差は、ボンディングワイヤの直径の１／２以上である請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１ワイヤグループの複数のボンディングワイヤのうちの少なくとも１つのボンディングワイヤは、前記第１方向の奥側に向かって傾いている請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第１の電極ペアの一方の電極および前記封止部の外部へと露出される外部端子を一体として含むリードフレームを更に備える請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１の電極ペアの他方の電極は、前記半導体チップの電源電極またはグランド電極である請求項６に記載の半導体装置。
  8. 前記封止部は、前記第１方向の手前側の端部にモールド材の注入跡を有する請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１の電極ペアの電極同士の間は、前記第１ワイヤグループの複数のボンディングワイヤのみによってワイヤボンディングされる請求項１から８のいずれか一項に記載の半導体装置。
  10. 第２の電極ペアと、
    前記第２の電極ペアの電極間を電気的に並列に接続する複数のボンディングワイヤを有する第２ワイヤグループと
    を備え、
    前記第２ワイヤグループの複数のボンディングワイヤは、前記第１方向の手前側から奥側に向かうにつれて長くなり、かつ前記第１方向から見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線される
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 第１の電極ペアの電極同士の相対位置を固定する固定段階と、
    前記第１の電極ペアの電極間を、複数のボンディングワイヤを含む第１ワイヤグループによって電気的に並列に接続する接続段階と、
    半導体チップ、前記第１の電極ペア、および前記第１ワイヤグループを収容するモールド型に第１方向からモールド材を注入して封止する封止段階と
    を備え、
    前記第１ワイヤグループの複数のボンディングワイヤは、前記第１方向の手前側から奥側に向かうにつれて長くなり、かつ前記第１方向から見た手前側のボンディングワイヤの各箇所における高さが奥側のボンディングワイヤの対応箇所における高さを超えない形状で結線される
    半導体装置製造方法。
  12. 前記第１ワイヤグループの複数のボンディングワイヤにおける互いに隣接するボンディングワイヤ同士は、前記第１方向の手前側のボンディングワイヤが前記第１方向の奥側に隣接するボンディングワイヤの下に倒れ込むことを可能とする形状を有する請求項１１に記載の半導体装置製造方法。
  13. 前記封止段階においてモールド封止された封止部におけるモールド材の注入箇所を切断する切断段階を更に備える請求項１１または１２に記載の半導体装置製造方法。
JP2016257135A 2016-12-28 2016-12-28 半導体装置および半導体装置製造方法 Pending JP2018110169A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016257135A JP2018110169A (ja) 2016-12-28 2016-12-28 半導体装置および半導体装置製造方法
CN201711210676.3A CN108257939A (zh) 2016-12-28 2017-11-28 半导体装置及半导体装置制造方法
US15/826,708 US20180182732A1 (en) 2016-12-28 2017-11-30 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016257135A JP2018110169A (ja) 2016-12-28 2016-12-28 半導体装置および半導体装置製造方法

Publications (1)

Publication Number Publication Date
JP2018110169A true JP2018110169A (ja) 2018-07-12

Family

ID=62630607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016257135A Pending JP2018110169A (ja) 2016-12-28 2016-12-28 半導体装置および半導体装置製造方法

Country Status (3)

Country Link
US (1) US20180182732A1 (ja)
JP (1) JP2018110169A (ja)
CN (1) CN108257939A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017171887A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Flexible circuit interconnect structure and method of making same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143436A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd ボンデイング方法
JP2005167222A (ja) * 2003-11-15 2005-06-23 Samsung Electronics Co Ltd 半導体チップパッケージ及び基板と半導体チップとの連結方法
JP2005327903A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp 半導体装置
JP2015216228A (ja) * 2014-05-09 2015-12-03 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686492A (en) * 1985-03-04 1987-08-11 Tektronix, Inc. Impedance match connection using multiple layers of bond wires
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
US7078808B2 (en) * 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
US7550318B2 (en) * 2006-08-11 2009-06-23 Freescale Semiconductor, Inc. Interconnect for improved die to substrate electrical coupling
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
US20080246129A1 (en) * 2007-04-04 2008-10-09 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
US20090051019A1 (en) * 2007-08-20 2009-02-26 Chih-Feng Huang Multi-chip module package
US9006098B2 (en) * 2008-08-22 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Impedance controlled electrical interconnection employing meta-materials
KR101564070B1 (ko) * 2009-05-01 2015-10-29 삼성전자주식회사 인쇄 회로 기판 및 이를 이용한 반도체 패키지
US20110147928A1 (en) * 2009-12-22 2011-06-23 Tessera Research Llc Microelectronic assembly with bond elements having lowered inductance
CN102437147B (zh) * 2011-12-09 2014-04-30 天水华天科技股份有限公司 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
JP5865220B2 (ja) * 2012-09-24 2016-02-17 ルネサスエレクトロニクス株式会社 半導体装置
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US9960671B2 (en) * 2014-12-31 2018-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolator with reduced susceptibility to parasitic coupling
CH710644B1 (de) * 2015-01-22 2018-10-15 Melexis Tech Sa Verfahren zur Herstellung von Stromsensoren.
US9941266B2 (en) * 2015-12-16 2018-04-10 Rohm Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143436A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd ボンデイング方法
JP2005167222A (ja) * 2003-11-15 2005-06-23 Samsung Electronics Co Ltd 半導体チップパッケージ及び基板と半導体チップとの連結方法
JP2005327903A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp 半導体装置
JP2015216228A (ja) * 2014-05-09 2015-12-03 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180182732A1 (en) 2018-06-28
CN108257939A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US20160035646A1 (en) Semiconductor device, method for assembling semiconductor device, semiconductor device component, and unit module
KR102011559B1 (ko) 반도체 장치 및 그 제조 방법
TW201644024A (zh) 晶片封裝結構及其製造方法
CN107275305B (zh) 一种qfn芯片
KR20170063926A (ko) 전력용 반도체 장치 및 그 제조 방법
JP2015056638A (ja) 半導体装置およびその製造方法
JP2015176871A (ja) 半導体装置及びその製造方法
JP2013051295A (ja) 半導体装置及びその製造方法
JP2015144188A (ja) 半導体装置及びその製造方法
JP2015207675A (ja) パワー半導体装置
JP2018098282A (ja) 半導体装置
JP2018110169A (ja) 半導体装置および半導体装置製造方法
JP7186645B2 (ja) 半導体装置
CN203910779U (zh) 半导体装置
JP2022143657A (ja) 半導体装置及びその製造方法
JP7027983B2 (ja) リードフレーム
JP2012114455A (ja) 電力用半導体装置
JP2010212628A (ja) 半導体装置の製造方法
US8754513B1 (en) Lead frame apparatus and method for improved wire bonding
JP7550980B2 (ja) 半導体製造装置
JP2014030017A (ja) 垂直に置かれた基板を電気的に接続するための方法
JP2010212729A (ja) 半導体装置およびその製造方法
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP6462609B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210706