KR20170063926A - 전력용 반도체 장치 및 그 제조 방법 - Google Patents

전력용 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20170063926A
KR20170063926A KR1020177012007A KR20177012007A KR20170063926A KR 20170063926 A KR20170063926 A KR 20170063926A KR 1020177012007 A KR1020177012007 A KR 1020177012007A KR 20177012007 A KR20177012007 A KR 20177012007A KR 20170063926 A KR20170063926 A KR 20170063926A
Authority
KR
South Korea
Prior art keywords
power semiconductor
lead frame
lead
semiconductor element
semiconductor device
Prior art date
Application number
KR1020177012007A
Other languages
English (en)
Other versions
KR101928681B1 (ko
Inventor
히로시 가와시마
겐 사카모토
사토시 곤도
다케토시 시카노
요시히로 다카이
클라우디오 펠리키아니
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170063926A publication Critical patent/KR20170063926A/ko
Application granted granted Critical
Publication of KR101928681B1 publication Critical patent/KR101928681B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

전력용 반도체 소자와, 제어 소자와, 전력용 반도체 소자와, 제어 소자를 각각 유지하고 있는 제 1 및 제 2 리드 프레임과, 전력용 반도체 소자와 제 1 리드 프레임을 접속하는 제 1 금속 배선과, 전력용 반도체 소자와 제어 소자를 접속하는 제 2 금속 배선과, 이들을 덮는 밀봉체를 구비하며, 제 1 리드 프레임은 전력용 반도체 소자를 탑재하고 있는 탑재면을 가지는 다이 패드와, 제 1 금속 배선의 한쪽 단부가 접속된 접속면을 가지는 제 1 이너 리드를 포함하고, 밀봉체의 표면 중 탑재면에 따른 방향으로 교차하는 측면에서, 제 1 및 제 2 리드 프레임이 돌출되지 않은 측면 부분에는, 다른 영역보다 표면 거칠기가 거친 수지 주입구 자국이 형성되어 있고, 수지 주입구 자국은 탑재면에 따른 방향에서 보았을 때에 접속면에 대해 제 1 금속 배선이 위치하는 측과는 반대측에 형성되어 있다.

Description

전력용 반도체 장치 및 그 제조 방법{POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은 전력용 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 밀봉체에 의해 밀봉된 전력용 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치 중에서도 전력용 반도체 장치는 철도 차량, 하이브리드 자동차, 전기 자동차 등의 차량, 가전 기기, 및 산업용 기계 등에서, 비교적 큰 전력을 제어, 정류하기 위해 이용되고 있다. 전력용 반도체 장치는 그 사용시에 전력용 반도체 소자가 발열하기 때문에, 높은 방열성이 요구된다. 또한, 수백V 이상의 고전압이 인가되므로 전력용 반도체 장치는 외부와의 사이에서 높은 절연성이 요구된다.
여기서, IPM(Intelligent Power Module)은 전력용 반도체 소자와 제어용 반도체 소자(이하, 간단히 제어 소자라고 함)가 일체로 된 모듈이다. IPM에서 배선 재료로 리드 프레임을 이용하는 경우, 전력용 반도체 소자와 제어 소자는 물리적으로 분리된 2개의 리드 프레임 상에 탑재된다. 구체적으로는, 전력용 반도체 소자 및 제어 소자는 각각 리드 프레임에 마련되어 있는 다이 패드(die pad) 상에 탑재된다. 전력용 반도체 소자는 전력용 금속 세선(細線)을 거쳐서 리드 프레임과 전기적으로 접속되어 있고, 제어 소자는 금속 배선을 거쳐서 리드 프레임과 전기적으로 접속되어 있다. 이러한 IPM은 일반적으로 트랜스퍼 몰드 성형(transfer molding)에 의해 수지 밀봉되어, 밀봉체로서 구성된다.
일본 특허 공개 제2004-172239호 공보에는, 제어용 지지판을 히트 싱크(heat sink)보다 높은 위치에 지지하고, 결선용 리드 세선(connecting lead thin wire)에 초음파 열압착에 의한 압축력(compressive force)을 강하게 부가하여, 제어 소자와 제어용 리드 단자의 각각에 해당 결선용 리드 세선을 강고하게 접착한 수지 밀봉형 반도체 장치 및 그 제법이 기재되어 있다.
특허문헌 1: 일본 특허 공개 제2004-172239호 공보
그러나, 일반적으로 IMP를 제작할 때의 트랜스퍼 몰드 성형에 이용되는 금형에는, 수지의 주입구(게이트)가 밀봉체의 측면을 성형하는 내주면에 접촉하도록 마련되어 있다. 그 때문에, IMP에서 반도체 소자의 배선으로 선 직경이 가는 금속 세선을 사용하는 경우에는, 상술한 바와 같이 초음파 열압착에 의한 압축력을 강하게 한 경우이더라도, 트랜스퍼 몰드 성형시에 몰드 수지로부터 받는 유동 저항에 의해 금속 세선이 변형되기 쉽다. 이 금속 세선에 변형이 생긴 경우, 예를 들어 금속 세선과 다른 도전부가 접촉하여 와이어 쇼트 등의 불량이 발생하는 경우가 있었다.
본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것이다. 본 발명의 주된 목적은 금속 세선의 변형이 억제되어 있는 전력용 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명에 따른 전력용 반도체 장치는 전력용 반도체 소자와, 상기 전력용 반도체 소자를 제어하는 제어 소자와, 상기 전력용 반도체 소자와 상기 제어 소자를 각각 유지하고 있는 제 1 리드 프레임 및 제 2 리드 프레임과, 상기 전력용 반도체 소자와 상기 제 1 리드 프레임을 전기적으로 접속하는 제 1 금속 배선과, 상기 전력용 반도체 소자와 상기 제어 소자를 전기적으로 접속하는 제 2 금속 배선과, 상기 전력용 반도체 소자와, 상기 제어 소자와, 상기 제 1 리드 프레임 및 상기 제 2 리드 프레임의 일부와, 상기 제 1 금속 배선과, 상기 제 2 금속 배선을 덮는 밀봉체를 구비한다. 상기 제 1 리드 프레임은 상기 전력용 반도체 소자를 탑재하고 있는 다이 패드와, 상기 다이 패드와 연결되어 있음과 아울러, 상기 밀봉체의 내부에 배치되고, 상기 제 1 금속 배선의 한쪽 단부가 접속된 접속면을 가지는 제 1 이너 리드(a first inner lead)와, 상기 제 1 이너 리드와 연결됨과 아울러 상기 다이 패드와 반대측에 위치하고, 상기 밀봉체의 외부에 배치되는 제 1 아우터 리드(a first outer lead)를 포함한다. 상기 제 2 리드 프레임은 상기 제어 소자가 탑재되어 있고, 상기 밀봉체의 내부에 배치되는 제 2 이너 리드와, 상기 제 2 이너 리드와 연결됨과 아울러 상기 밀봉체의 외부에 배치되는 제 2 아우터 리드를 포함한다. 상기 밀봉체의 표면 중, 상기 다이 패드에서 상기 전력용 반도체 소자를 탑재하고 있는 탑재면에 따른 방향과 교차하는 측면에서, 상기 제 1 리드 프레임 및 상기 제 2 리드 프레임이 돌출하고 있지 않은 측면 부분에는, 상기 측면에서의 다른 영역보다 표면 거칠기가 거친 수지 주입구 자국이 형성되어 있다. 수지 주입구 자국은, 상기 탑재면에 따른 방향에서 보았을 때에, 상기 제 1 리드 프레임의 상기 접속면에 대해 상기 제 1 금속 배선이 위치하는 측과는 반대측에 형성되어 있다.
본 발명에 의하면, 금속 세선의 변형이 억제되어 있는 전력용 반도체 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 본 실시 형태에 따른 전력용 반도체 장치를 설명하기 위한 이면도이다.
도 2는 도 1 중의 선분 Ⅱ-Ⅱ에서의 단면도이다.
도 3은 본 실시 형태에 따른 전력용 반도체 장치를 설명하기 위한 상면도이다.
도 4는 본 실시 형태에 따른 전력용 반도체 장치를 설명하기 위한 측면도이다.
도 5는 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법의 흐름도이다.
도 6은 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법에 이용하는 금형을 설명하기 위한 도면이다.
도 8은 본 실시 형태에 따른 전력용 반도체 장치를 설명하기 위한 도면이다.
도 9는 본 실시 형태에 따른 전력용 반도체 장치를 설명하기 위한 단면도이다.
도 10은 본 실시 형태에 따른 전력용 반도체 장치의 변형예를 설명하기 위한 측면도이다.
이하, 도면을 참조하여, 본 발명의 실시 형태에 대해 설명한다. 또, 이하의 도면에서, 동일 또는 상당하는 부분에는 동일한 참조 번호를 부여하고, 그 설명은 반복하지 않는다.
도 1~도 9를 참조하여, 본 실시 형태에 따른 전력용 반도체 장치 및 그 제조 방법에 대해 설명한다.
전력용 반도체 소자(1)는 임의의 전력용 반도체 소자이면 좋고, 예를 들어 RC-IGBT(Reverse Conducting-Insulated Gate Bipolar Transistor)이다. 이 경우, 전력용 반도체 소자(1)의 표면 상에는, 예를 들어 소스 전극(도시하지 않음)과 게이트 전극(도시하지 않음)이 형성되어 있다. 제어 소자(2)는 전력용 반도체 소자(1)를 제어하기 위한 전자 회로를 구성하는 임의의 반도체 소자이다.
도 2에 나타내는 바와 같이, 제 1 리드 프레임(3)은 밀봉체(9)의 내부에 마련되어 있는 다이 패드(3a) 및 제 1 이너 리드(3b)와, 밀봉체(9)의 외부에 표출되어 있는 제 1 아우터 리드(3c)를 가지고 있다.
다이 패드(3a)는 전력용 반도체 소자(1)를 탑재 가능하도록 마련되어 있는 탑재면(3d)을 가지고 있고, 당해 탑재면에서 땜납(11)을 거쳐서 전력용 반도체 소자(1)와 땜납 접합하여 이것을 유지하고 있다. 땜납(11)은, 예를 들어 납(Pb) 프리 땜납이다. 또, 전력용 반도체 소자(1)와 다이 패드(3a)의 접합에는 땜납(11) 대신에 도전성 접착제 등의 도전성 접합재를 이용해도 좋다.
제 1 이너 리드(3b)는 다이 패드(3a)와 연결되도록 형성되어 있고, 후술하는 Al 와이어(5)와 접속되어 있는 접속면(3e)을 가지고 있다. 제 1 이너 리드(3b)는, 예를 들어 상기 탑재면에 대해 수직인 방향에서 다이 패드(3a)에 대해 굴곡된 부분을 가지고 있다. 바꾸어 말하면, 접속면(3e)은 상기 탑재면으로부터 소정의 높이를 가지고 있다. 여기서, 소정의 높이란, 예를 들어 전력용 반도체 소자(1)의 두께(전력용 반도체 소자(1)에서 후술하는 Al 와이어(5)가 접합되는 패드 표면의 상기 탑재면으로부터의 높이)보다 높다.
제 1 아우터 리드(3c)는 제 1 이너 리드(3b)와 연결되도록 형성되어 있고, 예를 들어 상기 수직인 방향에서 상기 탑재면(3d)에 대한 높이가 상기 접속면(3e)과 동일하게 마련되어 있다. 여기서, 소정의 높이란, 예를 들어 전력용 반도체 소자(1)의 두께(전력용 반도체 소자(1)에서 후술하는 Al 와이어(5)가 접합되는 패드 표면의 상기 탑재면으로부터의 높이)보다 높다.
제 2 리드 프레임(4)은 밀봉체(9)의 내부에 마련되어 있는 제 2 이너 리드(4a)와, 밀봉체(9)의 외부에 표출되어 있는 제 2 아우터 리드(4b)를 가지고 있다.
제 2 이너 리드(4a)는 제어 소자(2)를 탑재 가능하도록 마련되어 있는 탑재면을 가지고 있고, 당해 탑재면에서 도전성 접착제(12)를 통해 제어 소자(2)와 접합하여 이것을 유지하고 있다. 제 2 아우터 리드(4b)는 제 2 이너 리드(4a)와 연결하도록 형성되어 있다.
전력용 반도체 소자(1)와 제 1 리드 프레임(3)은 제 1 금속 배선을 거쳐서 전기적으로 접속되어 있다. 제 1 금속 배선은 전력용 반도체 소자(1)와 제 1 리드 프레임(3)을 전기적으로 접속할 수 있는 한, 임의의 구성을 가지고 있으면 좋고, 예를 들어 알루미늄(Al), 구리(Cu), 은(Ag) 및 그 외의 임의의 금속 중에서 선택되는 적어도 하나를 포함하는 금속 재료 혹은 합금 재료로 이루어지는 와이어이더라도 좋다. 제 1 금속 배선은, 예를 들어 Al을 주된 구성 재료로 하는 Al 와이어(5)이다. 전력용 반도체 소자(1)가 RC-IGBT인 경우, Al 와이어(5)는, 예를 들어 제 1 리드 프레임(3)의 접속면(3e)과 접속되어 있는 한쪽 단부측의 반대측에 위치하는 다른쪽 단부가 소스 전극과 전기적으로 접속되어 있다.
Al 와이어(5)는, 예를 들어 1개의 소스 전극과 1개의 제 1 리드 프레임(3)의 사이에서 복수 형성되어 있어도 좋다. Al 와이어(5)와 제 1 리드 프레임(3)의 사이에는, 밀봉체(9)가 충전되어 있는 영역이 형성되어 있다.
전력용 반도체 소자(1)와 제어 소자(2), 및 제어 소자(2)와 제 2 리드 프레임(4)은 각각 제 2 금속 배선을 거쳐서 전기적으로 접속되어 있다. 제 2 금속 배선은 전력용 반도체 소자(1)와 제어 소자(2), 및 제어 소자(2)와 제 2 리드 프레임(4)을 각각 전기적으로 접속할 수 있는 한, 임의의 구성을 가지고 있으면 좋고, 예를 들어 금(Au), Cu, Ag 및 그 외의 임의의 금속 중에서 선택되는 적어도 하나를 포함하는 금속 재료 혹은 합금 재료로 이루어지는 와이어이더라도 좋다. 제 2 금속 배선은, 예를 들어 Au를 주된 구성 재료로 하는 Au 와이어(6)이다. 전력용 반도체 소자(1)가 RC-IGBT인 경우, Au 와이어(6)는, 예를 들어 전력용 반도체 소자(1)의 게이트 전극과 제어 소자(2)를 전기적으로 접속하고 있다. Au 와이어(6)는, 예를 들어 1개의 게이트 전극과 1개의 제어 소자(2)의 사이, 및 1개의 제어 소자(2)와 1개의 제 2 리드 프레임(4)의 사이에서, 각각 복수 형성되어 있어도 좋다.
도 3은 전력용 반도체 장치(10)에서의 밀봉체(9) 이외의 구성 부재의 평면 배치를 설명하기 위한 평면도이다. 도 3에 나타내는 바와 같이, Al 와이어(5)와 Au 와이어(6)는 전력용 반도체 장치(10)를 평면에서 보았을 때에, 임의의 방향을 따라 나열되도록 마련되어 있다. 예를 들어 전력용 반도체 소자(1)에서, Al 와이어(5)와 접합되어 있는 부분은 Au 와이어(6)와 접합되어 있는 부분에 대해, 당해 Al 와이어(5)가 접합되어 있는 제 1 리드 프레임(3)측에 위치하고 있다. Al 와이어(5)와 Au 와이어(6)는 후술하는 수지 주입구 자국(13)에서 보아, Al 와이어(5)가 연장되는 방향을 따라, Au 와이어(6)와 제어 소자(2)가 연결되도록 형성되어 있다. 특히, 수지 주입구 자국(13)에 가장 근접하는 Al 와이어(5)는 평면에서 보아 수지 주입구 자국(13)으로부터 제어 소자(2)로 향해 연장되도록 형성되어 있다. 바꾸어 말하면, 수지 주입구 자국(13)에 가장 근접하는 Al 와이어(5)가 연장되는 방향은 당해 Al 와이어(5)가 접속되어 있는 전력용 반도체 소자(1)에 접속되어 있는 Au 와이어(6)가 연장되는 방향에 따르도록 형성되어 있다.
Al 와이어(5)는 Au 와이어(6)와 비교하여 선 직경이 굵게 마련되어 있으며, 예를 들어 Au 와이어(6)의 선형은 20㎛ 이상 60㎛ 이하인데 반해, Al 와이어(5)의 선형은 100㎛ 이상 500㎛ 이하이다.
제 1 리드 프레임(3)의 다이 패드(3a)는 방열판으로서의 금속판(7) 상에 절연막(8)을 사이에 두고 배치되어 있다. 금속판(7)에서, 절연막(8)과 접속되어 있는 면에 대해 반대측에 위치하는 면(표출면)은 밀봉체(9)의 외부에 표출되어 있다. 금속판(7)을 구성하는 재료는 열전도율이 높은 임의의 재료로 하면 좋은데, 예를 들어 Al나 Cu 등이다. 절연막(8)을 구성하는 재료는 다이 패드(3a)와 금속판(7)의 접착제로서 기능함과 아울러, 전기적 절연성을 갖고, 또한 열전도율이 높은 임의의 재료로 하면 좋은데, 예를 들어 열전도성의 에폭시 수지이다. 또, 절연막(8)을 구성하는 재료는 열가소성 수지이더라도 좋고, 열강화성 수지이더라도 좋다. 또한, 절연막(8)이 수지로 구성되는 경우, 절연막(8)은 필러로서 산화규소(SiO2), 산화알루미늄(Al2O3), 및 질화붕소(BN)로 이루어진 군 중 적어도 하나를 포함하고 있어도 좋다.
밀봉체(9)는 전력용 반도체 소자(1), 제어 소자(2), 다이 패드(3a), 제 1 이너 리드(3b), 제 2 이너 리드(4a), 제 2 아우터 리드(4b), Al 와이어(5), Au 와이어(6), 금속판(7)의 일부, 및 절연막(8)을 밀봉하고 있다. 밀봉체(9)를 구성하는 재료는 전기적 절연성을 가지는 임의의 재료로 하면 좋은데, 예를 들어 에폭시 수지이다. 밀봉체(9)는 임의의 형상을 가지고 있어도 좋다. 전력용 반도체 장치(10)를 평면에서 보았을 때의 밀봉체(9)의 외형은, 예를 들어 사각형이며, 서로 대향하는 1쌍의 변(측면)으로부터 제 1 리드 프레임(3) 및 제 2 리드 프레임(4)이 각각 돌출되어 있다. 즉, 전력용 반도체 장치(10)는 DIP(Dual Inline Package) 타입의 패키지로서 마련되어 있다.
도 3에 나타내는 바와 같이, 전력용 반도체 장치(10)에서, 전력용 반도체 소자(1), 제어 소자(2), 제 1 리드 프레임(3), 및 제 2 리드 프레임(4)은 각각 복수 형성되어 있어도 좋다. 이 경우, 복수의 전력용 반도체 소자(1) 및 복수의 제 1 리드 프레임(3)은, 예를 들어 각각이 금속판(7) 및 절연막(8) 상에서 특정의 방향으로 나열되어 배열되어 있다. 또한, 복수의 제어 소자(2) 및 복수의 제 2 리드 프레임(4)은, 예를 들어 각각이 당해 특정의 방향으로 나열되어 배열되어 있다(또한, 복수의 제 1 리드 프레임(3)은, 예를 들어 탑재면(3d)에 수직인 방향에서, 금속판(7)의 표출면에 대한 높이가 각각 동일하게 마련되어 있다. 복수의 제 2 리드 프레임(4)은, 예를 들어 탑재면(3d)에 수직인 방향에서, 금속판(7)의 표출면에 대한 높이가 각각 동일하게 마련되어 있음).
도 4는 전력용 반도체 장치(10)에서, 밀봉체(9)의 측면 부분(9A)에 형성되어 있는 후술하는 수지 주입구 자국(13)과, 점선으로 나타내는 밀봉체(9)의 내부에 배치되어 있는 제 1 리드 프레임(3) 등의 구성 부재의 위치 관계를 설명하기 위한 측면도이다. 도 3 및 도 4를 참조하여, 밀봉체(9)의 표면 중, 다이 패드(3a)에서 전력용 반도체 소자(1)를 탑재하고 있는 탑재면(3d)에 따른 방향에서 본 측면으로서, 제 1 리드 프레임(3) 및 제 2 리드 프레임(4)이 돌출되어 있지 않은 측면 부분(9A)에는 수지 주입구 자국(13)이 형성되어 있다. 수지 주입구 자국(13)은 밀봉체(9)가 트랜스퍼 몰드 성형에 의해 성형될 때에, 도 6에 나타내는 바와 같이 금형(20)에 형성되어 있는 주입구(23) 및 러너(runner)(24)에 기인하여 생기는 수지 잔차(14)(도 9 참조)를 파단(破斷)하여 형성된 것이다(상세한 것은 후술함). 수지 주입구 자국(13)은 밀봉체(9)의 측면 부분(9A)에서 면 거칠기(Rz)가 20㎛ 이상인 영역으로서 형성되어 있다.
수지 주입구 자국(13)은 상기 탑재면(3d)에 따른 방향과 교차하는 방향에서, 접속면(3e)에 대해 Al 와이어(5)가 위치하는 측과는 반대측에 형성되어 있다. 바꾸어 말하면, 금속판(7)이 전력용 반도체 소자(1)보다 연직 방향의 아래쪽에 위치하도록 전력용 반도체 장치(10)를 배치한 상태에서, 수지 주입구 자국(13)은 접속면(3e)보다 연직 방향의 아래쪽에 위치하도록 마련되어 있다.
바람직하게는, 수지 주입구 자국(13)은 탑재면(3d)에 대해 수직인 방향에서, 절연막(8)보다 다이 패드(3a)측에 위치하도록 마련되어 있다. 바꾸어 말하면, 수지 주입구 자국(13)은 금속판(7)을 전력용 반도체 소자(1)에 대해 연직 방향 아래쪽에 배치했을 때에, 절연막(8)보다 연직 방향 위쪽에 위치하도록 마련되어 있다.
도 3에 나타내는 바와 같이, 수지 주입구 자국(13)은 상기 탑재면(3d)을 따른 방향에서 전력용 반도체 장치(10)를 보았을 때에, 전력용 반도체 소자(1)보다 제 1 아우터 리드(3c)측에 형성되어 있는 것이 바람직하다. 수지 주입구 자국(13)은 복수의 제 1 리드 프레임(3)이 나열되어 있는 방향에서, 복수의 제 1 리드 프레임(3)의 각 접속면(3e)과 정렬되도록 형성되어 있는 것이 바람직하다.
또한, 바람직하게는, 전력용 반도체 장치(10)를 평면에서 보았을 때에, 수지 주입구 자국(13)에서 보아, Al 와이어(5)가 연장되는 방향을 따라, Al 와이어(5)와 Au 와이어(6)가 연결되도록 형성되어 있다. 예를 들어, 적어도 수지 주입구 자국(13)에 가장 근접한 위치에 마련되어 있는 Al 와이어(5)와 Au 와이어(6)가, Al 와이어(5)가 연장되는 방향을 따라 연결되도록 형성되어 있다.
다음에, 도 5~도 9를 참조하여, 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법에 대해 설명한다.
도 6은 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법의 각 공정을 설명하기 위한 단면도이다. 우선, 전력용 반도체 소자(1), 제어 소자(2), 제 1 리드 프레임(3), 제 2 리드 프레임(4), Al 와이어(5), 및 Au 와이어(6)에 의해 형성된 밀봉 대상재(30)를 준비한다(공정 S10). 구체적으로는, 우선 전력용 반도체 소자(1) 및 제 1 리드 프레임(3)을 준비하고, 제 1 리드 프레임(3)의 다이 패드(3a) 상에 Pb 프리 땜납(11)을 이용하여 전력용 반도체 소자(1)를 고착한다. 또한, 제어 소자(2) 및 제 2 리드 프레임(4)을 준비하고, 제 2 리드 프레임(4)의 제 2 이너 리드(4a) 상에 도전성 접착제(12)를 이용하여 제어 소자(2)를 고착한다. 다음에, 전력용 반도체 소자(1)와 제 1 리드 프레임(3)의 사이에 Al 와이어(5)를 형성한다. 구체적으로는, Al 와이어(5)의 한쪽의 단부를 제 1 이너 리드(3b)의 접속면(3e)에 접합시키고, 다른쪽의 단부를 전력용 반도체 소자(1)의 소스 전극에 접합시킨다. 또한, 제어 소자(2)와 제 2 이너 리드(4a)의 사이에 Au 와이어(6)를 형성한다. 또, 전력용 반도체 소자(1)와 제어 소자(2)의 사이에 Au 와이어(6)를 형성한다. 이렇게 해서, 도 6(a)에 나타내는 밀봉 대상재(30)가 준비된다.
또, 금속판(7)과 절연막(8)이 적층된 적층체를 형성한다.
다음에, 도 6(b)을 참조하여, 금형(20)의 내부에 밀봉 대상재(30)를 배치한다(공정 S20). 금형(20)의 내부(캐비티)는 전력용 반도체 장치(10)에서의 밀봉체(9)의 외형에 따른 형상을 가지고 있다. 금형(20)은 상부 금형(upper mold)(21)과 하부 금형(lower mold)(22)으로 이루어진다. 금형(20)에는, 금형(20)의 내부에 수지를 주입하기 위한 주입구(23)와, 주입구(23)까지 수지를 유통시키는 러너(24)가 형성되어 있다.
먼저, 금형(20)의 내부에 금속판(7)과 절연막(8)의 적층체를 배치한다. 구체적으로는, 하부 금형(22)에서의 소정의 위치에 당해 적층체를 금속판(7)이 하부 금형(22)의 캐비티의 바닥면과 접하도록 배치한다. 다음에, 절연막(8) 상에 다이 패드(3a)가 겹치도록 밀봉 대상재(30)를 배치한다. 이것에 의해, 밀봉 대상재(30)는 금형(20)의 내부에서, 제 1 아우터 리드(3c)와 제 2 아우터 리드(4b)가 금형(20)의 내부에 대해 외측에 위치하도록 배치된다.
주입구(23)는 금형(20)의 내부에 접하고 있는 금형(20)의 내주면 중, 탑재면(3d)에 따른 방향에서 본 내주 측면으로서, 제 1 리드 프레임(3) 또는 제 2 리드 프레임(4)과 교차하고 있지 않은 측면 부분에 마련되어 있다. 또, 주입구(23)는 탑재면(3d)에 따른 방향에서 보았을 때에, 제 1 이너 리드(3b)에서 Al 와이어(5)의 한쪽 단부가 접속된 접속면(3e)에 대해 Al 와이어(5)가 위치하는 측의 반대측에 형성되어 있다. 또한 이 때, 주입구(23)는 탑재면(3d)에 따른 방향에서 보았을 때에 Au 와이어(6)와 겹치지 않는 위치에 마련되어 있다. 다른 관점에서 설명하면, 주입구(23)는 탑재면(3d)에 따른 방향에서 보았을 때에 전력용 반도체 소자(1)보다 제 1 아우터 리드(3c)측에 마련되어 있다.
도 6(c)을 참조하여, 금형(20)의 내부에 밀봉 대상재(30)를 배치한 후, 상부 금형(21)과 하부 금형(22)으로 제 1 아우터 리드(3c)의 적어도 일부와 제 2 아우터 리드(4b)의 적어도 일부를 유지시키도록 하는 것에 의해, 밀봉 대상재(30), 금속판(7) 및 절연막(8)의 주위가 금형(20)에 의해 닫혀진다. 이 때, 절연막(8)은 반경화 상태로 되어 있다.
다음에, 도 7 및 도 8을 참조하여, 금형(20)의 내부에 수지를 주입한다(공정 S30). 도 7은 본 공정 S30에서, 금형(20)의 내부에서의 탑재면(3d)에 따른 방향에서의 수지의 유동을 설명하기 위한 도면이다. 도 8은 본 공정 S30에서 금형(20)의 내부에서의 탑재면(3d)에 수직인 방향에서의 수지의 유동을 설명하기 위한 도면이다.
우선, 반경화 상태에서 고형의 수지를, 가열된 금형(20)의 내부에 유통시키는 것에 의해 용해시킨다. 도 7에 나타내는 바와 같이, 주입구(23)로부터 금형(20)의 내부로 주입된 수지는 우선 제 1 이너 리드(3b) 상의 Al 와이어(5)에 도달하고, 그 후 다이 패드(3a) 상의 전력용 반도체 소자(1), Au 와이어(6), 및 제 2 이너 리드(4a) 상의 제어 소자(2)의 순으로 유동된다. 또한, 도 8에 나타내는 바와 같이, 주입구(23)로부터 주입된 용해 수지는 주입구(23)로부터 연직 방향의 하부로(다이 패드(3a)측으로부터 금속판(7)측으로 향하는 방향으로) 유동된다. 이 때, 반경화 상태인 절연막(8)은 금형(20)에 의해 가열되어 용해 상태로 있기 때문에, 용해 수지로부터 아이소스태틱 가압(isostatic pressing)을 받은 다이 패드(3a)에 의해 금속판(7)의 방향으로 가압된다. 또, 주입구(23)로부터 주입된 용해 수지는 주입구(23)로부터 연직 방향의 위쪽으로도 유동된다. 바꾸어 말하면, 용해 수지 표면의 법선 벡터가 Al 와이어(5)를 밀어올리는 방향으로 향한다.
다음에, 금형(20)의 내부에서 수지를 경화시켜 밀봉체(9)를 형성한다. 이 때, 다이 패드(3a)와 금속판(7)이 절연막(8)을 사이에 두고 고착된다.
다음에, 도 6(d)을 참조하여, 금형(20)으로부터 밀봉체(9)를 꺼낸다. 이 때, 주입구(23)로부터 러너(24)의 내부에서 경화된 수지(수지 잔차(14))가 밀봉체(9)와 연결되어 꺼내진다.
다음에, 상기 수지 잔차(14)를 밀봉체(9)로부터 제거한다(공정 S40). 도 9를 참조하여, 수지 잔차(14)를 연직 방향에서 위쪽으로부터 아래쪽으로(다이 패드(3a)측으로부터 금속판(7)측으로 향하는 방향으로) 가압 부재(40)에 의해 가압하는 것에 의해, 수지 잔차(14)를 밀봉체(9)로부터 분리하여 제거할 수 있다. 이와 같이 하여, 도 4에 나타내는 본 실시 형태에 따른 전력용 반도체 장치(10)를 얻을 수 있다.
다음에, 본 실시 형태에 따른 전력용 반도체 장치 및 그 제조 방법의 작용 효과에 대해 설명한다.
본 실시 형태에 따른 전력용 반도체 장치(10)에서, 수지 주입구 자국(13)은 탑재면(3d)에 따른 방향에서 보았을 때에, 접속면(3e)에 대해 Al 와이어(5)가 위치하는 측의 반대측에 형성되어 있다. 바꾸어 말하면, 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법에서, 금형(20)의 내부에 수지를 주입하기 위한 주입구(23)는 금형(20)의 내부에 면하고 있는 금형(20)의 내주면 중, 제 1 리드 프레임(3) 또는 제 2 리드 프레임(4)과 교차하고 있지 않는 측면 부분에 마련되어 있고, 탑재면(3d)에 따른 방향에서 보았을 때에, 접속면(3e)에 대해 Al 와이어(5)가 위치하는 측과는 반대측에 형성되어 있다.
그 때문에, 금형(20)의 내부에 수지를 주입하는 공정 S30에서, 주입구(23)로부터 금형(20)의 내부로 주입한 용해 수지를, 해당 주입구(23)보다 연직 방향 위쪽에 위치하는 Al 와이어(5)를 위쪽으로 밀어올리도록 유동시킬 수 있다. 그 때문에, 금형(20)의 수지를 주입할 때에 수지의 유동에 의해, 탑재면(3d)에 따른 방향(예를 들어 복수의 Al 와이어(5)가 이웃하는 방향)으로 Al 와이어(5)가 밀어넘어지는 등의 Al 와이어(5)의 변형을 억제할 수 있다.
따라서, 전력용 반도체 장치(10)는 Al 와이어(5)의 변형에 따른 리크 등의 이상 발생이 억제되고, 높은 양품률로 제조될 수 있다. 또한, 전력용 반도체 장치의 제조 방법은 Al 와이어(5)의 변형에 따른 리크 등의 이상 발생을 억제할 수 있기 때문에, 전력용 반도체 장치(10)를 높은 양품률로 제조할 수 있다.
또한, 주입구(23)가, 탑재면(3d)에 따른 방향에서 보았을 때에, 접속면(3e)에 대해 Al 와이어(5)가 위치하는 측의 반대측에 형성되어 있기 때문에, 수지 잔차(14)를 밀봉체(9)로부터 제거할 때에, 수지 잔차(14)를 연직 방향에서 위쪽으로부터 아래쪽으로(다이 패드(3a)측으로부터 금속판(7)측으로 향하는 방향으로) 가압하는 것에 의해, 수지 잔차(14)를 밀봉체(9)로부터 제거할 수 있다.
만일, 탑재면(3d)에 따른 방향에서 보았을 때에, 접속면(3e)에 대해 Al 와이어(5)가 위치하는 측(연직 방향의 위쪽)에 주입구(23)가 형성되어 있는 경우에는, 수지 잔차(14)를 제거하기 위한 공정수가 본 실시 형태와 비교하여 많아지게 된다. 구체적으로는, 수지 잔차(14)를 제거하기 위해서는 연직 방향에서 아래쪽으로부터 위쪽으로 수지 잔차(14)를 가압 가능한 가압 부재를 구비한 제거 장치를 이용하여, 당해 가압 부재에 의해 수지 잔차(14)를 아래쪽으로부터 위쪽으로 가압하는 것에 의해 전력용 반도체 장치(10)로부터 수지 잔차(14)를 제거한 후, 상기 제거 장치로부터 전력용 반도체 장치(10)를 꺼내고, 그 후 가압 부재로부터 수지 잔차(14)를 폐기할 필요가 있다.
즉, 본 실시 형태에 따른 전력용 반도체 장치의 제조 방법에 의하면, 전력용 반도체 장치(10)로부터 수지 잔차(14)를 용이하게 제거할 수 있어, 제조 비용의 증대를 억제할 수 있다.
또한, 탑재면(3d)에 대해 수직인 방향에서, 수지 주입구 자국(13)이 절연막(8)보다 제 1 리드 프레임(3)측에 위치하도록 마련되어 있으면, 금형(20)의 내부에 수지를 주입하는 공정(S30)에서, 주입구(23)로부터 금형(20)의 내부로 주입한 용해 수지를, 해당 주입구(23)보다 연직 방향 아래쪽에 위치하는 다이 패드(3a)를 금속판(7)으로 가압하도록 유동시킬 수 있다. 이 때, 용해 수지에 의해 다이 패드(3a)는 본 공정 S30에서 용해 상태로 된 절연막(8)을 거쳐서 금속판(7)으로 향해 가압되기 때문에, 용해 수지의 유동에 의한 다이 패드(3a)와 금속판(7)의 위치 어긋남 등을 억제할 수 있고, 수지 및 절연막(8)을 경화시키는 것에 의해, 다이 패드(3a), 절연막(8), 및 금속판(7)을 안정적으로 고착할 수 있다.
또한, 상기 탑재면(3d)에 따른 방향에서 전력용 반도체 장치(10)를 보았을 때에, 전력용 반도체 소자(1)보다 제 1 아우터 리드(3c)측에 수지 주입구 자국(13)이 형성되어 있으면, 금형(20)의 내부에 수지를 주입하는 공정 S30에서 주입구(23)와 Au 와이어(6)의 거리는 주입구(23)와 Al 와이어(5)의 거리보다 길게 할 수 있다. 즉, 용해 수지가 Au 와이어(6)에 도달할 때까지의 시간을 Al 와이어(5)에 도달할 때까지의 시간과 비교하여 길게 할 수 있다.
이 때문에, 금형(20)의 내부에 주입된 수지는 주입구(23)로부터 Au 와이어(6)에 도달할 때까지 금형(20)에 의해 더 가열되어 용해 점도가 충분히 낮은 상태로 될 수 있다. 그 때문에, Au 와이어(6)가 용해 수지의 유동을 받아서 변형되는 것을 억제할 수 있다.
또, 일반적으로, 트랜스퍼 몰드 성형에서는 주입구로부터 금형의 내부로 주입된 직후의 수지는 가열이 불충분하기 때문에 용해 점도가 높은 상태에 있다. 그 때문에, 이러한 상태에 있는 수지가 선 직경이 가는 Au 와이어와 접촉하면, Au 와이어로의 항력(抗力)이 높기 때문에 Au 와이어는 변형을 받기 쉽다. 이에 반해, 상술한 바와 같이 하면, Au 와이어(6)가 용해 수지의 유동을 받아 변형되는 것을 억제할 수 있다. 이 결과, 전력용 반도체 장치(10)는 Au 와이어(6)의 변형에 기인한 와이어 쇼트 등의 불량이 억제되어 있기 때문에, 전력용 반도체 장치(10)를 높은 양품률로 제조할 수 있다.
또한, 전력용 반도체 장치(10)를 평면에서 보았을 때에, 수지 주입구 자국(13)에서 보아, Al 와이어(5)가 연장되는 방향을 따라, Al 와이어(5)와 Au 와이어(6)가 나열되도록 형성되어 있으면, 금형(20)의 내부에 수지를 주입하는 공정 S30에서, 용해 수지를 Al 와이어(5) 및 Au 와이어(6)가 연장되는 방향을 따라 유동시킬 수 있다. 이 결과, Au 와이어(6)가 연장되는 방향에 대해 교차하는 방향으로 용해 수지가 유동되는 경우와 비교하여, 용해 수지에 가압되는 것에 기인한 Au 와이어(6)의 변형을 억제할 수 있어, 전력용 반도체 장치(10)를 높은 양품률로 제조할 수 있다.
또, Al 와이어(5)와 Au 와이어(6)가 각각 복수 형성되어 있는 경우에는, 적어도 수지 주입구 자국(13)에 가장 근접한 위치에 마련되어 있는 Al 와이어(5)와 Au 와이어(6)가, Al 와이어(5)가 연장되는 방향을 따라 연결되도록 형성되어 있으면 좋다. 이렇게 하면, 주입구(23)로부터 가장 근접한 위치에 마련되어 있는 Au 와이어(6)는 금형(20)의 내부에 수지를 주입하는 공정 S30에서 용해 수지의 유동 저항을 가장 받기 쉽지만, 용해 수지는 당해 Au 와이어(6)가 연장되는 방향을 따라 유동하기 때문에 당해 Au 와이어(6)의 변형을 억제할 수 있다.
본 실시 형태에 따른 전력용 반도체 장치(10)에서는 수지 주입구 자국(13)이 1개 형성되어 있지만, 이것에 한정되는 것은 아니다. 도 10을 참조하면, 수지 주입구 자국(13)은 복수 형성되어 있어도 좋다. 도 10은 전력용 반도체 장치(10)의 변형예로서, 복수의 수지 주입구 자국(13)이 형성되어 있는 경우의 수지 주입구 자국(13)과, 점선으로 나타내는 밀봉체(9)의 내부에 배치되어 있는 제 1 리드 프레임(3) 등의 구성 부재의 위치 관계를 설명하기 위한 측면도이다. 바꾸어 말하면, 금형(20)에서 주입구(23)는 복수 형성되어 있어도 좋다. 이 경우, 복수의 수지 주입구 자국(13)은 탑재면(3d)에 따른 방향에서 보았을 때에, 탑재면(3d)과 평행한 방향으로 간격을 두고 마련되어 있어도 좋다. 이렇게 해도, 상술한 본 실시 형태에 따른 전력용 반도체 장치(10)와 동등한 효과를 얻을 수 있다. 또한, 이것에 한정되지 않고, 복수의 주입구(23)의 각각이 상술한 주입구(23)와 동등한 구성으로서 마련되어 있으면, 상술한 본 실시 형태에 따른 전력용 반도체 장치(10)와 동등한 효과를 얻을 수 있다.
이상과 같이 본 발명의 실시 형태에 대해 설명했지만, 금회 개시된 실시 형태는 모든 점에서 예시로서, 제한적인 것은 아니라고 생각되어야 할 것이다. 본 발명의 범위는 청구범위에 의해 나타내어지며, 청구범위와 균등한 의미 및 범위의 모든 변경이 포함되는 것이 의도된다.
1: 전력용 반도체 소자
2: 제어 소자
3: 제 1 리드 프레임
3a: 다이 패드
3b: 제 1 이너 리드
3c: 제 1 아우터 리드
3d: 탑재면
3e: 접속면
4: 제 2 리드 프레임
4a: 제 2 이너 리드
4b: 제 2 아우터 리드
5, 6: 와이어
7: 금속판
8: 절연막
9: 밀봉체
9A: 측면 부분
10: 전력용 반도체 장치
11: 땜납
12: 도전성 접착제
13: 수지 주입구 자국
14: 수지 잔차
20: 금형
21: 상부 금형
22: 하부 금형
23: 주입구
24: 러너
30: 밀봉 대상재
40: 가압 부재

Claims (5)

  1. 전력용 반도체 소자와,
    상기 전력용 반도체 소자를 제어하는 제어 소자와,
    상기 전력용 반도체 소자와 상기 제어 소자를 각각 유지하고 있는 제 1 리드 프레임 및 제 2 리드 프레임과,
    상기 전력용 반도체 소자와 상기 제 1 리드 프레임을 전기적으로 접속하는 제 1 금속 배선과,
    상기 전력용 반도체 소자와 상기 제어 소자를 전기적으로 접속하는 제 2 금속 배선과,
    상기 전력용 반도체 소자와, 상기 제어 소자와, 상기 제 1 리드 프레임 및 상기 제 2 리드 프레임의 일부와, 상기 제 1 금속 배선과, 상기 제 2 금속 배선을 덮는 밀봉체
    를 구비하며,
    상기 제 1 리드 프레임은 상기 전력용 반도체 소자를 탑재하고 있는 다이 패드와, 상기 다이 패드와 연결됨과 아울러, 상기 밀봉체의 내부에 배치되고, 상기 제 1 금속 배선의 한쪽 단부가 접속된 접속면을 가지는 제 1 이너 리드(a first inner lead)와, 상기 제 1 이너 리드와 연결됨과 아울러 상기 다이 패드와 반대측에 위치하고, 상기 밀봉체의 외부에 배치되는 제 1 아우터 리드(a first outer lead)를 포함하고,
    상기 제 2 리드 프레임은 상기 제어 소자가 탑재되어 있고, 상기 밀봉체의 내부에 배치되는 제 2 이너 리드와, 상기 제 2 이너 리드와 연결됨과 아울러 상기 밀봉체의 외부에 배치되는 제 2 아우터 리드를 포함하고,
    상기 밀봉체의 표면 중, 상기 다이 패드에서 상기 전력용 반도체 소자를 탑재하고 있는 탑재면에 따른 방향과 교차하는 측면에서, 상기 제 1 리드 프레임 및 상기 제 2 리드 프레임이 돌출되지 않는 측면 부분에는, 상기 측면에서의 다른 영역보다 표면 거칠기가 거친 수지 주입구 자국이 형성되어 있고,
    상기 수지 주입구 자국은 상기 탑재면에 따른 방향에서 보았을 때에, 상기 제 1 이너 리드의 상기 접속면에 대해 상기 제 1 금속 배선이 위치하는 측과는 반대측에 형성되어 있는
    전력용 반도체 장치.
  2. 제 1 항에 있어서,
    상기 다이 패드에서의 상기 탑재면과 반대측에 위치하는 면이 절연막을 사이에 두고 접속된 금속판을 더 구비하며,
    상기 금속판은 적어도 일부가 상기 밀봉체의 외부에 표출되어 있고,
    상기 수지 주입구 자국은 상기 탑재면에 대해 수직인 방향에서, 상기 절연막보다 상기 다이 패드측에 위치하도록 마련되어 있는
    전력용 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전력용 반도체 장치를 평면에서 보았을 때에, 상기 수지 주입구 자국에서 보아, 상기 제 1 금속 배선이 연장되는 방향을 따라, 상기 제 2 금속 배선과, 상기 제어 소자가 나열되도록 형성되어 있는
    전력용 반도체 장치.
  4. 전력용 반도체 소자를 포함하는 밀봉 대상재가 밀봉체에 의해 밀봉되어 이루어지는 전력용 반도체 장치의 제조 방법으로서,
    상기 밀봉 대상재를 준비하는 공정과,
    금형의 내부에 상기 밀봉 대상재를 배치하는 공정과,
    상기 금형의 내부에 상기 밀봉체로 되는 수지를 주입하는 공정
    을 구비하며,
    상기 준비하는 공정은
    상기 전력용 반도체 소자가 탑재되어 있는 다이 패드와, 상기 다이 패드에 연결되어 상기 밀봉체의 내부에 배치되는 제 1 이너 리드와, 상기 제 1 이너 리드와 연결됨과 아울러 상기 다이 패드와 반대측에 위치하고, 상기 밀봉체의 외부에 배치되는 제 1 아우터 리드를 포함하는 제 1 리드 프레임을 준비하는 공정과,
    상기 전력용 반도체 소자를 제어하는 제어 소자가 탑재되어 있고, 상기 밀봉체의 내부에 배치되는 제 2 이너 리드와, 상기 제 2 이너 리드와 연결됨과 아울러 상기 밀봉체의 외부에 배치되는 제 2 아우터 리드를 포함하는 제 2 리드 프레임을 준비하는 공정과,
    상기 전력용 반도체 소자와 상기 제 1 리드 프레임을 전기적으로 접속하는 제 1 금속 배선을 형성하는 공정과,
    상기 전력용 반도체 소자와 상기 제어 소자를 전기적으로 접속하는 제 2 금속 배선을 형성하는 공정을 포함하고,
    상기 배치하는 공정에서, 상기 금형의 내부에 상기 수지를 주입하기 위한 주입구는 상기 금형의 내부에 면하고 있는 상기 금형의 내주면 중, 상기 다이 패드에서 상기 전력용 반도체 소자를 탑재하고 있는 탑재면에 따른 방향과 교차하는 내주 측면에서, 상기 제 1 리드 프레임 또는 상기 제 2 리드 프레임과 교차하고 있지 않는 내주 측면 부분에 마련되어 있고, 또한, 상기 주입구는 상기 탑재면에 따른 방향에서 보았을 때에, 상기 제 1 이너 리드에서 상기 제 1 금속 배선의 한쪽 단부가 접속된 접속면에 대해 상기 제 1 금속 배선이 위치하는 측과는 반대측에 형성되어 있고,
    상기 수지를 주입하는 공정에서는, 상기 주입구로부터 상기 금형의 내부로 상기 수지를 주입하는
    전력용 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 밀봉 대상재를 배치하는 공정에서는, 금속판과 절연막이 적층되어 있는 적층체를 상기 절연막이 상기 금형의 내부에 표출하도록 상기 금형의 내부에 배치한 후, 상기 다이 패드에서의 상기 탑재면과 반대측에 위치하는 면이 절연막과 겹치도록 상기 밀봉 대상재를 배치하고,
    상기 주입구는 상기 탑재면에 대해 수직인 방향에서, 상기 절연막보다 상기 다이 패드측에 위치하도록 마련되어 있는
    전력용 반도체 장치의 제조 방법.
KR1020177012007A 2014-11-07 2014-11-07 전력용 반도체 장치 및 그 제조 방법 KR101928681B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/079554 WO2016072012A1 (ja) 2014-11-07 2014-11-07 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20170063926A true KR20170063926A (ko) 2017-06-08
KR101928681B1 KR101928681B1 (ko) 2018-12-12

Family

ID=55908764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012007A KR101928681B1 (ko) 2014-11-07 2014-11-07 전력용 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9947613B2 (ko)
JP (1) JP6619356B2 (ko)
KR (1) KR101928681B1 (ko)
CN (1) CN107078127B (ko)
DE (1) DE112014007140B4 (ko)
WO (1) WO2016072012A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
WO2020012957A1 (ja) * 2018-07-12 2020-01-16 ローム株式会社 半導体装置
CN110323141B (zh) 2019-04-15 2021-10-12 矽力杰半导体技术(杭州)有限公司 引线框架结构，芯片封装结构及其制造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
JP2022064768A (ja) * 2020-10-14 2022-04-26 富士電機株式会社 半導体装置の製造方法及び半導体装置
DE112021007793T5 (de) * 2021-06-09 2024-04-18 Mitsubishi Electric Corporation Halbleiter-Herstellungseinrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0890605A (ja) * 1994-09-22 1996-04-09 Nec Corp 樹脂封止用金型および半導体装置の製造方法
JPH11340400A (ja) * 1998-05-21 1999-12-10 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR20060079846A (ko) * 2003-08-29 2006-07-06 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조 방법
JP2013074215A (ja) * 2011-09-28 2013-04-22 Sanken Electric Co Ltd リードフレーム及び半導体装置
JP2014099547A (ja) * 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744273B2 (ja) 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
JPH04133440A (ja) * 1990-09-26 1992-05-07 Nec Yamaguchi Ltd 樹脂封止金型
JP2601228B2 (ja) 1994-11-18 1997-04-16 サンケン電気株式会社 樹脂封止型回路装置の製造方法
JP3023303B2 (ja) * 1996-01-16 2000-03-21 松下電子工業株式会社 半導体装置の成形方法
US6002166A (en) 1996-11-28 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3572833B2 (ja) 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
JP4277168B2 (ja) 2002-11-18 2009-06-10 サンケン電気株式会社 樹脂封止型半導体装置及びその製法
JP2005019554A (ja) 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2006294857A (ja) * 2005-04-11 2006-10-26 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
JP4422094B2 (ja) 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP2008091527A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP5147758B2 (ja) 2008-09-30 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法、半導体装置およびモールド金型
JP2012109435A (ja) * 2010-11-18 2012-06-07 Renesas Electronics Corp 半導体装置の製造方法
JP2014116366A (ja) 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6065581B2 (ja) 2012-12-26 2017-01-25 サンケン電気株式会社 パワー半導体モジュールおよびその製造方法
US9269597B2 (en) * 2013-01-23 2016-02-23 Microchip Technology Incorporated Open cavity plastic package
JP6115172B2 (ja) * 2013-02-15 2017-04-19 富士電機株式会社 半導体装置
US9735078B2 (en) * 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0890605A (ja) * 1994-09-22 1996-04-09 Nec Corp 樹脂封止用金型および半導体装置の製造方法
JPH11340400A (ja) * 1998-05-21 1999-12-10 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
KR20060079846A (ko) * 2003-08-29 2006-07-06 가부시끼가이샤 르네사스 테크놀로지 반도체 장치의 제조 방법
JP2013074215A (ja) * 2011-09-28 2013-04-22 Sanken Electric Co Ltd リードフレーム及び半導体装置
JP2014099547A (ja) * 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 공개특허공보 특개2014-099547호(2014.05.29.) 1부. *

Also Published As

Publication number Publication date
US20170294369A1 (en) 2017-10-12
JP6619356B2 (ja) 2019-12-11
CN107078127A (zh) 2017-08-18
DE112014007140T5 (de) 2017-08-03
US9947613B2 (en) 2018-04-17
JPWO2016072012A1 (ja) 2017-06-22
KR101928681B1 (ko) 2018-12-12
DE112014007140B4 (de) 2024-05-02
WO2016072012A1 (ja) 2016-05-12
CN107078127B (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US10014280B2 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US11810775B2 (en) High power module package structures
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US9691730B2 (en) Semiconductor device and method for manufacturing the same
JP4969113B2 (ja) 回路装置の製造方法
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
JP6249892B2 (ja) 半導体装置の製造方法
JP4254527B2 (ja) 半導体装置
JPWO2007026944A1 (ja) 回路装置およびその製造方法
US8709875B2 (en) Power device and method of packaging same
JP6400509B2 (ja) 電子部品の製造方法
US9123709B2 (en) Semiconductor device and method of manufacturing the same
US11798909B2 (en) Semiconductor package structure and manufacturing method thereof
CN108538728B (zh) 制造半导体器件的方法
EP3370332B1 (en) Stray inductance reduction in packaged semiconductor devices and modules
JP2010109255A (ja) 半導体装置
WO2017154072A1 (ja) 半導体装置および半導体装置の製造方法
WO2020049672A1 (ja) 半導体装置
JP2013187268A (ja) 半導体モジュール
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
US20230245942A1 (en) Semiconductor device package with integral heat slug
JP2023025936A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant