DE112014007140T5 - Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben - Google Patents

Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112014007140T5
DE112014007140T5 DE112014007140.4T DE112014007140T DE112014007140T5 DE 112014007140 T5 DE112014007140 T5 DE 112014007140T5 DE 112014007140 T DE112014007140 T DE 112014007140T DE 112014007140 T5 DE112014007140 T5 DE 112014007140T5
Authority
DE
Germany
Prior art keywords
power semiconductor
circuit board
semiconductor element
printed circuit
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014007140.4T
Other languages
English (en)
Other versions
DE112014007140B4 (de
Inventor
Hiroshi Kawashima
Ken Sakamoto
Satoshi Kondo
Taketoshi Shikano
Yoshihiro Takai
Claudio Feliciani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014007140T5 publication Critical patent/DE112014007140T5/de
Application granted granted Critical
Publication of DE112014007140B4 publication Critical patent/DE112014007140B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Eine Leistungshalbleiteranordnung umfasst ein Leistungshalbleiterelement, ein Steuer- und/oder Regelelement, eine erste Leiterplatine und eine zweite Leiterplatine, die das Leistungshalbleiterelement bzw. das Steuer- und/oder Regelelement halten, einen ersten Metalldraht, der das Leistungshalbleiterelement und die erste Leiterplatine elektrisch verbindet, einen zweiten Metalldraht, der das Leistungshalbleiterelement und das Steuer- und/oder Regelelement elektrisch verbindet, und einen Abdichtkörper, der diese Komponenten abdeckt. Die erste Leiterplatine umfasst eine Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, und eine erste Innenleitung, die eine Verbindungsfläche aufweist, mit der ein Ende des ersten Metalldrahtes verbunden ist. Unter Flächen des Abdichtkörpers ist an einer Seitenfläche, die eine Richtung entlang der Montagefläche kreuzt, eine Kunstharzeinlassmarkierung an einem Seitenflächenabschnitt ausgebildet, von dem die erste Leiterplatine und die zweite Leiterplatine nicht vorstehen, wobei die Kunstharzeinlassmarkierung eine höhere Oberflächenrauheit als ein anderer Bereich aufweist. Die Kunstharzeinlassmarkierung ist, wenn in der Richtung entlang der Montagefläche gesehen, gegenüberliegend zu einer Seite ausgebildet, wo der erste Metalldraht an der Kontaktfläche angeordnet ist.

Description

  • TITEL DER ERFINDUNG
  • Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Leistungshalbleiteranordnung und ein Verfahren zum Herstellen derselben, und insbesondere eine Leistungshalbleiteranordnung, die mit einem Abdichtkörper abgedichtet ist und ein Verfahren zum Herstellen derselben.
  • STAND DER TECHNIK
  • Unter Halbleiteranordnungen wird eine Leistungshalbleiteranordnung zur Steuerung und/oder Regelung und zum Gleichrichten einer relativ hohen elektrischen Leistung in einem Fahrzeug, wie beispielsweise einem Schienenfahrzeug, einem Hybridauto und einem Elektroauto, einem elektronischen Verbrauchergerät, einer industriellen Maschine und dergleichen verwendet. Für eine Leistungshalbleiteranordnung ist eine hohe Wärmeabgabe erforderlich, da ein Leistungshalbleiterelement während ihrer Verwendung Wärme erzeugt. Eine hohe Isolationseigenschaft mit Bezug auf das Äußere wird ebenso für ein Leistungshalbleiterelement gefordert, da eine hohe Spannung von mehr als mehreren hundert Volt daran angelegt wird.
  • Hierbei ist ein IPM (Intelligent Power Modul) ein Modul, in dem ein Leistungshalbleiterelement und ein Steuer- und/oder Regelhalbleiterelement (nachfolgend kurz Steuer- und/oder Regelelement genannt) eingebaut sind. Wenn in einem IPM eine Leiterplatine als ein Verdrahtungsmaterial verwendet wird, sind das Leistungshalbleiterelement und das Steuer- und/oder Regelelement jeweils an zwei physisch getrennten Leiterplatinen montiert. Insbesondere sind das Leistungshalbleiterelement und das Steuer- und/oder Regelelement jeweils an Kontaktflächen montiert, die an den Leiterplatinen vorhanden sind. Das Leistungshalbleiterelement ist über einen dünnen Leistungsmetalldraht elektrisch mit der Leiterplatine verbunden, und das Steuer- und/oder Regelelement ist über einen Metalldraht elektrisch mit der Leiterplatine verbunden. Ein solches IPM wird üblicherweise durch Spritzpressen mit Kunstharz abgedichtet, um in einem Abdichtkörper ausgebildet zu sein.
  • Die japanische Patentanmeldungsoffenlegung Nr. 2004-172239 beschreibt eine mit Kunstharz abgedichtete Halbleiteranordnung, bei der eine Steuer- und/oder Regelstützplatte an einer Position abgestützt ist, die höher als eine Wärmesenke liegt, und eine durch Ultraschall-Thermokompressionsverbinden verursachte Druckkraft wird stark auf einen dünnen Verbindungsleitungsdraht ausgeübt, um diesen dünnen Verbindungsleitungsdraht fest sowohl mit dem Steuer- und/oder Regelelement als auch mit einem Steuer- und/oder Regelleitungsanschluss zu verbinden.
  • ZITIERLISTE
  • PATENTDOKUMENT
    • PTD1: Japanische Patentoffenlegung Nr. 2004-172239
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • In einer Gießform, die üblicherweise beim Spritzpressen zum Herstellen eines IMP verwendet wird, ist jedoch ein Kunstharzeinlass (Tor) vorhanden, um mit einer inneren Randfläche verbunden zu sein, an der die Seitenfläche eines Abdichtkörpers zu formen ist. Wenn ein dünner Metalldraht, der einen dünnen Drahtdurchmesser aufweist, zur Verschaltung von Halbleiterelementen in einem IMP verwendet wird, ist es daher wahrscheinlich, dass der dünne Metalldraht aufgrund eines Fließwiderstands, der von dem Gießkunstharz während des Spritzpressens erhalten wird, verformt wird, selbst wenn, wie oben beschrieben, eine durch Ultraschall-Thermokompressionsverbinden verursachte Druckkraft erhöht wird. Wenn eine Verformung dieses dünnen Metalldrahts auftritt, können beispielsweise der dünne Metalldraht und ein anderer leitfähiger Teil in Kontakt miteinander gebracht werden, was einen Fehler, wie beispielsweise einen Drahtkurzschluss, verursacht.
  • Die vorliegende Erfindung wurde gemacht, um das obige Problem zu lösen. Eine Hauptaufgabe der vorliegenden Erfindung ist es, eine Leistungshalbleiteranordnung, bei der eine Verformung eines dünnen Metalldrahts unterdrückt wird, und ein Verfahren zum Herstellen derselben bereitzustellen.
  • LÖSUNG DES PROBLEMS
  • Eine Leistungshalbleiteranordnung gemäß der vorliegenden Erfindung umfasst ein Leistungshalbleiterelement, ein Steuer- und/oder Regelelement, das zum Steuern und/oder Regeln des Leistungshalbleiterelements eingerichtet ist, eine erste Leiterplatine und eine zweite Leiterplatine, die zum Halten des Leistungshalbleiterelements bzw. des Steuer- und/oder Regelelements eingerichtet sind, einen ersten Metalldraht, der zum elektrischen Verbinden des Leistungshalbleiterelements und der ersten Leiterplatine eingerichtet ist, einen zweiten Metalldraht, der zum elektrischen Verbinden des Leistungshalbleiterelements und des Steuer- und/oder Regelelements eingerichtet ist, und einen Abdichtkörper, der zum Abdecken des Leistungshalbleiterelements, des Steuer- und/oder Regelelements, eines Teils der ersten Leiterplatine und der zweiten Leiterplatine, des ersten Metalldrahts und des zweiten Metalldrahts eingerichtet ist. Die erste Leiterplatine umfasst eine Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, eine mir der Kontaktfläche verbundene erste Innenleitung, die innerhalb des Abdichtkörpers angeordnet ist und eine Verbindungsfläche aufweist, mit der ein Ende des ersten Metalldrahts verbunden ist, und eine mit der ersten Innenleitung verbundene erste Außenleitung, die gegenüberliegend zu der Kontaktfläche positioniert und außerhalb des Abdichtkörpers angeordnet ist. Die zweite Leiterplatine umfasst eine zweite Innenleitung, an der das Steuer- und/oder Regelelement montiert ist und die innerhalb des Abdichtkörpers angeordnet ist, und eine zweite Außenleitung, die mit der zweiten Innenleitung verbunden und außerhalb des Abdichtkörpers angeordnet ist. Unter den Flächen des Abdichtkörpers ist an einer Seitenfläche, die eine Richtung entlang einer Montagefläche der Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, kreuzt, eine Kunstharzeinlassmarkierung an einem Seitenflächenabschnitt ausgebildet, von dem die erste Leiterplatine und die zweite Leiterplatine nicht vorstehen, wobei die Kunstharzeinlassmarkierung eine höhere Oberflächenrauheit als ein anderer Bereich der Seitenfläche aufweist. In einer Richtung entlang der Montagefläche gesehen ist die Kunstharzeinlassmarkierung gegenüberliegend zu einer Seite ausgebildet, an der der erste Metalldraht an der Verbindungsfläche der ersten Innenleitung angeordnet ist.
  • VORTEILHAFTE EFFEKTE DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung können die Leistungshalbleiteranordnung, in der eine Verformung eines dünnen Metalldrahts unterdrückt wird, und ein Verfahren zum Herstellen derselben bereitgestellt werden.
  • KURZE BESCHREIBUNG VON ZEICHNUNGEN
  • 1 ist eine Rückansicht zur Beschreibung einer Leistungshalbleiteranordnung gemäß einem vorliegenden Ausführungsbeispiel.
  • 2 ist eine Schnittdarstellung entlang der Linie II-II aus 1.
  • 3 ist eine Draufsicht zur Beschreibung der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 4 ist eine Seitendarstellung zur Beschreibung der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 5 ist ein Flussdiagramm eines Verfahrens zum Herstellen der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 6 ist eine Schnittdarstellung zur Beschreibung des Verfahrens zum Herstellen der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 7 ist eine Darstellung zur Beschreibung einer Gießform, die bei dem Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel verwendet wird.
  • 8 ist eine Darstellung zur Beschreibung der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 9 ist eine Schnittdarstellung zur Beschreibung der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • 10 ist eine Seitendarstellung zur Beschreibung einer Variation der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel.
  • BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Nachfolgend wird ein Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf die Zeichnungen im Detail beschrieben. Es wird angemerkt, dass in den Zeichnungen denselben oder entsprechenden Abschnitten dieselben Bezugszeichen zugewiesen sind und eine Beschreibung davon nicht wiederholt wird.
  • Mit Bezug auf die 1 bis 9 wird eine Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel und ein Verfahren zum Herstellen derselben beschrieben.
  • Ein Leistungshalbleiterelement 1 kann irgendein Leistungshalbleiterelement sein und ist beispielsweise ein RC-IGBT (rückwärtsleitender Bipolartransistor mit isoliertem Gate). In diesem Fall sind beispielsweise eine Source-Elektrode (nicht gezeigt) und eine Gate-Elektrode (nicht gezeigt) an einer Fläche des Leistungshalbleiterelements 1 ausgebildet. Ein Steuer- und/oder Regelelement 2 ist irgendein Halbleiterelement, das eine elektrische Schaltung zum Steuern und/oder Regeln des Leistungshalbleiterelements 1 bildet.
  • Wie in 2 gezeigt, hat eine erste Leiterplatine 3 eine Kontaktfläche 3a und eine erste Innenleitung 3b, die innerhalb eines Abdichtkörpers 9 vorhanden sind, und eine erste Außenleitung 3c, die zu dem Äußeren des Abdichtkörpers 9 freigelegt ist.
  • Die Kontaktfläche 3a hat eine Montagefläche 3d, die bereitgestellt ist, so dass das Leistungshalbleiterelement 1 darauf montiert werden kann, und ist mit einem Lot 11, das an der Montagefläche zwischengeschaltet ist, an das Leistungshalbleiterelement 1 gelötet und hält dieses. Das Lot 11 ist beispielsweise ein Blei(Pb)-freies Lot. Statt des Lots 11 kann ein leitfähiges Verbindungsmaterial, wie beispielsweise ein leitfähiger Klebstoff, zur Verbindung des Leistungshalbleiterelements 1 und der Kontaktfläche 3a verwendet werden.
  • Die erste Innenleitung 3b ist ausgebildet, um mit der Kontaktfläche 3a verbunden zu sein, und hat eine Verbindungsfläche 3e, die mit einem Al-Draht 5 verbunden ist, der später beschrieben wird. Die erste Innenleitung 3b hat einen Abschnitt, der beispielsweise mit Bezug auf die Kontaktfläche 3a in einer Richtung senkrecht zu der oben beschriebenen Montagefläche gebogen ist. Mit anderen Worten hat die Verbindungsfläche 3e eine vorgegebene Höhe von der oben beschriebenen Montagefläche. Hierbei ist die vorgegebene Höhe beispielsweise größer als die Dicke des Leistungshalbleiterelements 1 (die Höhe des Leistungshalbleiterelements 1 von der oben beschriebenen Montagefläche der Kontaktflächenoberfläche, mit der der Al-Draht 5, der später beschrieben wird, verbunden ist).
  • Die erste Außenleitung 3c ist ausgebildet, um mit der ersten inneren Leitung 3b verbunden zu sein, und hat beispielsweise eine Höhe von der oben beschriebenen Montagefläche 3d, die beispielsweise in der oben beschriebenen senkrechten Richtung gleich der oben beschriebenen Verbindungsfläche 3e ist. Hierbei ist die vorgegebene Höhe beispielsweise größer als die Dicke des Leistungshalbleiterelements 1 (die Höhe des Leistungshalbleiterelements 1 von der oben beschriebenen Montagefläche der Kontaktflächenoberfläche, mit der der Al-Draht 5 verbunden ist, der später wird).
  • Eine zweite Leiterplatine 4 hat eine zweite Innenleitung 4a, die innerhalb des Abdichtkörpers 9 vorhanden ist, und eine zweite Außenleitung 4b, die zu dem Äußeren des Abdichtkörpers 9 freigelegt ist.
  • Die zweite Innenleitung 4a hat eine Montagefläche, die bereitgestellt ist, so dass das Steuer- und/oder Regelelement 2 darauf montiert werden kann, und ist mit einem leitfähigen Klebstoff 12, der an der Montagefläche zwischengeschaltet ist, an das Steuer- und/oder Regelelement 2 gelötet und hält dieses. Die zweite Außenleitung 4b ist ausgebildet, um mit der zweiten Innenleitung 4a verbunden zu sein.
  • Das Leistungshalbleiterelement 1 und die erste Leiterplatine 3 sind über einen ersten Metalldraht elektrisch miteinander verbunden. Der erste Metalldraht kann irgendeine Konfiguration haben, solange das Leistungshalbleiterelement 1 und die erste Leiterplatine 3 elektrisch miteinander verbunden werden können, und kann ein Draht sein, der aus einem Metallwerkstoff oder einem Legierungswerkstoff hergestellt ist, der beispielsweise wenigstens eines ausgewählt aus Aluminium (Al), Kupfer (Cu), Silber (Ag) und irgendwelchen anderen Metallen umfasst. Der erste Metalldraht ist beispielsweise ein Al-Draht 5, der Al als Hauptbestandteil enthält. Wenn das Leistungshalbleiterelement 1 beispielsweise ein RC-IGBT ist, hat der Al-Draht 5 ein Ende mit der Verbindungsfläche 3e der ersten Leiterplatine 3 verbunden und das andere Ende, das gegenüberliegend zu dem einen Ende ist, elektrisch mit einer Source-Elektrode verbunden.
  • Es können beispielsweise eine Vielzahl von Al-Drähten 5 zwischen einer einzelnen Source-Elektrode und einer einzelnen ersten Leiterplatine 3 vorhanden sein. Ein Bereich, der mit dem Abdichtkörper 9 gefüllt ist, ist zwischen dem Al-Draht 5 und der ersten Leiterplatine 3 ausgebildet.
  • Das Leistungshalbleiterelement 1 und das Steuer- und/oder Regelelement 2 sind über einen zweiten Metalldraht jeweils mit dem Steuer- und/oder Regelelement 2 und der zweiten Leiterplatine 4 verbunden. Der zweite Metalldraht kann irgendeine Konfiguration haben, solange das Leistungshalbleiterelement 1 und das Steuer- und/oder Regelelement 2 jeweils elektrisch mit dem Steuer- und/oder Regelelement 2 und der zweiten Leiterplatine 4 verbunden werden können, und kann ein Draht aus einem Metallwerkstoff oder einem Legierungswerkstoff sein, der beispielsweise wenigstens eines ausgewählt aus Gold (Au), Cu, Ag und irgendwelchen anderen Metallen umfasst. Der zweite Metalldraht ist beispielsweise ein Au-Draht 6, der Au als einen Hauptbestandteil enthält. Wenn das Leistungshalbleiterelement 1 beispielsweise ein RC-IGBT ist, verbindet der Au-Draht 6 elektrisch die Gate-Elektrode des Leistungshalbleiterelements 1 und das Steuer- und/oder Regelelement 2. Es können eine Vielzahl von Au-Drähten 6 jeweils zwischen einer einzelnen Gate-Elektrode und einem einzelnen Steuer- und/oder Regelelement 2 und zwischen einem einzelnen Steuer- und/oder Regelelement 2 und einer einzelnen zweiten Leiterplatine 4 vorhanden sein.
  • 3 ist eine Draufsicht zur Beschreibung der flächigen Anordnung von Komponenten der Leistungshalbleiteranordnung 10, ausgenommen des Abdichtkörpers 9. Wie in 3 gezeigt, sind der Al-Draht 5 und der Au-Draht 6 vorhanden, um in eine bestimmte Richtung ausgerichtet zu sein, wenn die Leistungshalbleiteranordnung 10 in Draufsicht gesehen wird. Bei dem Leistungshalbleiterelement 1 ist beispielsweise der Abschnitt, der mit dem Al-Draht 5 verbunden ist, näher an der ersten Leiterplatine 3, mit der der Al-Draht 5 verbunden ist, angeordnet als der mit dem Au-Draht 6 verbundene Abschnitt. Der Al-Draht 5 und der Au-Draht 6 sind ausgebildet, so dass der Au-Draht 6, gesehen von einer später beschriebenen Kunstharzeinlassmarkierung 13, in der Richtung, in der sich der Al-Draht 5 erstreckt, mit dem Steuer- und/oder Regelelement 2 verbunden ist. Insbesondere ist der Al-Draht 5, der der nächstliegende zu der Kunstharzeinlassmarkierung 13 ist, ausgebildet, um sich in Draufsicht von der Kunstharzeinlassmarkierung 13 in Richtung des Steuer- und/oder Regelelements 2 zu erstrecken. Mit anderen Worten ist der Al-Draht 5, der nächstliegend zu der Kunstharzeinlassmarkierung 13 ist, ausgebildet, um sich in die Richtung zu erstrecken, in der sich der Au-Draht 6, der mit dem Leistungshalbleiterelement 1 verbunden ist, mit dem der Al-Draht 5 verbunden ist, erstreckt.
  • Der Al-Draht 5 ist vorgesehen, um einen Drahtdurchmesser aufzuweisen, der größer als der Au-Draht 6 ist, und hat einen Drahtdurchmesser von mehr als oder gleich 100 µm bis weniger als oder gleich 500 µm, während der Au-Draht 6 einen Drahtdurchmesser von mehr als oder gleich 20 µm oder weniger als oder gleich 60 µm hat.
  • Die Kontaktfläche 3a der ersten Leiterplatine 3 ist an einer Metallplatte 7 als einer Wärmesenke mit einer Isolierschicht 8 dazwischen angeordnet. Von der Metallplatte 7 ist eine Oberfläche (freigelegte Oberfläche), die gegenüberliegend zu einer Oberfläche angeordnet ist, die mit der Isolierschicht 8 verbunden ist, zum Äußeren des Abdichtkörpers 9 freigelegt. Der Werkstoff, der die Metallplatte 7 bildet, kann irgendein Werkstoff sein, der eine hohe Wärmeleitfähigkeit aufweist, wie beispielsweise Al oder Cu. Der Werkstoff, der die Isolierschicht 8 bildet, kann irgendein Werkstoff sein, der als ein Haftvermittler zwischen der Kontaktfläche 3a und der Metallplatte 7 dient und eine elektrische Isolierung und eine hohe Wärmeleitfähigkeit aufweist, wie beispielsweise ein wärmeleitfähiges Epoxidharz. Der Werkstoff, der die Isolierschicht 8 bildet, kann ein thermoplastisches Kunstharz oder ein wärmeaushärtendes Kunstharz sein. Wenn die Isolierschicht 8 aus Kunstharz hergestellt ist, kann die Isolierschicht 8 wenigstens eines der Gruppe gebildet aus oxidiertem Silicium (SiO2), Aluminiumoxid (Al2O3) und Bornitrid (Bn) als einen Füllstoff aufweisen.
  • Der Abdichtkörper 9 dichtet das Leistungshalbleiterelement 1, das Steuer- und/oder Regelelement 2, die Kontaktfläche 3a, die erste Innenleitung 3b, die zweite Innenleitung 4a, die zweite Außenleitung 4b, den Al-Draht 5, den Au-Draht 6, einen Teil der Metallplatte 7 und die Isolierschicht 8 ab. Der Werkstoff, der den Abdichtkörper 9 bildet, kann irgendein Werkstoff sein, der eine elektrische Isolierung aufweist, wie beispielsweise Epoxidharz. Der Abdichtkörper 9 kann irgendeine Form haben. Wenn die Leistungshalbleiteranordnung 10 in Draufsicht gesehen wird, ist die äußere Form des Abdichtkörpers 9 ist beispielsweise rechteckig, und die erste Leiterplatine 3 und die zweite Leiterplatine 4 ragen jeweils von einem Paar von einander gegenüberliegen Seiten (Seitenflächen) vor. Das heißt, die Leistungshalbleiteranordnung 10 wird als ein DIP(Dual Inline Package)-artiger Korpus bereitgestellt.
  • Wie in 3 gezeigt, können in der Leistungshalbleiteranordnung 10 eine Vielzahl von Leistungshalbleiterelementen 1, eine Vielzahl von Steuer- und/oder Regelelementen 2, eine Vielzahl von ersten Leiterplatinen 3 und eine Vielzahl von zweiten Leiterplatinen 4 vorhanden sein. In diesem Fall sind die Vielzahl von Leistungshalbleiterelementen 1 und die Vielzahl von ersten Leiterplatinen 3 beispielsweise jeweils in einer bestimmten Richtung an der Metallplatte 7 und der Isolierschicht 8 in einer Linie zueinander ausgerichtet. Die Vielzahl von Steuer- und/oder Regelelementen 2 und die Vielzahl von zwei Leiterplatinen 4 sind beispielsweise in der bestimmten Richtung in einer Linie zueinander ausgerichtet. (Die Vielzahl von ersten Leiterplatinen 3 sind vorgesehen, um beispielsweise eine gleiche Höhe von der freiliegenden Fläche der Metallplatte 7 in der Richtung senkrecht zu der Montagefläche 3d zu haben. Die Vielzahl von zweiten Leiterplatinen sind vorgesehen, um beispielsweise eine gleiche Höhe von der freigelegten Fläche der Metallplatte 7 in der Richtung senkrecht zu der Montagefläche 3d zu haben).
  • 4 ist eine Seitenansicht zur Beschreibung der Lagebeziehung in der Leistungshalbleiteranordnung 10 zwischen der Kunstharzeinlassmarkierung 13, die an einem Seitenflächenabschnitt 9A des Abdichtkörpers 9 ausgebildet ist, wie es später beschrieben wird, und Komponenten, die innerhalb des Abdichtkörpers 9 angeordnet sind, wie beispielsweise die erste Leiterplatine 3, angedeutet durch die Strichlinien. Mit Bezug auf die 3 und 4 ist an einer Seitenfläche der Flächen des Abdichtkörpers 9, gesehen in einer Richtung entlang der Montagefläche 3d der Kontaktfläche 3a, an der das Leistungshalbleiterelement 1 montiert ist, die Kunstharzeinlassmarkierung 13 an dem Seitenflächenabschnitt 9a ausgebildet, von dem die erste Leiterplatine 3 und die zweite Leiterplatine 4 nicht vorstehen. Die Kunstharzeinlassmarkierung 13 wird durch Abbrechen eines Kunstharzrests 14 (vergleiche 9), der von einem Einlass 23 und einem Angusskanal 24 resultiert, die in einer Gießform 20, wie in 6 gezeigt, ausgebildet werden, wenn der Abdichtkörper 9 durch Transferpressen (was später im Detail beschrieben wird) gegossen wird. Die Kunstharzeinlassmarkierung 13 ist als ein Bereich ausgebildet, der eine Oberflächenrauheit (Rz) von mehr als oder gleich 20 µm an dem Seitenflächenabschnitt 9a des Abdichtkörpers 9 hat.
  • Die Kunstharzeinlassmarkierung 13 ist gegenüberliegend zu der Seite ausgebildet, an der der Al-Draht 5 an der Verbindungsfläche 3e angeordnet ist, in einer Richtung, die die Richtung entlang der oben beschriebenen Montagefläche 3d kreuzt. Mit anderen Worten ist die Leistungshalbleiteranordnung 10 eingerichtet, so dass die Metallplatte 7 in der vertikalen Richtung an einer tieferen Position als das Leistungshalbleiterelement 1 positioniert ist, wobei die Kunstharzeinlassmarkierung 13 vorhanden ist, um in der vertikalen Richtung an einer tieferen Position als die Verbindungsfläche 3e angeordnet zu sein.
  • Vorzugsweise ist die Kunstharzeinlassmarkierung 13 in der Richtung senkrecht zu der Montagefläche 3d näher als die Isolierschicht 8 an der Kontaktfläche 3a angeordnet. Wenn die Metallplatte 7 in der vertikalen Richtung an einer tieferen Position als das Leistungshalbleiterelement 1 angeordnet ist, ist mit anderen Worten die Kunstharzeinlassmarkierung 13 in der vertikalen Richtung an einer höheren Position als die Isolierschicht 8 angeordnet.
  • Wie in 3 gezeigt, ist die Kunstharzeinlassmarkierung 13 vorzugsweise näher an der ersten Außenleitung 3c als das Leistungshalbleiterelement 1 angeordnet, wenn die Leistungshalbleiteranordnung 10 in der Richtung entlang der oben beschriebenen Montagefläche 3d gesehen wird. Die Kunstharzeinlassmarkierung 13 ist vorzugsweise zu jeder Verbindungsfläche 3e der Vielzahl von ersten Leiterplatinen 3 in der Richtung ausgerichtet, in der die Vielzahl von ersten Leiterplatinen 3 ausgerichtet ist.
  • Vorzugsweise sind der Al-Draht 5 und der Au-Draht 6 ausgebildet, um von der Kunstharzeinlassmarkierung 13 aus gesehen in der Richtung, in der sich der Al-Draht 5 erstreckt, miteinander verbunden zu sein, wenn die Leistungshalbleiteranordnung 10 in Draufsicht gesehen wird. Beispielsweise sind wenigstens der Al-Draht 5, der an der nächstliegenden Position zu der Kunstharzeinlassmarkierung 13 vorhanden ist, und der Au-Draht 6 ausgebildet, um in der Richtung, in der sich der Al-Draht 5 erstreckt, miteinander verbunden zu sein.
  • Als nächstes wird mit Bezug auf die 5 bis 9 ein Verfahren zum Herstellen einer Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel beschrieben.
  • 6 ist eine Schnittdarstellung zur Beschreibung jedes Schritts des Verfahrens zum Herstellen einer Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel. Zuerst wird ein abzudichtendes Bauteil 30, das das Leistungshalbleiterelement 1, das Steuer- und/oder Regelelement 2, die erste Leiterplatine 3, die zweite Leiterplatine 4, den Al-Draht 5 und den Au-Draht 6 umfasst, angefertigt (Schritt (S10)). Insbesondere werden das Leistungshalbleiterelement 1 und die erste Leiterplatine 3 zuerst bereitgestellt, und das Leistungshalbleiterelement 1 wird unter Verwendung eines Pb-freien Lots 11 an die Kontaktfläche 3a der ersten Leiterplatine 3 angeheftet. Das Steuer- und/oder Regelelement 2 und die zweite Leiterplatine 4 werden bereitgestellt, und das Steuer- und/oder Regelelement 2 wird unter Verwendung eines leitfähigen Klebstoffs 12 an die zweite Innenleitung 4a der zweiten Leiterplatine 4 angeheftet. Als nächstes wird der Al-Draht 5 zwischen dem Leistungshalbleiterelement 1 und der ersten Leiterplatine 3 ausgebildet. Insbesondere wird ein Ende des Al-Drahts 5 mit der Verbindungsfläche 3e der ersten Innenleitung 3b verbunden und das andere Ende wird mit der Source-Elektrode des Leistungshalbleiterelements 1 verbunden. Der Au-Draht 6 wird zwischen dem Steuer- und/oder Regelelement 2 und der zweiten Innenleitung 4a ausgebildet. Zudem wird der Au-Draht 6 zwischen dem Leistungshalbleiterelement 1 und dem Steuer- und/oder Regelelement 2 ausgebildet. Auf diese Weise wird das in 6(a) gezeigte abzudichtende Bauteil 30 angefertigt.
  • Des Weiteren wird ein Stapel ausgebildet, in dem die Metallplatte 7 und die Isolierschicht 8 gestapelt sind.
  • Mit Bezug auf 6(b) wird als nächstes das abzudichtende Bauteil 30 in einer Gießform 20 angeordnet (Schritt (S20)). Das Innere der Gießform 20 (Kavität) hat eine Form, die mit der äußeren Form des Abdichtkörpers 9 der Leistungshalbleiteranordnung 10 übereinstimmt. Die Gießform 20 ist aus einer oberen Gießform 21 und einer unteren Gießform 22 gebildet. Ein Einlass 23, über den das Kunstharz in die Gießform 20 einspritzbar ist, und ein Angusskanal 24 zum Zirkulieren des Kunstharzes zu dem Einlass 23 sind an der Gießform 20 ausgebildet.
  • Zuerst wird der Stapel aus der Metallplatte 7 und der Isolierschicht 8 innerhalb der Gießform 20 angeordnet. Insbesondere wird der Stapel an einer vorgegebenen Position in der unteren Gießform 22 angeordnet, so dass die Metallplatte 7 in Kontakt mit der Bodenfläche der Kavität der unteren Gießform 22 kommt. Als nächstes wird das abzudichtende Bauteil 30 angeordnet, so dass die Kontaktfläche 3a die Isolierschicht 8 überlappt. Dementsprechend ist das abzudichtende Bauteil 30 innerhalb der Gießform 20 angeordnet, so dass die erste Außenleitung 3c und die zweite Außenleitung 4b mit Bezug auf das Innere der Gießform 20 an der Außenseite angeordnet sind.
  • Unter den inneren Randflächen der Gießform 20, die dem Inneren der Gießform 20 zugewandt sind, ist an einer inneren Randseitenfläche, gesehen in der Richtung entlang der Montagefläche 3d, der Einlass 23 in einem Seitenflächenabschnitt vorhanden, der nicht die erste Leiterplatine 3 oder die zweite Leiterplatine 4 kreuzt. Des Weiteren ist der Einlass 23 in der ersten Innenleitung 3b gegenüberliegend zu der Seite ausgebildet, wo der Al-Draht 5 an der Verbindungsfläche 3e vorhanden ist, mit der das eine Ende des Al-Drahts 5 verbunden ist, wenn in der Richtung entlang der Montagefläche 3d gesehen. Zudem ist zu dieser Zeit der Einlass 23 an einer Position vorhanden, die den Au-Draht 6 nicht überlappt, wenn gesehen in der Richtung entlang der Montagefläche 3d. Aus einer anderen Blickrichtung ist der Einlass 23 näher an der ersten Außenleitung 3c vorhanden als das Leistungshalbleiterelement 1, wenn in der Richtung entlang der Montagefläche 3d gesehen.
  • Mit Bezug auf 6(c) werden nach der Anordnung des abzudichtenden Bauteils 30 innerhalb der Gießform 20 das abzudichtende Bauteil 30, die Metallplatte 7 und die Isolierschicht 8 in der Gießform 20 eingeschlossen, indem wenigstens ein Teil der ersten Außenleitung 3c und wenigstens ein Teil der zweiten Außenleitung 4b durch die obere Gießform 21 und die untere Gießform 22 gehalten werden. Zu dieser Zeit befindet sich die Isolierschicht 8 in einem halbausgehärteten Zustand.
  • Mit Bezug auf die 7 und 8, wird als nächstes das Kunstharz in die Gießform 20 eingespritzt (Schritt (S30)). 7 ist eine Darstellung zur Beschreibung eines Kunstharzflusses in der Richtung entlang der Montagefläche 3d innerhalb der Gießform 20 in diesem Schritt (S30). 8 ist eine Darstellung zur Beschreibung eines Kunstharzflusses in der Richtung senkrecht zu der Montagefläche 3d innerhalb der Gießform 20 in diesem Schritt (S30).
  • Zuerst wird ein festes Kunstharz in einem halbausgehärteten Zustand durch Zirkulation innerhalb der beheizten Gießform 20 geschmolzen. Wie in 7 gezeigt, erreicht das durch den Einlass 23 in die Gießform 20 eingespritzte Kunstharz zuerst den Al-Draht 5 an der ersten Innenleitung 3b, und fließt dann über das Leistungshalbleiterelement 1 an der Kontaktfläche 3a, den Au-Draht 6 und das Steuer- und/oder Regelelement 2 an der zweiten Innenleitung 4a in der genannten Reihenfolge. Wie in 8 gezeigt, fließt zudem das durch den Einlass 23 eingespritzte geschmolzene Kunstharz von dem Einlass 23 in der vertikalen Richtung nach unten (in der Richtung von der Seite der Kontaktfläche 3a zu der Seite der Metallplatte 7). Da die Isolierschicht 8, die in einem halbausgehärteten Zustand gewesen ist, mit der Gießform 20 erwärmt wird, um in den geschmolzenen Zustand gebracht zu werden, wird sie zu dieser Zeit gegen die Metallplatte 7 durch die Kontaktfläche 3a gepresst, die einer isostatischen Pressung durch das geschmolzene Kunstharz unterworfen worden ist. Zudem fließt das durch den Einlass 23 eingespritzte geschmolzene Kunstharz ebenso von dem Einlass 23 in der vertikalen Richtung nach oben. Mit anderen Worten strebt der Normalenvektor an der Oberfläche des geschmolzenen Kunstharzes in die Richtung, die den Al-Draht 5 nach oben drückt.
  • Als nächstes wird das Kunstharz innerhalb der Gießform 20 ausgehärtet, um den Abdichtkörper 9 zu bilden. Zu dieser Zeit werden die Kontaktfläche 3a und die Metallplatte 7 aneinandergeheftet, mit der Isolierschicht 8 dazwischen angeordnet.
  • Mit Bezug auf 6(d) wird als nächstes der Abdichtkörper 9 aus der Gießform 20 genommen. Zu dieser Zeit wird das Kunstharz (Kunstharzrest 14), das innerhalb des Angusskanals 24 ausgehärtet worden ist, über den Einlass 23 fortgesetzt mit dem Abdichtkörper 9 herausgenommen.
  • Als nächstes wird der oben beschriebene Kunstharzrest 14 von dem Abdichtkörper 9 entfernt (Schritt (S40)). Mit Bezug auf 9 kann der Kunstharzrest 14 durch Drücken des Kunstharzrests 14 von der Oberseite zu der Unterseite in der vertikalen Richtung (in der Richtung von der Seite der Kontaktfläche 3a zu der Seite der Metallplatte 7) durch ein Presselement 40 von dem Abdichtkörper 9 getrennt und entfernt werden. Auf diese Weise kann die in 4 gezeigte Leistungshalbleiteranordnung 10 gemäß dem vorliegenden Ausführungsbeispiel erhalten werden.
  • Als nächstes werden Betriebseffekte des Leistungshalbleiterelements und ein Verfahren zum Herstellen desselben gemäß dem vorliegenden Ausführungsbeispiel beschrieben.
  • Bei der Leistungshalbleiteranordnung 10 gemäß dem vorliegenden Ausführungsbeispiel ist, wenn gesehen in der Richtung entlang der Montagefläche 3d, eine Kunstharzeinlassmarkierung 13 gegenüberliegend zu der Seite ausgebildet, wo der Al-Draht 5 an der Verbindungsfläche 3e angeordnet ist. Mit anderen Worten wird bei dem Verfahren zum Herstellen einer Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel der Einlass 23, über den das Kunstharz in die Gießform 20 einspritzbar ist, unter den inneren Randflächen der Gießform 20, die dem Inneren der Gießform 20 zugewandt sind, an dem Seitenflächenabschnitt vorgesehen, der nicht die erste Leiterplatine 3 oder die zweite Leiterplatine 4 schneidet, und wird gegenüberliegend zu der Seite ausgebildet, wo der Al-Draht 5 an der Verbindungsfläche 3e angeordnet ist, wenn gesehen in der Richtung entlang der Montagefläche 3d.
  • Daher kann in dem Schritt (S30) zum Einspritzen des Kunstharzes in die Gießform 20 der durch den Einlass 23 in die Gießform 20 eingespritzte geschmolzene Kunstharz derart fließen, dass der Al-Draht 5, der in der vertikalen Richtung an einer höheren Position als dieser Einlass 23 angeordnet ist, nach oben gedrückt wird. Daher kann der Fluss des in die Gießform 20 eingespritzten Kunstharzes die Verformung des Al-Drahts 5 unterdrücken, wie beispielsweise den Al-Draht 5 in der Richtung entlang der Montagefläche 3d (beispielsweise in der Richtung, in der die Vielzahl von Al-Drähten 5 benachbart zueinander sind) nach unten drücken.
  • Daher kann bei der Leistungshalbleiteranordnung 10 das abnormale Auftreten eines von der Verformung des Al-Drahts 5 oder dergleichen begleiteten Ausströmens unterdrückt werden, und die Leistungshalbleiteranordnung 10 kann mit einem hohen Ertrag hergestellt werden. Da das Verfahren zum Herstellen einer Leistungshalbleiteranordnung das abnormale Auftreten eines von der Verformung des Al-Drahts 5 oder dergleichen begleiteten Ausströmens unterdrücken kann, kann die Leistungshalbleiteranordnung 10 mit einem hohen Ertrag hergestellt werden.
  • Da der Einlass 23, wenn gesehen in der Richtung gesehen entlang der Montagefläche 3d, gegenüberliegend zu der Seite ausgebildet ist, wo der Al-Draht 5 an der Verbindungsfläche 3e angeordnet ist, kann der Kunstharzrest 14 während der Entfernung des Kunstharzrests 14 von dem Abdichtkörper 9 durch Drücken des Kunstharzrests 14 von der Oberseite zu der Unterseite in der vertikalen Richtung (in der Richtung von der Seite der Kontaktfläche 3a zu der Seite der Metallplatte 7) von dem Abdichtkörper 9 entfernt werden.
  • Sofern der Einlass 23, wenn gesehen in der Richtung entlang der Montagefläche 3d, an der Seite ausgebildet ist, wo der Al-Draht 5 an der Verbindungsfläche 3e (der Oberseite in der vertikalen Richtung) angeordnet ist, ist die Anzahl von Schritten zum Entfernen des Kunstharzrests 14 größer als bei dem vorliegenden Ausführungsbeispiel. Insbesondere ist es zum Entfernen des Kunstharzrests 14 erforderlich, eine Entfernvorrichtung zu verwenden, die mit einem Presselement versehen ist, das zum Drücken des Kunstharzrests 14 in der vertikalen Richtung von der Unterseite zu der Oberseite geeignet ist, den Kunstharzrest 14 von der Leistungshalbleiteranordnung 10 durch Drücken des Kunstharzrests 14 von der Unterseite zu der Oberseite durch das Presselement, zu entfernen, dann die Leistungshalbleiteranordnung 10 der oben beschriebenen Entfernvorrichtung zu entnehmen und danach den Kunstharzrest 14 von dem Presselement zu beseitigen.
  • Dies bedeutet, das gemäß dem Verfahren zum Herstellen einer Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel der Kunstharzrest 14 einfach von der Leistungshalbleiteranordnung 10 entfernt werden kann, was ein Anwachsen von Herstellungskosten unterdrücken kann.
  • Wenn die Kunstharzeinlassmarkierung 13 in der Richtung senkrecht zu der Montagefläche 3d näher zu der ersten Leiterplatine 3 als die Isolierschicht 8 angeordnet ist, kann zudem in dem Schritt (S30) zum Einspritzen des Kunstharzes in die Gießform 20 das durch den Einlass 23 in die Gießform 20 eingespritzte geschmolzene Kunstharz derart fließen, dass die Kontaktfläche 3a, die in der vertikalen Richtung an einer tieferen Position als der Einlass 23 angeordnet ist, in Richtung der Metallplatte 7 gedrückt wird. Da die Kontaktfläche 3a durch das geschmolzene Kunstharz in Richtung der Metallplatte 7 gedrückt wird, mit der Isolierschicht 8, die in diesem Schritt (S30) in den geschmolzenen Zustand gebracht worden ist, dazwischen angeordnet, kann zu dieser Zeit die Fehlausrichtung zwischen der Kontaktfläche 3a und der Metallplatte 7 aufgrund des Flusses des geschmolzenen Kunstharzes und dergleichen unterdrückt werden, und die Kontaktfläche 3a, die Isolierschicht 8 und die Metallplatte 7 können durch Aushärten des Kunstharzes und der Isolierschicht 8 stabil zusammengeheftet werden.
  • Wenn die Kunstharzeinlassmarkierung 13 näher an der ersten Außenleitung 3c ausgebildet ist als das Leistungshalbleiterelement 1, wenn die Leistungshalbleiteranordnung 10 in der Richtung entlang der oben beschriebenen Montagefläche 3d gesehen wird, kann der Abstand zwischen dem Einlass 23 und dem Au-Draht 6 länger als der Abstand zwischen dem Einlass 23 und dem Al-Draht 5 in dem Schritt (S30) zum Einspritzen des Kunstharzes in die Gießform 20 gemacht werden. Das heißt, die Zeit, bis das geschmolzene Kunstharz den Au-Draht 6 erreicht, kann länger gemacht werden als die Zeit, bis es den Al-Draht 5 erreicht.
  • Dadurch kann das in die Gießform 20 eingespritzte Kunstharz durch die Gießform 20 weiter erwärmt werden, bis es den Au-Draht 6 von dem Einlass 23 erreicht, um in einen Zustand gebracht zu werden, in dem die Schmelzviskosität ausreichend gering ist. Dadurch kann eine Verformung des Au-Drahts 6 aufgrund des Flusses des geschmolzenen Kunstharzes unterdrückt werden.
  • Üblicherweise hat beim Transferpressen ein Kunstharz unmittelbar nach der Einspritzung in eine Gießform über einen Einlass eine hohe Schmelzviskosität aufgrund einer unzureichenden Erwärmung. Wenn das Kunstharz in einem solchen Zustand in Kontakt mit einem Au-Draht mit einem kleinen Drahtdurchmesser kommt, ist es daher wahrscheinlich, dass der Au-Draht verformt wird, da das Kunstharz eine hohe Zugkraft auf den Au-Draht ausübt. Auf der anderen Seite kann mit der obigen Struktur der Au-Draht 6 davon abgehalten werden, durch den Fluss des geschmolzenen Kunstharzes verformt zu werden. Als ein Ergebnis kann die Leistungshalbleiteranordnung 10 mit einem hohen Ertrag hergestellt werden, da ein Fehler, wie beispielsweise ein Drahtkurzschluss, der aus einer Verformung eines Au-Drahts 6 resultiert, bei der Leistungshalbleiteranordnung 10 unterdrückt wird.
  • Wenn der Al-Draht 5 und der Au-Draht 6 ausgebildet sind, um in der Richtung, in der sich der Al-Draht 5 erstreckt, ausgerichtet zu sein, wenn gesehen von der Kunstharzeinlassmarkierung 13 aus, wenn die Leistungshalbleiteranordnung 10 in Draufsicht gesehen wird, kann ein geschmolzenes Kunstharz in dem Schritt (S30) zum Einspritzen des Kunstharzes in die Gießform 20 in die Richtung fließen, in die sich der Al-Draht 5 und der Au-Draht 6 erstrecken. Als ein Ergebnis kann die Verformung des Au-Drahts 6, die aus einem Drücken durch das geschmolzene Kunstharz resultiert, stärker unterdrückt werden als in dem Fall, bei dem ein geschmolzenes Kunstharz in die Richtung fließt, die die Richtung kreuzt, in die sich der Au-Draht 6 erstreckt, und die Leistungshalbleiteranordnung 10 kann mit einem hohen Ertrag hergestellt werden.
  • Wenn eine Vielzahl von Al-Drähten 5 und eine Vielzahl von Au-Drähten 6 ausgebildet sind, kann wenigstens einer der Al-Drähte 5 und wenigstens einer der Au-Drähte 6, die an der nächstliegenden Position zu der Kunstharzeinlassmarkierung 13 angeordnet sind, ausgebildet werden, um sich gegenseitig in der Richtung zu kontaktieren, in der sich der Al-Draht 5 erstreckt. Dann kann der eine der Au-Drähte 6, der an der nächstliegenden Position zu dem Einlass 23 angeordnet ist, und für den es am wahrscheinlichsten ist, dass er den Fließwiderstand des geschmolzenen Kunstharzes in dem Schritt (S30) zum Einspritzen des Kunstharzes in die Gießform 20 unterworfen wird, davon abgehalten werden, verformt zu werden, wenn das geschmolzene Kunstharz in die Richtung fließt, in die sich der Au-Draht 6 erstreckt.
  • Eine einzelne Kunstharzeinlassmarkierung 13 ist an der Leistungshalbleiteranordnung 10 gemäß dem vorliegenden Ausführungsbeispiel ausgebildet, jedoch ist dies keine Einschränkung. Mit Bezug auf 10 kann eine Vielzahl von Kunstharzeinlassmarkierungen 13 ausgebildet sein. 10 ist eine Seitenansicht zur Beschreibung der Lagebeziehung zwischen den Kunstharzeinlassmarkierungen 13, wenn eine Vielzahl von Kunstharzeinlassmarkierungen 13 ausgebildet ist, und den Komponenten, die innerhalb des Abdichtkörpers 9 angeordnet sind, wie beispielsweise die erste Leiterplatine 3, angedeutet durch die Strichlinien, als eine Variation der Leistungshalbleiteranordnung 10. Mit anderen Worten kann eine Vielzahl von Einlässen 23 an der Gießform 20 ausgebildet sein. In diesem Fall können die Vielzahl von Kunstharzeinlassmarkierungen 13 in einer Richtung parallel zu der Montagefläche 3d beabstandet sein, wenn in der Richtung entlang der Montagefläche 3d gesehen. Dann können die oben beschriebenen Effekte, die äquivalent zu denjenigen der Leistungshalbleiteranordnung 10 gemäß dem vorliegenden Ausführungsbeispiel sind, ebenfalls erhalten werden. Dies ist keine Einschränkung, jedoch wenn jeder der Vielzahl von Einlässen 23 bereitgestellt wird, um eine Struktur äquivalent zu derjenigen des oben beschriebenen Einlasses 23 zu haben, können die oben beschriebenen Effekte, die äquivalent zu denjenigen der Leistungshalbleiteranordnung 10 gemäß dem vorliegenden Ausführungsbeispiel sind, erhalten werden.
  • Obwohl ein Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden ist, soll verstanden sein, dass das hierin offenbarte Ausführungsbeispiel in jeder Hinsicht beschreibend und nicht einschränken ist. Der Rahmen der vorliegenden Erfindung ist durch die Ansprüche definiert und ist gedacht, irgendeine Abwandlung innerhalb der Bedeutung und des Rahmens äquivalent zu den Begriffen der Ansprüche zu enthalten.
  • Bezugszeichenliste
    • 1
    Leistungshalbleiteranordnung
    2
    Steuer- und/oder Regelelement
    3
    erste Leiterplatine
    3a
    Kontaktfläche
    3b
    erste Innenleitung
    3c
    erste Außenleitung
    3d
    Montagefläche
    3e
    Verbindungsfläche
    4
    zweite Leiterplatine
    4a
    zweite Innenleitung
    4b
    zweite Außenleitung
    5
    Draht
    6
    Draht
    7
    Metallplatte
    8
    Isolierschicht
    9
    Abdichtkörper
    9a
    Seitenflächenabschnitt
    10
    Leistungshalbleiteranordnung
    11
    Lot
    12
    leitfähiger Klebstoff
    13
    Kunstharzeinlassmarkierung
    14
    Kunstharzrest
    20
    Gießform
    21
    obere Gießform
    22
    untere Gießform
    23
    Einlass
    24
    Angusskanal
    30
    abzudichtendes Bauteil
    40
    Presselement

Claims (5)

  1. Leistungshalbleiteranordnung, aufweisend: • ein Leistungshalbleiterelement; • ein Steuer- und/oder Regelelement, das zum Steuern und/oder Regeln des Leistungshalbleiterelements eingerichtet ist; • eine erste Leiterplatine und eine zweite Leiterplatine, die zum Halten des Leistungshalbleiterelements bzw. des Steuer- und/oder Regelelements eingerichtet sind; • einen ersten Metalldraht, der zum elektrischen Verbinden des Leistungshalbleiterelements und der ersten Leiterplatine eingerichtet ist; • einen zweiten Metalldraht, der zum elektrischen Verbinden des Leistungshalbleiterelements und des Steuer- und/oder Regelelements eingerichtet ist; und • einen Abdichtkörper, der zum Abdecken des Leistungshalbleiterelements, des Steuer- und/oder Regelelements, eines Teils der ersten Leiterplatine und der zweiten Leiterplatine, des ersten Metalldrahts und des zweiten Metalldrahts eingerichtet ist, wobei • die erste Leiterplatine eine Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, eine mit der Kontaktfläche verbundene erste Innenleitung, die innerhalb des Abdichtkörpers angeordnet ist und eine Verbindungsfläche aufweist, mit der ein Ende des ersten Metalldrahts verbunden ist, und eine mit der ersten Innenleitung verbunden erste Außenleitung, die gegenüberliegend zu der Kontaktfläche angeordnet ist und außerhalb des Abdichtkörpers angeordnet ist, aufweist, • die zweite Leiterplatine eine zweite Innenleitung, an der das Steuer- und/oder Regelelement montiert ist und die innerhalb des Abdichtkörpers angeordnet ist, und eine mit der zweiten Innenleitung verbundene zweite Außenleitung, die außerhalb des Abdichtkörpers angeordnet ist, aufweist, • unter Flächen des Abdichtkörpers an einer Seitenfläche, die eine Richtung entlang einer Montagefläche der Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, kreuzt, eine Kunstharzeinlassmarkierung an einem Seitenflächenabschnitt ausgebildet ist, von dem die erste Leiterplatine und die zweite Leiterplatine nicht vorstehen, wobei die Kunstharzeinlassmarkierung eine höhere Oberflächenrauheit als ein anderer Bereich der Seitenfläche aufweist, und • die Kunstharzeinlassmarkierung, wenn gesehen in der Richtung entlang der Montagefläche, gegenüberliegend zu einer Seite ausgebildet ist, wo der erste Metalldraht an der Verbindungsfläche der ersten Innenleitung angeordnet ist.
  2. Leistungshalbleiterelement nach Anspruch 1, weiter aufweisend eine Metallplatte, mit der eine Fläche der Kontaktfläche, die gegenüberliegend zu der Montagefläche angeordnet ist, verbunden ist, mit einer Isolierschicht dazwischen angeordnet, wobei die Metallplatte zumindest teilweise zu dem Äußeren des Abdichtkörpers freigelegt ist, und die Kunstharzeinlassmarkierung vorgesehen ist, um in einer Richtung senkrecht zu der Montagefläche näher an der Kontaktfläche angeordnet zu sein als die Isolierschicht.
  3. Leistungshalbleiterelement nach Anspruch 1 oder 2, wobei der zweite Metalldraht und das Steuer- und/oder Regelelement ausgebildet sind, um von der Kunstharzeinlassmarkierung aus gesehen in der Richtung, in die sich der erste Metalldraht erstreckt, ausgerichtet zu sein, wenn das Leistungshalbleiterelement in Draufsicht gesehen wird.
  4. Verfahren zum Herstellen einer Leistungshalbleiteranordnung, bei der ein abzudichtendes Bauteil, das ein Leistungshalbleiterelement umfasst, durch einen Abdichtkörper abgedichtet ist, wobei das Verfahren umfasst: Anfertigen des abzudichtenden Bauteils; Anordnen des abzudichtenden Bauteils innerhalb einer Gießform; und Einspritzen eines Kunstharzes zur Ausbildung eines Abdichtkörpers in die Gießform, wobei das Anfertigen umfasst: Bereitstellen einer ersten Leiterplatine, die eine Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, eine mit der Kontaktfläche verbundene erste Innenleitung, die innerhalb des Abdichtkörpers angeordnet ist, und eine mit der ersten Innenleitung verbunden erste Außenleitung, die gegenüberliegend zu der Kontaktfläche angeordnet ist und die außerhalb des Abdichtkörpers angeordnet ist, aufweist, Bereitstellen einer zweiten Leiterplatine, die eine zweite Innenleitung, an der ein Steuer- und/oder Regelelement zum Steuern und/oder Regeln des Leistungshalbleiterelements montiert ist und die innerhalb des Abdichtkörpers angeordnet ist, und eine mit der zweiten Innenleitung verbundene zweite Außenleitung, die außerhalb des Abdichtkörpers angeordnet ist, aufweist, Ausbilden eines ersten Metalldrahts, der zum elektrischen Verbinden des Leistungshalbleiterelements und der ersten Leiterplatine eingerichtet ist, und Ausbilden eines zweiten Metalldrahts, der zum elektrischen Verbinden des Leistungshalbleiterelements und des Steuer- und/oder Regelelements eingerichtet ist, wobei beim Anordnen ein Einlass, durch den das Kunstharz in die Gießform einspritzbar ist, an einem inneren Randseitenflächenabschnitt vorgesehen ist, der nicht die erste Leiterplatine oder die zweite Leiterplatine unter inneren Randflächen der Gießform, die dem Inneren der Gießform zugewandt sind, an einer inneren Randseitenfläche kreuzt, die eine Richtung entlang einer Montagefläche der Kontaktfläche, an der das Leistungshalbleiterelement montiert ist, kreuzt, und der Einlass gegenüberliegend zu einer Seite ausgebildet wird, wo der erste Metalldraht an einer Verbindungsfläche angeordnet ist, mit der ein Ende des ersten Metalldrahts in der ersten Innenleitung verbunden ist, wenn in einer Richtung entlang der Montagefläche gesehen, und während der Einspritzung des Kunstharzes das Kunstharz durch den Einlass in die Gießform eingespritzt wird.
  5. Verfahren zum Herstellen einer Leistungshalbleiteranordnung nach Anspruch 4, wobei bei der Anfertigung des abzudichtenden Bauteils ein Stapel, in dem eine Metallplatte und eine Isolierschicht gestapelt sind, innerhalb der Gießform angeordnet wird, so dass die Isolierschicht zu dem Inneren der Gießform freigelegt ist, und dann das abzudichtende Bauteil angeordnet wird, so dass eine Fläche, die gegenüberliegend zu der Montagefläche der Kontaktfläche ist, die Isolierschicht überlappt, und der Einlass bereitgestellt wird, um in einer Richtung senkrecht zu der Montagefläche näher an der Kontaktfläche angeordnet zu sein als die Isolierschicht.
DE112014007140.4T 2014-11-07 2014-11-07 Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben Active DE112014007140B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/079554 WO2016072012A1 (ja) 2014-11-07 2014-11-07 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112014007140T5 true DE112014007140T5 (de) 2017-08-03
DE112014007140B4 DE112014007140B4 (de) 2024-05-02

Family

ID=55908764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014007140.4T Active DE112014007140B4 (de) 2014-11-07 2014-11-07 Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (1) US9947613B2 (de)
JP (1) JP6619356B2 (de)
KR (1) KR101928681B1 (de)
CN (1) CN107078127B (de)
DE (1) DE112014007140B4 (de)
WO (1) WO2016072012A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808868B (zh) * 2017-10-13 2020-03-10 矽力杰半导体技术(杭州)有限公司 芯片封装结构及其制造方法
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
DE112019003540T5 (de) * 2018-07-12 2021-03-25 Rohm Co., Ltd. Halbleiterbauteil
CN110323141B (zh) 2019-04-15 2021-10-12 矽力杰半导体技术(杭州)有限公司 引线框架结构，芯片封装结构及其制造方法
US20210043466A1 (en) 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
JP2022064768A (ja) * 2020-10-14 2022-04-26 富士電機株式会社 半導体装置の製造方法及び半導体装置
CN117425952A (zh) * 2021-06-09 2024-01-19 三菱电机株式会社 半导体制造装置及半导体装置的制造方法
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744273B2 (ja) 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
JPH04133440A (ja) * 1990-09-26 1992-05-07 Nec Yamaguchi Ltd 樹脂封止金型
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法
JP2601228B2 (ja) 1994-11-18 1997-04-16 サンケン電気株式会社 樹脂封止型回路装置の製造方法
JP3023303B2 (ja) * 1996-01-16 2000-03-21 松下電子工業株式会社 半導体装置の成形方法
US6002166A (en) 1996-11-28 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP3572833B2 (ja) 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
JPH11340400A (ja) * 1998-05-21 1999-12-10 Hitachi Ltd 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP4277168B2 (ja) 2002-11-18 2009-06-10 サンケン電気株式会社 樹脂封止型半導体装置及びその製法
JP2005019554A (ja) 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置およびその製造方法
WO2005024933A1 (ja) * 2003-08-29 2005-03-17 Renesas Technology Corp. 半導体装置の製造方法
JP2006294857A (ja) * 2005-04-11 2006-10-26 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
JP4422094B2 (ja) 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP2008091527A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP5341556B2 (ja) 2008-09-30 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP2012109435A (ja) * 2010-11-18 2012-06-07 Renesas Electronics Corp 半導体装置の製造方法
JP2013074215A (ja) 2011-09-28 2013-04-22 Sanken Electric Co Ltd リードフレーム及び半導体装置
JP2014099547A (ja) 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法
JP2014116366A (ja) * 2012-12-06 2014-06-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP6065581B2 (ja) * 2012-12-26 2017-01-25 サンケン電気株式会社 パワー半導体モジュールおよびその製造方法
US9269597B2 (en) * 2013-01-23 2016-02-23 Microchip Technology Incorporated Open cavity plastic package
JP6115172B2 (ja) * 2013-02-15 2017-04-19 富士電機株式会社 半導体装置
US9735078B2 (en) * 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers

Also Published As

Publication number Publication date
US9947613B2 (en) 2018-04-17
DE112014007140B4 (de) 2024-05-02
WO2016072012A1 (ja) 2016-05-12
KR101928681B1 (ko) 2018-12-12
CN107078127A (zh) 2017-08-18
US20170294369A1 (en) 2017-10-12
JP6619356B2 (ja) 2019-12-11
KR20170063926A (ko) 2017-06-08
JPWO2016072012A1 (ja) 2017-06-22
CN107078127B (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112014006660B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE102011122920B3 (de) Leistungshalbleitervorrichtung
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
EP3271943B1 (de) Leistungsmodul sowie verfahren zum herstellen eines leistungsmoduls
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102009042600A1 (de) Leistungshalbleitermodul und Herstellungsverfahren für dieses
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE112016006381T5 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102013225135B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE102014103403A1 (de) Chipbaugruppe und verfahren zum herstellen derselben
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102010061573A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112014006604T5 (de) Leistungsmodulvorrichtung und Leistungswandlungsvorrichtung
DE102015104956A1 (de) Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
DE102004017197A1 (de) Verfahren um eine Halbleitervorrichtung mit Harz einzugiessen, mit Harz eingegossene Halbleitervorrichtung und Druckgießform zum Eingiessen der Halbleitervorrichtung mit Harz
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division