JP3572833B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP3572833B2
JP3572833B2 JP33981596A JP33981596A JP3572833B2 JP 3572833 B2 JP3572833 B2 JP 3572833B2 JP 33981596 A JP33981596 A JP 33981596A JP 33981596 A JP33981596 A JP 33981596A JP 3572833 B2 JP3572833 B2 JP 3572833B2
Authority
JP
Japan
Prior art keywords
resin
lead frame
cavity
mold
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33981596A
Other languages
English (en)
Other versions
JPH10178030A (ja
Inventor
亮 新帯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP33981596A priority Critical patent/JP3572833B2/ja
Priority to US08/991,250 priority patent/US5920768A/en
Publication of JPH10178030A publication Critical patent/JPH10178030A/ja
Application granted granted Critical
Publication of JP3572833B2 publication Critical patent/JP3572833B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、混成集積回路基板を樹脂モールドすることにより封止する樹脂封止型半導体装置に係り、特にモールド樹脂ボイドの発生を防止するための製造方法造に関するものである。
【０００２】
【従来の技術】
混成集積回路基板は、シリコン半導体素子のみでは対応できない耐高電圧性、耐ノイズ性などに優れ、この特徴を生かし、自動車用半導体装置などとして使われる。特に種々のパワー装置（アクチュエータ）の駆動装置として用いられる場合が多く、駆動のためのパワートランジスタと組み合わせて使われ、しかもパワー装置に搭載容易なように小型化が必須の条件となっている。従来、混成集積回路基板を用いた半導体装置では、樹脂製ケースに半導体装置を組み付け、ケース内に液状樹脂を流し込んで硬化し封止する構造を用いることが多い。しかし、この方法ではケースの寸法、および液状樹脂を流し込むための余裕を必要とするため、十分な小型化ができない。
【０００３】
ケースを用いない半導体封止方法としては、シリコン半導体素子の封止方法として一般的に使われるモールド成形封止がある。これは、シリコン半導体素子をリードフレームに組み付け、これを成形金型へ投入し、モールド樹脂でトランスファ成形することで封止するものであり、ケースを用いないため小型化が可能である。このモールド封止を用い、混成集積回路基板とパワートランジスタを同時に封止すれば、ケース廃止による大幅な小型化が可能である。即ち、図１１に示すように、リードフレーム３０の上側に混成集積回路基板３１とパワートランジスタ３２を組み付け、これを成形金型へ投入して樹脂３３を注入してモールド成形する。
【０００４】
この方法での問題点は、成形が困難になる点にある。つまり、シリコン半導体素子のみをモールド成形する場合に比べ、混成集積回路基板３１はサイズが大きく、しかもパワートランジスタ３２と同時に成形するため、これらを搭載するリードフレーム面積が大きくなる。そのために成形金型へ投入した時に、混成集積回路基板３１とパワートランジスタ３２が搭載されたリードフレーム３０の上側での樹脂の流れと、何も搭載されていないリードフレーム下側での樹脂の流れが広い面積にわたって制限されるため、リードフレーム上側と下側の樹脂流れが、シリコン半導体素子のみを封止する場合に比べ不均一になりやすい。
【０００５】
ここで、樹脂の流れる速度は、概ね樹脂の肉厚に依存するため、リードフレーム３０の上側と下側の樹脂肉厚を均等にすれば、流れを均一にすることはできる。しかし、パワートランジスタ３２で発生した熱がリードフレーム３０へ伝わり下側の樹脂を通して外部へ放熱する際に、放熱性を向上させるべく、リードフレーム下側の樹脂肉厚はできる限り薄くする必要がある。又、リードフレーム上側においては、混成集積回路基板３１上に搭載されるチップ部品３４や、パワートランジスタ３２〜混成集積回路基板３１〜インナーフレーム３５間を結線するためのワイヤ３６，３７の高さなどにより、ある一定以上の樹脂肉厚が必要である。
【０００６】
さらに、図１２に示すように、パワートランジスタ３２や混成集積回路基板３１が搭載されていないリードフレーム３０の下側をモールドせず、上側だけを封止するという構造も考えられる。この構造では、リードフレーム３０下側に樹脂３３が無いため、放熱性は良好で、かつ、モールド樹脂３３はリードフレーム３０の上側のみを流れるため成形性も良好である。しかし、リードフレーム３０とモールド樹脂３３の熱膨張率差に起因する熱応力が、リードフレーム３０とモールド樹脂３３の界面に加わるため、冷熱ストレスでこの界面が剥離を起こし、この剥離を通して外部の水分や汚染物が内部へ侵入したり、剥離によって混成集積回路基板３１上のチップ部品３４が破壊されるなど、信頼性に劣るという欠点を持つ。
【０００７】
本発明者の研究によれば、このような構造は特に自動車用の半導体装置としては、信頼性が十分でないという結果を得た。
又、リードフレーム３０上下の樹脂肉厚を均一にするため、図１３に示すように、成形金型へ投入する前に、混成集積回路基板３１の上を、肉厚の厚いコーティング材３８で覆い、成形金型へ投入した際に、リードフレーム３０の上側のモールド樹脂３３の肉厚が薄くなるようにして、概ね、リードフレーム３０の下側の樹脂肉厚と同じになるような構造をとることもできる。
【０００８】
しかし、この構造は、ワイヤ３６，３７が、コーティング材３８とモールド樹脂３３の界面を通ることになるため、コーティング材３８とモールド材３３の熱膨張率の差に起因する熱応力がワイヤ３６，３７に加わり、冷熱ストレスでワイヤの切断が起きやすい。本発明者の研究によれば、このような構造も、自動車用の半導体装置としては十分な信頼性がないという結果を得た。
【０００９】
このように、混成集積回路基板とパワートランジスタをモールド封止することで小型化し、しかも高い信頼性を得るためには、リードフレーム上下の樹脂肉厚が均等でない形状の成形を行うことが必須となっている。
【００１０】
リードフレーム上下の樹脂肉厚が均等でない場合に上下の樹脂流れが不均一となることは前述したが空気の排出という観点から説明を加えると、成形の際にリードフレーム３０を金型へ投入するときには、図１１に示すように、上金型と下金型でリードフレーム３０を挟む。金型には、成形後封止部分となるように空隙（キャビティ）が彫り込まれている。樹脂は、キャビティの一端に設けられた注入口（ゲート）から入り、リードフレーム３０の上側と下側に分かれてキャビティ内を流れる。成形前にキャビティ内にあった空気は、キャビティ端部の上金型とリード３５の間、または下金型とリード３５の間に彫り込まれた溝（エアベント）を通して外部へ逃げるようになっている。
【００１１】
このようにリードフレーム３０上下の樹脂肉厚が異なる場合、樹脂肉厚の厚い側（リードフレーム上側）の樹脂流れが速く、上側の樹脂流れがキャビティ端に達し、エアベントを塞いだ時には、下側の樹脂はまだキャビティ端まで達しておらず、その結果、下側にはエアベントから逃げられない空気が残される。この空気は成形時の樹脂注入圧力で小さくなるものの、最終的な成形物ではボイドとなって残り、絶縁性、耐湿性の低下を招く。
【００１２】
これら課題を解決するため、例えば特開平１−１５８７５６号公報では、ゲートを下側に設け、ゲートから樹脂が流入した後、上側へ流れる通路上に、リードフレームで突起物を設け、上側への樹脂流入を制限する方法をとっている。又、特開平６−１０４３６４号公報でも同様に、樹脂の流れを均一化するため、リードフレームで突起を設けている。これらの方法は、突起を設けるため、装置全体の大きさが大きくなり、小型化に適さない。
【００１３】
さらに、特開平１−２９１４３４号公報では、ゲートに近い上金型の中にスライド型を具備した金型を用い、成形前半段階では、スライド型をキャビティの中に突出させることで上側の樹脂流れを制限し、成形後半段階で、スライド型を抜いて最終的な成形物を得るという方法が開示されているが、混成集積回路基板などを搭載した場合は、スライド型がチップ部品３４（図１１参照）やワイヤ３６，３７と干渉し、十分な効果を得ることができない。
【００１４】
【発明が解決しようとする課題】
この発明は、混成集積回路基板とパワートランジスタ等の半導体チップを同時にモールド成形し、小型かつ高い信頼性を両立するために、リードフレーム上下の樹脂肉厚が均等でない構造においても良好な成形を行うことができる樹脂封止型半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明によれば、リードフレームの部品搭載部の上に混成集積回路基板と半導体チップとが実装され、リードフレームが成形封止用の上金型と下金型との間に挟み込まれるとともに、金型にて形成されるキャビティにおけるエアベント付近からインナーリードが突出される。そして、ゲートから樹脂が注入されてリードフレームの上側と下側に樹脂が通過し、さらにインナーリードの上面または下面を通過した後においてリードフレームの上側を通過した樹脂とリードフレームの下側を通過した樹脂を合流させてキャビティ内を樹脂で充填する。
【００１６】
この樹脂の封止工程においてボイドの発生が抑制されるが、そのメカニズムに下記のものと推測される。
（Ａ）成形途中において樹脂は、キャビティ内でのインナーリードの隙間を通って上または下金型側から他方の金型側へ流れ込むが、ここでインナーリードの存在により通路が狭くなるため流動抵抗が増加し樹脂流れが遅くなり、前述の他方の金型側への流入が遅くなる。その結果、キャビティにおけるエアベント付近にインナーリードがない場合に比べ金型内に残留する空気の量が低減し、ボイドの発生が防止される。
（Ｂ）ゲートを通して樹脂がキャビティに注入されると、キャビティ内の空気がエアベントを通して排出されつつ樹脂がリードフレームの上側と下側に別れて下流側に流れていく。このとき、リードフレームの上側と下側との樹脂の流速は異なる（例えば、半導体チップとしてパワーデバイスを用いた場合には放熱性を考慮して下側の樹脂厚みを薄くするのでリードフレームの上側の方が下側よりも速い）。そして、リードフレームの上側あるいは下側のいずれかの樹脂が、他方を通過した樹脂よりも早くキャビティにおけるエアベント付近に突出したインナーリードに達する。この樹脂はインナーリードの上面または下面に当たりインナーリードを通過していく。この時、樹脂経路における下流側のインナーリードの裏面には空洞が形成され、この空洞を通して残留空気の排出経路が確保され、同経路を通して残留空気がエアベントから排出される。よって、金型の中に空気の排出経路を確保してボイドの発生が防止される。
【００１７】
この（Ａ），（Ｂ）のようにして、リードフレーム上下の樹脂肉厚が均等でない構造においても良好な成形を行うことができ、混成集積回路基板とパワートランジスタ等の半導体チップを同時にモールド成形し、小型化を図るとともに高い信頼性を確保できることとなる。
【００１８】
そして、混成集積回路基板の上での封止樹脂の肉厚を「ｔ１」、リードフレームの下面での封止樹脂の肉厚を「ｔ２」、キャビティ内での樹脂通路におけるゲートからリードフレームの部品搭載部の下流側端部までの距離を「Ｌ１」、キャビティ内での樹脂通路におけるリードフレームの部品搭載部の下流側端部からエアベントの形成部までの距離を「Ｌ２」、η＝βτＢにて封止樹脂の粘度ηを表したときにおける粘度のせん断速度τの依存性係数を「Ｂ」としたとき（ただし、βは定数）、
（ｔ１／ｔ２）（３＋４Ｂ）≦（Ｌ１＋２・Ｌ２）／Ｌ１
を満足させると、ボイドの発生しにくい領域にて、リードフレームの上側を通過した樹脂とリードフレームの下側を通過した樹脂とを合流させることができる。
【００１９】
又、請求項２に記載のように、封止樹脂に配合される無機充填材として溶融シリカを用い、かつ、含有率を体積含有率で７０％以上とし、混成集積回路基板の上での封止樹脂の肉厚を「ｔ１」、リードフレームの下面での封止樹脂の肉厚を「ｔ２」、キャビティ内での樹脂通路におけるゲートからリードフレームの部品搭載部の下流側端部までの距離を「Ｌ１」、キャビティ内での樹脂通路におけるリードフレームの部品搭載部の下流側端部からエアベントの形成部までの距離を「Ｌ２」としたとき、
（ｔ１／ｔ２）０．４≦（Ｌ１＋２・Ｌ２）／Ｌ１
を満足させると、フィラーの種類と含有率を特定することにより実用上好ましいものとなる。
【００２０】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１には、樹脂封止型半導体装置の製造工程において上金型と下金型とを用いて樹脂封止を行う際の平面図を示す。ただし、図１においては説明の便宜上、上金型を取り外した状態で示す。又、図２には図１のＡ−Ａ断面を示し、図３には図１のＢ−Ｂ断面を示し、図４には図１のＣ−Ｃ断面を示す。ただし、図２〜図４においては上金型は装着された状態で示す。
【００２１】
成形封止用の金型は上金型１と下金型２にて構成され、上金型１と下金型２との間にはキャビティ３が形成されている。詳しくは、図２の上金型１の凹部１ａと下金型２の凹部２ａとが対向配置され、凹部１ａと凹部２ａとによりキャビティ３が形成されている。又、図１において左側にゲート４が延設され、キャビティ３への入口部は狭くなっている。
【００２２】
リードフレームＦＬ において四角形状の部品搭載部５の上には半導体チップとしてのパワートランジスタ６と混成集積回路基板７とが搭載され、混成集積回路基板７にはチップ部品８等の各部品が搭載されている。パワートランジスタ６と混成集積回路基板７とはワイヤ９にて電気的に接続されている。
【００２３】
図１に示す四角形状の部品搭載部５からは支持リード１０が延び、さらに、支持リード１０に対しタイリード１１によりアウターリード１２ａ，１２ｂ，１２ｃ，１２ｄが連結されている。各アウターリード１２ａ〜１２ｄは図１中、部品搭載部５の右側において並設され、同アウターリード１２ａ〜１２ｄは上金型１と下金型２により隙間無く挟まれている。アウターリード１２ａ〜１２ｄの先端にはキャビティ３内に位置するインナーリード１３ａ，１３ｂ，１３ｃ，１３ｄが形成されいる。インナーリード１３ａ〜１３ｄの先端には幅広部１４が形成されている。尚、タイリード１１は、樹脂成形中にアウターリード１２ａ〜１２ｄの間隔を一定に保つ働きをするとともに、樹脂成形後、このタイリード１１は切り落とされ、アウターリード１２ａ〜１２ｄは１本ずつ独立し互いに電気的に絶縁される。
【００２４】
インナーリード１３ａ〜１３ｄと混成集積回路基板７とはワイヤ１５にて電気的に接続されている。
図３に示すように、並設された各リード１０，１２ａ〜１２ｄにおける、その間にはエアベント（空気排出通路）１６が形成されている。つまり、上金型１と下金型２との間に隙間１６が形成され、この隙間１６がリード１０，１２ａ〜１２ｄ間に延びている。より詳しくはリード間において下金型２に突起物（ダムブロック）２ｂが設けられているが、金型を閉じた状態においても、このダムブロック２ｂと上金型１の間には隙間１６が形成されるようになっている。
【００２５】
又、図４に示すように、並設された各リード１０，１２ａ〜１２ｄをつなぐタイリード１１の上にもエアベント（空気排出通路）１７が形成されている。つまり、タイリード１１の上における上金型１の下面に長方形の凹部１ｂ（図１参照）がリード１０，１２ａ〜１２ｄの延設方向に延びている。このエアベント１７は前述のエアベント１６と連通している。
【００２６】
よって、エアベント１６，１７を通してギャビティ３内の空気の排出経路が形成される。このように、最終的にリードとなって残る部分は上金型１と下金型２で隙間無く挟むことでリード表面に形成される樹脂バリの発生を押さえつつエアベント１６，１７での空気の排出経路を確保している。
【００２７】
尚、エアベント１６，１７は深さが１０〜４０μｍ程度である。
次に、樹脂封止型半導体装置の製造方法を説明する。
まず、リードフレームＦＬ の部品搭載部５の上に混成集積回路基板７とパワートランジスタ６とを実装する。つまり、部品搭載部５上に混成集積回路基板７とパワートランジスタ６とを載置するとともに、必要な結線、具体的には、混成集積回路基板７とパワートランジスタ６の間のワイヤ９によるボンディング、及び混成集積回路基板７とインナーリード１３ａ〜１３ｄとの間のワイヤ１５によるボンディングを行う。
【００２８】
そして、混成集積回路基板７とパワートランジスタ６が露出した状態でリードフレームＦＬ を成形封止用の上金型１と下金型２との間に挟み込む。このとき、金型にて形成されるキャビティ３におけるエアベント１６，１７付近からインナーリード１３ａ〜１３ｄが突出する。
【００２９】
この後、モールド樹脂をゲート（注入口）４から流し込み、全体を成形封止する。
この時、図５に示すように、キャビティ３内はリードフレームＦＬ により同フレームの上側領域と下側領域とに区画される。そして、リードフレームＦＬ の上側領域における樹脂肉厚ｔ１、即ち、混成集積回路基板７の上での樹脂肉厚ｔ１は、チップ部品８、ワイヤ９，１５などの高さの制限によりある程度厚くなる。具体的には、混成集積回路基板７の厚さｔ１０が約０．６ｍｍ、チップ部品８の高さＨ１が約１．３ｍｍ、ワイヤ９，１５の高さ（図２でのＨ２）が約２ｍｍであるため、ｔ１は約２．３〜２．６ｍｍが必要である。又、リードフレームＦＬ の下側領域における樹脂肉厚ｔ２、即ち、部品が搭載されないリードフレームＦＬ 下側の樹脂肉厚ｔ２は、放熱性や、成形物全体の小型化のため薄くしている。具体的には、０．７〜１．１ｍｍとしている。図５においてゲート４からキャビティ３端部までの長さＬ（図２参照）は約２０〜３０ｍｍである。
【００３０】
又、モールド樹脂は、本実施形態ではエポキシ樹脂に無機質フィラー（溶融シリカ）を混合させたものであるが、樹脂質としては、エポキシ樹脂に限定されるものではなく、例えば、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂など熱硬化性樹脂であればよい。又、無機質フィラーとしては、後述するように熱応力低減の観点から溶融シリカが望ましいが、これに加え他の無機質フィラー、例えば、アルミナ、窒化ケイ素、結晶性シリカ等を含有させてもよい。またこの他に、離型剤、着色剤、低弾性化改良材、硬化触媒を混合させるのが一般的である。
【００３１】
製造工程の説明に戻り、図５に示すように、キャビティ３内に液状の樹脂２０が注入されていくと、成形前にキャビティ３内に存在した空気は、エアベント１６，１７と通って排出される。
【００３２】
又、上下不均一な成形では、空気抜け不足によるボイドなどの成形不良が発生しようとする。つまり、ゲート４から流入したモールド材２０は、図５に示すように、肉厚の厚い上金型の凹部１ａでは、肉厚が厚いため、流動抵抗が低く、速く流れ、下金型の凹部２ａでは流れが遅い。従って、上金型の凹部１ａの樹脂流れがエアベント１６，１７に達した時には、下金型の凹部２ａの流れはまだエアベント１６，１７まで達しておらず、その結果、下金型の凹部２ａ内に空気が残留しようとする。この残留空気は、成形の樹脂圧力で小さくなるものの、最終成形物でボイドとなって残り成形不良となる可能性がある。
【００３３】
このとき、本実施形態においては、成形途中において樹脂２０がキャビティ３内でのインナーリード１３ａ〜１３ｄの隙間を通って上金型の凹部１ａから下金型の凹部２ａへ流れ込む際に、ここで通路が狭くなるため流動抵抗が増加し樹脂流れが遅くなり、下金型の凹部２ａへの流入が遅くなる。その結果、下金型の凹部２ａに残留する空気の量が低減し、ボイドの発生が防止されると考えられる。このように、図１の左側のゲート４に対し右側、即ち、反対側のキャビティ端部で、上金型側から下金型側へ樹脂が流れ込む部分において、インナーリード１３ａ〜１３ｄを配置することにより上金型１から下金型２への樹脂の流入を遅らせてボイドの発生が防止される。
【００３４】
さらに、図６に示すように、インナーリード１３ａ〜１３ｄの間を樹脂２０が通過する際に、インナーリード１３ａ〜１３ｄの樹脂下流側の裏に、空洞（トンネル）２１が発生する。この空洞２１を通して下金型２の残留空気が排出される経路が確保される。よって、金型にエアベントとしての貫通孔を設ける場合と異なり、容易に流動する樹脂自身による空気排出のための経路を確保できる。このように、金型の中に空気の排出経路を確保してボイドの発生が防止されると考えられる。
【００３５】
以下、各種の実験を行ったので、それを説明する。
図７に、比較のための試作品を示す。形状は図１〜図４と全く同じであるが、ゲート４とエアベント２５の位置関係が異なる。即ち、キャビティ３内における樹脂の最終充填部にはインナーリード１３ａ〜１３ｄは無く、このため、図７において左側に位置するゲート４に対し反対側の右側においてキャビティ全面にわたりエアベント２５を設けることができ、単なるエアベント２５としては図１の構造よりも空気を逃がしやすい。
【００３６】
この構造で樹脂成形を行うと、図１の構造ではボイドが全く発生しないのに対し、図７の構造では、成形条件（注入圧力、金型温度など）を変えた全てのサンプルでボイドが発生した。
【００３７】
この違いが起こる理由は、キャビティ３におけるゲート４に対し反対側（下流側）付近における流動形状にあると考えられる。つまり、図１の構造では、樹脂２０は、インナーリード１３ａ〜１３ｄの間を通って上金型の凹部１ａから下金型の凹部２ａへ流れ込む際に間隔が狭くなるため下金型の凹部２ａへの流入が遅くなり下金型の凹部２ａに残留する空気の量が低減しボイドの発生が防止される。又、図６を用いて説明したようにインナーリード１３ａ〜１３ｄの間を樹脂が通過する際に、インナーリード１３ａ〜１３ｄの樹脂下流側の裏の空洞（トンネル）２１を通して下金型の凹部２ａの残留空気が排出される経路が確保されボイドの発生が防止される。
【００３８】
これに対し、図７の構成では、キャビティ３におけるゲート４に対し反対側（下流側）にインナーリード１３ａ〜１３ｄが存在しないため、樹脂自身による空気排出経路が確保されることなく、成形不良に至ったものと考えられる。
【００３９】
つまり、ゲート４から流入した樹脂は、混成集積回路基板７などが搭載された樹脂肉厚の厚いリードフレームＦＬ 上側の方が速く流れる。この流れが、キャビティ端部へ達すると、混成集積回路基板７を搭載したリードフレームＦＬ とキャビティ端辺の間の隙間（図７中、Ｓにて示す）を通して、下側へ流れ込もうとする。この際、この隙間部分Ｓに樹脂の流れを制限するものがない場合は、樹脂がエアベント２５を塞ぎ、さらに下側へと流れ込み、リードフレームＦＬ の下側に残された空気の量が多く、最終的にボイドとなって残る。
【００４０】
この隙間部分Ｓに樹脂の流れを制限するもの、具体的にはインナーリード１３ａ〜１３ｄを配置した場合は、上側から下側への樹脂の流れが制限され、リードフレーム下側に残される空気の量が低減し、最終的にボイドが発生しない。
【００４１】
しかも、インナーリード１３ａ〜１３ｄの間を通して下側へ流れ込む際に、インナーリード１３ａ〜１３ｄの下側は樹脂が入り込まない空洞２１（図６参照））ができ、この空洞２１を通して、リードフレーム下側に残存した空気の排出が促進されるため、さらにボイドの発生が防止される。
【００４２】
このような作用を十分に発揮させるには、インナーリード１３ａ〜１３ｄが十分に樹脂流れの制限効果を持つ必要があり、そのためにはある一定割合以上の面積が必要となる。インナーリード１３ａ〜１３ｄはお互い電気的に絶縁されていなければならず、またモールド外部でのリード間リークを防ぐには、ある一定の距離を離す必要がある。従って、これら２つの要求を満足させるために、モールド封止されない部分（アウターリード１２ａ〜１２ｄ）は、巾を細くし、モールドされる部分（インナーリード１３ａ〜１３ｄ）では巾を広げることにより、さらにこの効果を発揮することができる。このために、図１に示すように幅広部１４を設けている。
【００４３】
次に、リードフレーム上下の樹脂肉厚の差に関する最適化ついての実験結果を説明する。
本発明者は、上下の樹脂の流れの差がどれくらいまで、この効果が発揮されるかを以下のような方法で求めた。
【００４４】
図１の構造において、リードフレームＦＬ 上に搭載する混成集積回路基板７の厚みを薄いものから、厚いものまで変化させ、ボイドが発生する位置と大きさを観察した。
【００４５】
図８はその結果である。横軸は、ボイドの発生した位置である。
ボイド位置は、図５に示すように、ゲート４に対し反対側のキャビティ端辺、即ちキャビティ３での最下流部（エアベント形成部）から何ｍｍ離れているかを測定している。例えば、５ｍｍとは、キャビティ端辺より５ｍｍ離れた場所にボイドが発生したことを表す。ボイド位置は最終的に上側の樹脂と下側の樹脂の流れが合流する場所であり、これがキャビティ端辺より離れれば離れるほど、上下の樹脂流れの差が大きいということを表す。
【００４６】
図８の縦軸は、発生したボイドの大きさ（直径）を表す。ボイドサイズが大きいということは、リードフレームＦＬ の下側に残留した空気の量が多いということを意味する。
【００４７】
図８から明らかなように、ボイドの発生位置がキャビティ端辺（エアベンド形成部）へ近づくほどボイドサイズは小さくなり。そして、ボイド発生位置がキャビティ端辺と一致するより手前で、ボイドは発生しなくなる領域が存在することを見出した。そして、このボイドが発生しなくなる位置は、混成集積回路基板７を搭載したリードフレームＦＬ の部品搭載部５の下流側端部と一致する（図５参照）。
【００４８】
つまり、リードフレームＦＬ の上下の樹脂流れが完全に均一でなくても、実施形態に示したインナーリード１３ａ〜１３ｄの効果によって、良好な成形をすることが可能であり、その場合、上下の流れ差は、上側の流れと下側の流れが出会う位置が、最低限、リードフレームＦＬ の部品搭載部５の下流側端部であって、それよりエアベント側であればよい。
【００４９】
図５において、キャビティ３の内部の構造は、次の変数で概ね表すことができる。
キャビティ３内での樹脂通路におけるゲート４からリードフレームＦＬ の部品搭載部５の下流側端部までの距離を「Ｌ１」とし、キャビティ３内での樹脂通路におけるリードフレームＦＬ の部品搭載部５の下流側端部からエアベント１６，１７の形成部までの距離を「Ｌ２」とし、上金型１の樹脂肉厚（混成集積回路基板７上面から上金型１の間の距離）を「ｔ１」とし、下金型２の樹脂肉厚（リードフレームＦＬ から下金型２までの間の距離）を「ｔ２」とし、上金型１内での樹脂流速を「ｑ１」とし、下金型２内での樹脂流速を「ｑ２」とし、これら変数を用いれば、成形が良好な範囲は、以下の式（１）で表される。ただし、上側の樹脂流れは一旦キャビティ３の下流側端部に達した後、折り返して流れると仮定している。
【００５０】
ｑ１／ｑ２≦（Ｌ１＋２・Ｌ２）／Ｌ１・・・（１）
上下の樹脂の流速の比（ｑ１／ｑ２）を式（１）の範囲にすれば、良好な成形ができることを示している。
【００５１】
上下の樹脂流速の比（ｑ１／ｑ２）がキャビティ３の寸法や樹脂の粘度特性によって、どのようになるかを定量的に求めることは単純な計算ではできない。
本発明者はこの点について、以下に述べる手順によって研究を進めた結果、この比が以下の式（２）で表されることを見い出した。
【００５２】
ｑ１／ｑ２＝（ｔ１／ｔ２）（３＋４Ｂ）・・・（２）
以下、この関係を見つけるに至った経緯の概略を説明する。
【００５３】
尚、Ｂは、樹脂粘度のせん断速度依存性を表す係数であり、樹脂に固有の定数である。
樹脂のキャビティ３内での流速ｑは、一般に、式（３）のように、肉厚ｔの３乗に比例し、樹脂粘度ηに反比例する。尚、ここで欲しいのは、上下の流速の比だけなので、この式は、上下で同じと考えられる他の係数などはまとめてαで表した簡略式である。
【００５４】
ｑ＝α・ｔ３ ／η・・・（３）
又、樹脂の粘度ηは、樹脂のせん断速度τに依存し、以下の式（４）で表すことができるといわれている。例えば、樹脂流動解析プログラムＭＯＬＤＦＬＯＷ（Ｍｏｌｄｆｌｏｗ 社製）は、この式を用いている。
【００５５】
η＝βτＢ ・・・（４）
尚、樹脂温度の影響などは、上下で同じと考え、これらに関する係数はまとめてβとしている。
【００５６】
ここで、式（４）での係数Ｂは、前述したように樹脂粘度のせん断速度依存性を示す係数で、一般的にはマイナスの値で、−０．５〜−０．７の値をとることが多い。つまり、せん断速度τが大きくなると樹脂粘度ηは減少する。
【００５７】
せん断速度τは、概ねその樹脂が流れている部分における流動断面積と流速ｑに関係する。樹脂肉厚ｔが薄いほど、流動断面積は小さくなり、せん断速度τが大きくなる。
【００５８】
逆に、樹脂肉厚が厚い部分では、同じ流速ｑであれば、せん断速度τは小さくなる。実際に金型の中の上側と下側での樹脂流速ｑを予測するには、式（３）より樹脂粘度ηを予測する必要がある。樹脂粘度ηを予測するには、樹脂のせん断速度τを予測しなければならない。せん断速度τを予測するには、樹脂の流速ｑを予測しなければならない。つまり、流速ｑと粘度ηとせん断速度τはお互いが、お互いに影響しあっており、簡単な計算で予測することはできない。
【００５９】
そこで、本発明者は、コンピュータを用いて数値解析的にこの関係式を解き、流れを予測する手法、すなわち樹脂流れ解析手法を用い、せん断速度τと樹脂肉厚ｔの関係を解析的に求めた。
【００６０】
解析モデルは、図１〜図４に示す形状をモデル化し、樹脂肉厚ｔとせん断速度τとの関係を求めた。その結果、図９が得られ、これから以下の関係式で、近似できることが分かった。
【００６１】
τ＝γｔ４ ・・・（５）
概ね、せん断速度τは、概ね樹脂肉厚ｔの４乗に反比例する。
【００６２】
式（４），式（５）を式（３）へ代入して、整理すると式（２）を得る。そして、式（１）を合わせることで、良好な成形を得るための条件範囲は、以下の式（６）で表される。
【００６３】
（ｔ１／ｔ２）（３＋４Ｂ）≦（Ｌ１＋２・Ｌ２）／Ｌ１・・・（６）
この関係式を導く段階では、いくつかの仮定とシミュレーションによる近似を行った。しかし、実際にいくつかの寸法について実際試作して成形性を確認したところ、この関係式とよい一致を示すことを確認した。
【００６４】
式（６）が満足されるように、キャビティ内部の各寸法を設計すれば、上下の樹脂肉厚が不均一であっても良好な成形を行うことができる。
この式（６）において、係数Ｂは、樹脂粘度のせん断速度依存性を表す係数である。この値が小さくなれば、樹脂流動速度比（ｑ１／ｑ２）も小さくなり、式（６）の成立する寸法範囲を広げることができる。
【００６５】
この係数を小さくする方法としては、特開昭６３−１５４４９号公報にも開示されているように、フィラー含有率を増加するのが有効である。樹脂の粘度というのは、樹脂を流動させようとしてせん断歪みを与えた時に、どれくらい動こうとしないかという指標であり、流動に対する抵抗を表すものである。
【００６６】
具体的には、樹脂の動きにくさはせん断応力として測定され、粘度に換算される（ＪＩＳＫ７１９９などによる）。フィラーを混合することで、せん断速度依存性が変化する原理は、詳細には分かっていないが、概ね以下のようだと考えられる。
【００６７】
すなわち、樹脂に無機質のフィラーを混合すると、フィラー界面近傍の樹脂はフィラーによって動きが抑制されるため、全体として動きにくくなり、粘度が上昇する。せん断が加わった状態では、フィラーも樹脂とともに移動しており、その抑制効果が低減する。
【００６８】
一方、フィラー含有率は、封止樹脂の熱膨張率に影響する。すなわち、本実施形態の構造の場合、混成集積回路基板７はセラミックスが用いられ、一般的な熱膨張率は８×１０−６／℃程度である。
【００６９】
封止樹脂２０と混成集積回路基板７の熱膨張率に大きな差がある場合、熱応力が発生し、混成集積回路基板７上の部品８などが損傷を受ける。図１０に示すように、その熱膨張率差が６×１０−６／℃以下で、冷熱サイクル寿命が大幅に向上することを確認した。
【００７０】
封止樹脂で、熱膨張率の差を６×１０−６／℃以内に納めるには、フィラー材として、熱膨張率の小さな溶融シリカ（０．５×１０−６／℃）を用い、しかも、その含有率を体積含有率で７０％以上にすることが必要である。
【００７１】
フィラー含有率７０％の封止樹脂材料において、種々の寸法形状にて成形性を測定し、式（６）に当てはめることで、式（６）の樹脂に関する固有の係数Ｂを見積もった。
【００７２】
その結果を式（６）へ代入して式（７）を導出した。
（ｔ１／ｔ２）０．４ ≦（Ｌ１＋２・Ｌ２）／Ｌ１・・・（７）
フィラー含有率を７０％以上にすれば、樹脂粘度のせん断速度依存性がより大きくなり、式（７）の成立する条件範囲はより広くなる。又、熱膨張率の差も縮まる方向にあり、信頼性も向上する。
【００７３】
従って、本実施形態のような、混成集積回路基板を直接成形封止する構造において、成形性と信頼性を両立させるには、最低限式（７）の条件を満たすことが必要である。
【００７４】
以下、効果確認のための各種の実験結果を表１に従って説明する。
実施例１は、図１に示す構造の半導体装置を、フィラ含有率７５％のエポキシ樹脂成形材料で封止したものである。式（７）に示す条件を満足し、成形性が良好である。しかも、樹脂で直接、混成集積回路基板７やワイヤ９，１５を封止するため、ワイヤ９，１５に加わる応力が小さく、冷熱サイクル試験においても良好な結果を得た。尚、混成集積回路基板７の表面には、ワイヤ９，１５に影響を与えない範囲における薄いコーティング、例えば、ガラスエンキャップ、樹脂コーティングなどを施してもよい。
【００７５】
比較例１は、図７に示すように、インナーリード１３ａ〜１３ｄをゲート方向に対し直角に配置したものである。成形不良が多数発生しており、実施例１でのインナーリード１３ａ〜１３ｄによる成形性向上の効果を確認することができる。
【００７６】
比較例２は、実施例１の構造と同じだが、リードフレーム下側の樹脂肉厚ｔ２を式（６）が満たされない形状にしたものである。成形が良好でなく、ボイドが発生した。これにより、式（６）の妥当性が確認された。
【００７７】
比較例３は、実施例１の構造と同じだが、フィラー含有率を６８％に低下させ、式（６）が満足されない領域にした場合である。やはり成形不良が発生する。又、冷熱サイクル試験でも、混成集積回路基板７上の部品破損により、信頼性が低下する。
【００７８】
比較例４は、図１３に示すように、混成集積回路基板３１の上を厚い液状樹脂３８でコーティングしてから成形したものである。キャビティの構造は、実施例１と比べリードフレーム下側の樹脂肉厚ｔ２が薄く式（６）を満足していないが、コーティングのために、上側の樹脂流れが抑制され、成形性は良好である。しかし、ワイヤ３６，３７が成形樹脂３３とコーティング樹脂３８の界面を通るため、冷熱サイクル試験を行うと、この界面部分でワイヤが切断し、信頼性が十分でない。
【００７９】
比較例５は、図１２に示すような、混成集積回路基板３１を搭載したリードフレーム３０の底面を外部に露出させ、上側のみを封止した構造である。上側しか樹脂がないため、良好な成形性が得られる。しかし、冷熱サイクル試験では、リードフレーム３０と樹脂３３の界面に剥離が入り、これが進展して内部の素子が破壊するため、その信頼性はきわめて低い。
【００８０】
【表１】
Figure 0003572833
【００８１】
このように本実施の形態は、下記の特徴を有する。
（イ）図１〜図４に示すように、混成集積回路基板７が露出した状態でリードフレームＦＬ を成形封止用の上金型１と下金型２との間に挟み込み、金型にて形成されるキャビティ３におけるエアベント１６，１７付近からインナーリード１３ａ〜１３ｄを突出させ、ゲート４から樹脂２０を注入してリードフレームＦＬ の上側と下側に樹脂を通過させ、さらにインナーリード１３ａ〜１３ｄの上面または下面を通過させた後においてリードフレームＦＬ の上側を通過した樹脂とリードフレームＦＬ の下側を通過した樹脂を合流させてキャビティ３内を樹脂で充填するようにした。
【００８２】
よって、成形途中において樹脂２０は、キャビティ３内でのインナーリード１３ａ〜１３ｄの間を通って上金型側から下金型側へ流れ込む際に、通路が狭くなるため流動抵抗が増加し樹脂流れが遅くなり、下金型側への流入が遅くなり、下金型側に残留する空気の量が低減し、ボイドの発生が防止される。
又、リードフレームＦＬ の上側と下側での下流側への流れにおいて各樹脂の流速は、パワートランジスタ６を用いた本例では放熱性を考慮して樹脂厚みを薄くするのでリードフレームＦＬ の上側の方が下側よりも速くなり、上側の樹脂が下側の樹脂よりも早くキャビティ３におけるエアベント１６，１７付近に突出したインナーリード１３ａ〜１３ｄに達し、樹脂はインナーリード１３ａ〜１３ｄの上面に当たりインナーリード１３ａ〜１３ｄを通過していく。この時、樹脂経路における下流側のインナーリード１３ａ〜１３ｄの裏面には図６の空洞２１が形成され、この空洞２１を通して残留空気の排出経路が確保され、同経路を通して残留空気がエアベント１６，１７から排出される。よって、金型の中に空気の排出経路を確保してボイドの発生が防止される。
【００８３】
このようにして、リードフレームＦＬ の上下の樹脂肉厚が均等でない構造においても良好な成形を行うことができ、混成集積回路基板７とパワートランジスタ６とを同時にモールド成形し、小型化を図るとともに高い信頼性を確保できる。（ロ）又、（ｔ１／ｔ２）（３＋４Ｂ）≦（Ｌ１＋２・Ｌ２）／Ｌ１を満足させると、ボイドの発生しにくい領域にてリードフレームの上側を通過した樹脂とリードフレームの下側を通過した樹脂とを合流させることができる。
（ハ）フィラーとして体積含有率７０％以上の溶融シリカを用い、（ｔ１／ｔ２）０．４ ≦（Ｌ１＋２・Ｌ２）／Ｌ１を満足させると、フィラーの種類と含有率を特定することにより、最適化の範囲を広げることができ、実用上好ましいものとなる。
【図面の簡単な説明】
【図１】樹脂封止型半導体装置の製造工程において上金型と下金型とを用いて樹脂封止を行う際の平面図。
【図２】図１のＡ−Ａ断面図。
【図３】図１のＢ−Ｂ断面図。
【図４】図１のＣ−Ｃ断面図。
【図５】キャビティ内の樹脂の挙動を説明するための断面図。
【図６】キャビティ内の樹脂の挙動を説明するための斜視図。
【図７】比較のための試作品の平面図。
【図８】ボイド位置とボイドサイズの測定結果を示す図。
【図９】樹脂肉厚ｔとせん断速度τとの関係を示す図。
【図１０】熱膨張率差と寿命との関係を示す図。
【図１１】樹脂封止型半導体装置の断面図。
【図１２】樹脂封止型半導体装置の断面図。
【図１３】樹脂封止型半導体装置の断面図。
【符号の説明】
１…上金型、２…下金型、３…キャビティ、４…ゲート、５…リードフレームの部品搭載部、６…パワートランジスタ、７…混成集積回路基板、９…ワイヤ、１３ａ〜１３ｄ…インナーリード、１５…ワイヤ、１６，１７…エアベント、２０…樹脂、ＦＬ …リードフレーム。

Claims (2)

  1. リードフレームの部品搭載部の上に混成集積回路基板と半導体チップとを実装する工程と、
    前記リードフレームを成形封止用の上金型と下金型との間に挟み込むとともに、金型にて形成されるキャビティにおけるエアベント付近からインナーリードを突出させる工程と、
    ゲートから樹脂を注入してリードフレームの上側と下側に樹脂を通過させ、さらに前記インナーリードの上面または下面を通過させた後においてリードフレームの上側を通過した樹脂とリードフレームの下側を通過した樹脂を合流させてキャビティ内を樹脂で充填する工程と
    を備え、混成集積回路基板の上での封止樹脂の肉厚を「ｔ１」、リードフレームの下面での封止樹脂の肉厚を「ｔ２」、キャビティ内での樹脂通路におけるゲートからリードフレームの部品搭載部の下流側端部までの距離を「Ｌ１」、キャビティ内での樹脂通路におけるリードフレームの部品搭載部の下流側端部からエアベントの形成部までの距離を「Ｌ２」、η＝βτ Ｂ にて封止樹脂の粘度ηを表したときにおける粘度のせん断速度τの依存性係数を「Ｂ」としたとき（ただし、βは定数）、
    （ｔ１／ｔ２） （３＋４Ｂ） ≦（Ｌ１＋２・Ｌ２）／Ｌ１
    を満足するようにしたことを特徴とする樹脂封止型半導体装置の製造方法。
  2. リードフレームの部品搭載部の上に混成集積回路基板と半導体チップとを実装する工程と、
    前記リードフレームを成形封止用の上金型と下金型との間に挟み込むとともに、金型にて形成されるキャビティにおけるエアベント付近からインナーリードを突出させる工程と、
    ゲートから樹脂を注入してリードフレームの上側と下側に樹脂を通過させ、さらに前記インナーリードの上面または下面を通過させた後においてリードフレームの上側を通過した樹脂とリードフレームの下側を通過した樹脂を合流させてキャビティ内を樹脂で充填する工程と
    を備え、封止樹脂に配合される無機充填材として溶融シリカを用い、かつ、含有率を体積含有率で７０％以上とし、
    混成集積回路基板の上での封止樹脂の肉厚を「ｔ１」、リードフレームの下面での封止樹脂の肉厚を「ｔ２」、キャビティ内での樹脂通路におけるゲートからリードフレームの部品搭載部の下流側端部までの距離を「Ｌ１」、キャビティ内での樹脂通路におけるリードフレームの部品搭載部の下流側端部からエアベントの形成部までの距離を「Ｌ２」としたとき、
    （ｔ１／ｔ２） ０．４ ≦（Ｌ１＋２・Ｌ２）／Ｌ１
    を満足するようにしたことを特徴とする樹脂封止型半導体装置の製造方法。
JP33981596A 1996-12-19 1996-12-19 樹脂封止型半導体装置の製造方法 Expired - Lifetime JP3572833B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP33981596A JP3572833B2 (ja) 1996-12-19 1996-12-19 樹脂封止型半導体装置の製造方法
US08/991,250 US5920768A (en) 1996-12-19 1997-12-16 Manufacturing method for a resin sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33981596A JP3572833B2 (ja) 1996-12-19 1996-12-19 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10178030A JPH10178030A (ja) 1998-06-30
JP3572833B2 true JP3572833B2 (ja) 2004-10-06

Family

ID=18331088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33981596A Expired - Lifetime JP3572833B2 (ja) 1996-12-19 1996-12-19 樹脂封止型半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5920768A (ja)
JP (1) JP3572833B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3756691B2 (ja) * 1999-03-18 2006-03-15 株式会社日立製作所 内燃機関用の樹脂封止形電子装置
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4614579B2 (ja) * 2001-06-14 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
SG107567A1 (en) * 2001-11-07 2004-12-29 Advanced Systems Automation Method and apparatus for forming a flip chip semiconductor package and method for producing a substrate for the flip chip semiconductor package
US6673649B1 (en) 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
DE10252755A1 (de) * 2002-11-13 2004-05-27 Robert Bosch Gmbh Thermischer und mechanischer Schutz von diskreten Bauelementen in einem Schaltungsmodul
NL1022323C2 (nl) * 2003-01-08 2004-07-09 Fico Bv Inrichting en werkwijze voor het met omhulmateriaal omhullen van een op een drager bevestigde elektronische component.
JP2005085089A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp Ｉｃカードおよびその製造方法
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
JP4844421B2 (ja) * 2007-02-07 2011-12-28 トヨタ自動車株式会社 射出成形の流動解析方法及びその装置
US7833456B2 (en) 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP5355988B2 (ja) * 2008-10-29 2013-11-27 株式会社日立製作所 電子部品の熱応力解析方法、樹脂流動解析方法および熱応力解析装置
JP5521771B2 (ja) * 2010-05-21 2014-06-18 株式会社デンソー 半導体モジュールおよびその製造方法
JP6162643B2 (ja) 2014-05-21 2017-07-12 三菱電機株式会社 半導体装置
DE112014007140B4 (de) 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
JP6288120B2 (ja) * 2016-02-12 2018-03-07 第一精工株式会社 樹脂封止金型および電子部品の樹脂成形部を製造する方法
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
JP7134131B2 (ja) * 2019-04-26 2022-09-09 三菱電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111334A (ja) * 1982-12-17 1984-06-27 Toshiba Corp モ−ルド金型
JPH01158756A (ja) * 1987-12-16 1989-06-21 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPH01291434A (ja) * 1988-05-19 1989-11-24 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
JPH0210749A (ja) * 1988-06-28 1990-01-16 Mitsubishi Electric Corp 樹脂封止型半導体装置用のモールド金型
US5018003A (en) * 1988-10-20 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Lead frame and semiconductor device
JPH06104364A (ja) * 1992-09-22 1994-04-15 Sony Corp リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP2556250B2 (ja) * 1993-04-16 1996-11-20 日本電気株式会社 半導体装置
JPH07211740A (ja) * 1994-01-19 1995-08-11 Hitachi Ltd 樹脂封止用金型
JP3199963B2 (ja) * 1994-10-06 2001-08-20 株式会社東芝 半導体装置の製造方法
US5672550A (en) * 1995-01-10 1997-09-30 Rohm Co., Ltd. Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
US5750423A (en) * 1995-08-25 1998-05-12 Dai-Ichi Seiko Co., Ltd. Method for encapsulation of semiconductor devices with resin and leadframe therefor

Also Published As

Publication number Publication date
US5920768A (en) 1999-07-06
JPH10178030A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
JP3572833B2 (ja) 樹脂封止型半導体装置の製造方法
JP4073559B2 (ja) 半導体装置
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
JP3828036B2 (ja) 樹脂モールド型デバイスの製造方法及び製造装置
JP5563918B2 (ja) 回路装置の製造方法
JPS6249742B2 (ja)
JP2723195B2 (ja) 半導体パッケージ
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
JPH04277660A (ja) 集積回路パッケージ
JP2011253969A (ja) 光半導体装置およびその製造方法
JPS5966128A (ja) 樹脂封止型半導体装置の製造方法
JPH10163383A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11163011A (ja) 樹脂封止型半導体装置の製造方法
JPS5981125A (ja) レジンモ−ルド型
JP2004042407A (ja) 半導体装置の樹脂封止用成形金型
JPS63158844A (ja) 樹脂パツケ−ジ型半導体装置のトランスフアモ−ルド法
JP3062134B2 (ja) 樹脂封止型半導体装置の製造方法
KR20000012769U (ko) 반도체 패키지 몰딩용 금형
JPH0536745A (ja) 封止金型及び封止方法
JPH08250621A (ja) 樹脂封止用基板及び樹脂封止型電子回路装置、並びにその電子回路装置の製造方法
JPS6151836A (ja) 絶縁型半導体装置の製造方法
JPH05267374A (ja) 半導体装置製造用トランスファモールド金型及び半導体装置製造方法
JPS63110645A (ja) 半導体装置の製造方法
JPS61193471A (ja) 半導体装置
JPH07211740A (ja) 樹脂封止用金型

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term