JP2005085089A - Ｉｃカードおよびその製造方法 - Google Patents

Ｉｃカードおよびその製造方法 Download PDF

Info

Publication number
JP2005085089A
JP2005085089A JP2003318099A JP2003318099A JP2005085089A JP 2005085089 A JP2005085089 A JP 2005085089A JP 2003318099 A JP2003318099 A JP 2003318099A JP 2003318099 A JP2003318099 A JP 2003318099A JP 2005085089 A JP2005085089 A JP 2005085089A
Authority
JP
Japan
Prior art keywords
tape substrate
mold resin
plug
chip
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003318099A
Other languages
English (en)
Other versions
JP2005085089A5 (ja
Inventor
Nobuaki Yamada
信昭 山田
Kazunari Suzuki
一成 鈴木
Bunji Kuratomi
文司 倉冨
Hiroaki Tanaka
宏明 田中
Akira Onozawa
朗 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003318099A priority Critical patent/JP2005085089A/ja
Priority to EP04254322A priority patent/EP1515269A3/en
Priority to CNA2004100703215A priority patent/CN1595439A/zh
Priority to US10/902,024 priority patent/US7176060B2/en
Publication of JP2005085089A publication Critical patent/JP2005085089A/ja
Publication of JP2005085089A5 publication Critical patent/JP2005085089A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】 プラグイン−ユニバーサルＩＣカードの多機能化を推進すると共に、製造コストの低減を図る。
【解決手段】 プラグインＵＩＣＣ（１Ａ）の本体は、モールド樹脂２で構成されている。モールド樹脂２の内部には、テープ基板３およびその一面に実装されたチップ４Ａが封止されている。テープ基板３の他面（チップ実装面と反対側の面）は、モールド樹脂２の外部に露出し、プラグインＵＩＣＣ（１Ａ）の表面部分を構成している。モールド樹脂２の外部に露出したテープ基板３の表面には、プラグインＵＩＣＣ（１Ａ）の外部端子であるコンタクトパターン５が形成されている。本体をモールド樹脂２で構成したプラグインＵＩＣＣ（１Ａ）は、チップ４Ａのサイズが大きい場合でも、チップ４Ａの割れを有効に防止することができる。
【選択図】 図３

Description

本発明は、ＩＣカードおよびその製造技術に関し、特に、携帯電話用プラグイン・ユニバーサルＩＣカードに適用して有効な技術に関するものである。
近年、ＧＳＭ(Global System for Mobile Communications)方式を利用した携帯電話が世界的に普及しつつある。ＧＳＭ方式の携帯電話は、携帯電話会社が発行する契約者情報を記録したＩＣカードの一種であるＳＩＭ(Subscriber Identity Module)カードを携帯電話に差し込んで使用するもので、携帯電話を買い換えても以前と同じ電話番号をそのまま使用できる利点がある。
また、次世代携帯電話の標準規格であるＩＭＴ−２０００(International Mobile Telecommunication 2000)においては、異なる方式を採用した携帯電話同士でも、ＩＣカードを差し替えるだけで同じ電話番号が使用できるようになるのみならず、携帯電話の機能もより一層拡張されるものと期待されている。
上記ＩＭＴ−２０００規格においては、ＳＩＭカードの機能を拡張した上位互換カードであるユニバーサルＩＣカード(ＵＩＣＣ；Plug-in Universal Integrated Circuit Card)が使用される。ユニバーサルＩＣカードには、プラグイン(Plug-in)タイプと、それよりも大型の標準ＩＣカードタイプとがあり、カードに内蔵されたＩＣチップに電話番号や契約者個人情報の他、クレジット機能やＭコマース（モバイル商取引）機能といった各種機能を付加することによって、携帯電話の多機能化を実現することができる。
特開２００１−３４４５８３号公報（特許文献１）は、プラグイン・ＳＩＭカードの改良技術を開示している。従来、プラグイン・ＳＩＭカードは、標準ＩＣカードサイズを有する枠カードの一部に固定された状態で出荷され、使用時に枠カードから切り取って携帯電話に差し込み、不要となった枠カードは廃棄していた。しかし、枠カードを廃棄することは、資源節約・環境保全の観点から好ましくないことから、上記特許文献１は、プラグイン・ＳＩＭカードの一部に磁気記録部を設け、従来は枠カードの表面に印刷していた各種情報をこの磁気記録部に記録することによって、枠カードを不要とする技術を提案している。
特開２００１−３４４５８３号公報
ＧＳＭ方式の携帯電話で使用されているプラグイン・ＳＩＭカードは、縦×横＝１５ｍｍ×２５ｍｍ、厚さ０．７６ｍｍの外形寸法を有する樹脂製プラグインカードに半導体チップ（以下、単にチップという）を埋め込んだ構成になっている。
上記チップは、厚さ１６０ｍｍ程度の薄いテープ基板の一面に実装され、ポッティング樹脂で封止されている。プラグインカードには、樹脂封止されたチップを埋め込むキャビティが設けられており、このキャビティの形状に合わせて裁断したテープ基板をプラグインカードに貼り付けることによって、チップをキャビティに埋め込んでいる。テープ基板の他面側（カードの表面側）には、Ａｕワイヤを介してチップに接続されたコンタクトパターン（外部端子）が形成されている。
一方、ＩＭＴ−２０００方式で使用されるプラグイン・ユニバーサルＩＣカード（以下、プラグインＵＩＣＣという）は、規格上、プラグイン・ＳＩＭカードと同一の外形寸法で構成されるが、携帯電話の機能を拡張するためには、カードに内蔵するチップの大型化、あるいはマルチチップ化が要求される。しかし、上記したような構造を有する現状のプラグイン・ＳＩＭカードは、次のような理由から、大型チップを搭載したり、マルチチップ化を実現することが困難であることが本発明者らの検討によって明らかとなった。
まず、テープ基板に実装したチップをプラグインカードのキャビティに埋め込むためには、接着剤を使ってテープ基板をプラグインカードに貼り付ける必要がある。そこで、プラグインカードの表面には、接着剤を塗布する「のりしろ」として機能する幅１ｍｍ〜２ｍｍ程度の浅い溝がキャビティの周囲に沿って設けられている。しかし、プラグインカードの表面にこのような溝を設けると、キャビティの内径をカードの寸法（１５ｍｍ×２５ｍｍ）近くまで広げることができない。
また、樹脂製のプラグインカードにキャビティを設ける場合は、カードの強度を確保したり、キャビティの内部が透けて見えるのを防止したりする観点から、キャビティの底部の樹脂厚を、少なくとも０．２ｍｍ以上確保する必要がある。そのため、キャビティの高さ方向の寸法を、カードの厚さ（０．７６ｍｍ）近くまで広げることができない。
また、現状のプラグイン・ＳＩＭカードは、テープ基板に実装するチップのサイズが小さいので、主としてポッティング樹脂を使用してチップの封止を行っている。しかし、チップサイズを大きくしようとすると、軟らかいポッティング樹脂ではチップの割れを防ぐことが困難になるため、ポッティング樹脂よりも曲げ強度が高いモールド樹脂の使用が要求される。
テープ基板の一面に実装したチップをモールド樹脂で封止する場合は、モールド金型の上型と下型でテープ基板を挟み付けた状態でキャビティに樹脂を注入するが、その際、上型に設けられたモールドキャビティの外周端を、テープ基板の裏面に形成されたコンタクトパターンの外周端よりも２ｍｍ程度内側に配置する必要がある。これは、上型と下型でテープ基板を挟み付ける際、上記した寸法が小さくなると、コンタクトパターンの外周端に過大な圧力が加わるために、コンタクトパターンの表面に金型による圧痕が付いて外観不良となるからである。
従って、モールド金型によるコンタクトパターンの圧痕を防ぐためには、モールドキャビティの外周端をコンタクトパターンの外周端よりも２ｍｍ以上内側に配置し、上型とコンタクトパターンとが重なる領域の面積を増やすことによって、コンタクトパターンに加わる単位面積当たりの圧力を低減する必要がある。そのため、モールドキャビティの外周端を外側に広げ、キャビティの内径（＝モールド樹脂の外形寸法）を拡大するには限界があり、大型のチップを樹脂封止することが困難である。
このように、従来のプラグイン・ＳＩＭカードは、プラグインカードのキャビティの容積が限られているために、大型チップを搭載したり、チップの数を増やしたりすることが困難である。従って、従来構造のプラグイン・ＳＩＭカードをプラグインＵＩＣＣに転用した場合は、携帯電話の機能を拡張することが困難となる。
また、従来構造のプラグイン・ＳＩＭカードは、テープ基板の一面に実装したチップを樹脂封止した後、テープ基板をプラグインカードに貼り付けるという組み立て作業が必要となる。そのため、組み立て工程が煩雑となるのみならず、長尺のテープ基板を使った一貫組み立て作業ができないことから、製造コストが高くなるという欠点も有している。
本発明の一つの目的は、プラグインＵＩＣＣの多機能化を推進する技術を提供することにある。
本発明の他の目的は、プラグインＵＩＣＣの製造コストを低減する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明によるプラグインＵＩＣＣは、本体がモールド樹脂で構成され、前記モールド樹脂の内部にテープ基板および前記テープ基板の一面に実装された半導体チップが封止され、前記モールド樹脂の外部に露出した前記テープ基板の他面に外部端子が形成されているものである。
また、本発明による上記プラグインＵＩＣＣの製造方法は、以下の工程を有している。
（ａ）一面に複数のチップ搭載領域を有し、前記複数のチップ搭載領域のそれぞれの他面に外部端子パターンが形成されたテープ基板を用意する工程、
（ｂ）前記テープ基板の前記複数のチップ搭載領域のそれぞれに半導体チップを実装する工程、
（ｃ）前記テープ基板に形成された複数のボンディングホール内に露出する前記外部端子パターンの裏面と前記半導体チップとをワイヤを介して電気的に接続する工程、
（ｄ）前記テープ基板をモールド金型に装着し、前記テープ基板の前記一面に実装された前記複数の半導体チップのそれぞれをモールド樹脂で封止する工程、
（ｅ）前記モールド樹脂の外周に沿って前記テープ基板をプレス切断することにより、前記モールド樹脂を個片化する工程。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
プラグインＵＩＣＣの本体をモールド樹脂で構成することにより、カードに搭載するチップを大型化したり、チップの数を増やしたりすることが可能となるので、携帯電話の機能を容易に拡張することができる。
また、長尺のテープ基板を使った一貫組み立て作業が可能となるので、プラグインＵＩＣＣの組み立て工程を簡略化して製造コストを低減することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本実施の形態のプラグインＵＩＣＣの外観を示す平面図、図２は、プラグインＵＩＣＣの内部構造を裏面側から示した平面図、図３は、図１のIII−III線に沿ったプラグインＵＩＣＣの断面図、図４は、図１のIV−IV線に沿ったプラグインＵＩＣＣの断面図である。
本実施の形態のプラグインＵＩＣＣ（１Ａ）は、その本体がモールド樹脂２で構成されている。モールド樹脂２の内部には、テープ基板３およびその一面に実装されたチップ４Ａが封止されている。テープ基板３の他面（チップ実装面と反対側の面）は、モールド樹脂２の外部に露出しており、この面がプラグインＵＩＣＣ（１Ａ）の表面部分を構成している。モールド樹脂２の外部に露出したテープ基板３の表面には、プラグインＵＩＣＣ（１Ａ）の外部端子であるコンタクトパターン５が形成されている。
プラグインＵＩＣＣ（１Ａ）の外形寸法は、ＥＴＳＩ(European Telecommunications Standards Institute)の規格に従い、縦×横＝１５ｍｍ×２５ｍｍ、厚さ０．７６ｍｍである。本体を構成するモールド樹脂２の一つのコーナーには、位置合わせ用の面取りが施されており、各コーナーには、半径１ｍｍのフィレットが形成されている。また、モールド樹脂２の側面には、５度〜３０度程度のテーパが形成されている。このテーパは、後述するプラグインＵＩＣＣ（１Ａ）の製造の最終工程において、長尺のテープ基板３をプレスで切断してプラグインＵＩＣＣ（１Ａ）を個片化する際、テープ基板３の切断を容易、かつ精度よく行うために形成されている。
上記モールド樹脂２は、例えば熱硬化性エポキシ樹脂からなる。モールド樹脂２は、ポッティング樹脂に比べて曲げ強度が高いので、プラグインＵＩＣＣ（１Ａ）に外圧が加わった際のチップ４Ａの割れを有効に防止することができる。また、本体をモールド樹脂２で構成した本実施の形態のプラグインＵＩＣＣ（１Ａ）は、チップをプラグインカードに埋め込んだ従来のプラグイン・ＳＩＭカードに比べてチップ４Ａを封止する樹脂（モールド樹脂２）の厚さも大きい。従って、チップ４Ａのサイズが大きい場合でも、チップ４Ａの割れを有効に防止することができる。
上記モールド樹脂２の内部に封止されたチップ４Ａは、周知の半導体製造プロセスによって、例えば図２に示すような集積回路が形成された単結晶シリコンチップであり、その厚さは、０．１ｍｍ程度である。チップ４Ａは、接着剤によってテープ基板３の一面に貼り付けられている。テープ基板３は、厚さ０．１２ｍｍ程度のポリイミド樹脂系絶縁フィルムと、その他面（チップ実装面と反対側の面）に形成されたコンタクトパターン５からなる。コンタクトパターン５は、絶縁フィルムに貼り付けたＣｕ（銅）箔をエッチングしてパターンを形成した後、その表面にＮｉ（ニッケル）メッキとＡｕ（金）メッキを施したものであり、Ｃｕ箔とメッキ層を合わせた厚さは、０．０４ｍｍ程度である。
上記コンタクトパターン５は、図５の一点鎖線で示す８個のコンタクト位置に対応して８個の端子に分割されている。８個の端子のそれぞれには、テープ基板３に形成されたボンディングホール６を通じてＡｕワイヤ７の一端が接続されており、このＡｕワイヤ７を介してチップ４Ａのボンディングパッド８と電気的に接続されている。図２に示すように、テープ基板３に形成されたボンディングホール６は、モールド樹脂２の内部にサイズの大きいチップ４Ａを封止できるようにするために、モールド樹脂２の一辺の近傍に一列に配置されている。
また、コンタクトパターン５の総面積はチップ４Ａの面積よりも大きく、その周縁部はチップ４Ａの周縁部よりも外側に位置している。これにより、後述する製造工程でチップ４Ａをテープ基板３に貼り付ける際、チップ４Ａの接着面に段差（絶縁フィルムとコンタクトパターン５の段差）が無くなり、接着面が平坦となるので、チップ４Ａとテープ基板３の接着強度が向上する。また、チップ４Ａの裏面全体がテープ基板３とコンタクトパターン５の２層によって均一に覆われるので、チップ４Ａが割れ難くなるという効果もある。
さらに、コンタクトパターン５の周縁部は、モールド樹脂２の周縁部よりも内側に位置している。これにより、後述するモールド工程でテープ基板３をモールド金型の上型と下型で挟んだときに、コンタクトパターン５が上型と重なることがないので、コンタクトパターン５の表面に金型の圧痕が残って外観不良を引き起こす可能性もない。
次に、上記プラグインＵＩＣＣ（１Ａ）の製造方法を説明する。図６は、プラグインＵＩＣＣ（１Ａ）の製造に用いるテープ基板３０の一面（コンタクトパターン形成面）を示す要部平面図、図７は、テープ基板３０の他面（チップ実装面）を示す要部平面図である。なお、実際のテープ基板３０は、多数のコンタクトパターン５が所定の間隔で形成された幅３５ｍｍｍの長尺テープであるが、図６、図７は、プラグインＵＩＣＣ（１Ａ）約３個分の領域を示している。
図６に示すように、テープ基板３０の両側面には、コンタクトパターン５に接続された給電配線９が形成されている。テープ基板３０は、厚さ０．１２ｍｍ程度の絶縁フィルムに厚さ０．０４ｍｍ程度のＣｕ箔を貼り付けた後、このＣｕ箔をエッチングしてコンタクトパターン５および給電配線９を形成し、続いて給電配線９を通じてコンタクトパターン５に電流を供給しながらその表面にＮｉメッキおよびＡｕメッキを施すことによって形成される。Ｃｕ箔とＡｕメッキ層との間のＮｉメッキ層は、ＣｕとＡｕの相互拡散を防ぐバリア層である。ＮｉメッキとＡｕメッキは、電解メッキ法に代えて無電解メッキ法で形成することもできるが、電解メッキ法で形成したＡｕメッキ層は、無電解メッキ法で形成したＡｕメッキ層に比べて光沢に富んでいるために、コンタクトパターン５の美観が向上する。
上記テープ基板３０の両側面には、テープ基板３０をリール（図示せず）に巻き取ったり、リールから送り出したりするためのスプロケットホール１０が所定の間隔で形成されている。テープ基板３０は、リールに巻き取られた状態で製造工程に搬入され、リールから送り出されて各工程（チップ実装工程、ワイヤボンディング工程、モールド工程、検査工程）の処理に附された後、プレスにより切断、個片化される。
プラグインＵＩＣＣ（１Ａ）を組み立てるには、まず図８に示すように、上記テープ基板３０の一面に接着剤を使ってチップ４Ａを貼り付ける。前述したように、コンタクトパターン５の面積はチップ４Ａの面積よりも大きく、その周縁部は、チップ４Ａの周縁部よりも外側に位置している。従って、チップ４Ａの接着面には、絶縁フィルムとコンタクトパターン５の段差が生じないので接着面が平坦となり、チップ４Ａとテープ基板３０の接着強度が向上する。他方、チップ４Ａの接着面内にコンタクトパターン５の周縁部が位置している場合は、接着面に段差が生じるので、チップ４Ａとテープ基板３０の接着強度が低下する。また、この場合は、チップ４Ａの接着面の一部分が絶縁フィルムとコンタクトパターン５の２層によって覆われ、他の部分が絶縁フィルムのみによって覆われるので、完成したプラグインＵＩＣＣ（１Ａ）に外圧が加わった際、コンタクトパターン５が形成されていない箇所でチップ４Ａが割れ易くなる。
次に、図９および図１０に示すように、テープ基板３０のボンディングホール６に露出したコンタクトパターン５とチップ４Ａのボンディングパッド８にＡｕワイヤ７をボンディングすることによって、コンタクトパターン５とチップ４Ａを電気的に接続する。
次に、図１１に示すように、テープ基板３０をモールド金型１２に装着し、上型１２Ａと下型１２Ｂでテープ基板３０を両面から挟みつける。このとき、テープ基板３０に形成されたコンタクトパターン５の周縁部は、上型１２Ａに形成されたキャビティ１２Ｃの端部より内側に位置している。そのため、テープ基板３０をモールド金型１２に装着したときに、コンタクトパターン５が上型１２Ａと下型１２Ｂによって両面から挟みつけられることはない。これにより、コンタクトパターン５の表面にモールド金型１２の圧痕が残って外観不良を引き起こす不具合が生じない。キャビティ１２Ｃの端部からコンタクトパターン５の周縁部までの距離（図に示す距離Ｌ）は、金型１２とテープ基板３０の位置ずれを考慮し、例えば０．２ｍｍ以上とする。
次に、図１２に示すように、モールド金型１２のゲート１２Ｄを通じてキャビティ１２Ｃの内部にモールド樹脂２を注入することにより、チップ４Ａを封止する。図示は省略するが、モールド金型１２には複数個（例えば６個）のキャビティ１２Ｃが設けられており、複数個のチップ４Ａを同時に封止できるようになっている。また、キャビティ１２Ｃの側壁には、後のプレス工程でテープ基板３０を切断する作業を容易、かつ精度よく行うためのテーパが設けられている。このテーパの角度（θ）は、例えば５度〜３０度程度が好ましい。
前記図６に示したように、テープ基板３０の両側面には、コンタクトパターン５に接続された給電配線９が形成されている。そのため、テープ基板３０を上型１２Ａと下型１２Ｂで両面から挟みつけると、給電配線９の近傍においてテープ基板３０と上型１２Ａとの間に僅かな隙間が生じ、そこからキャビティ１２Ｃの外部に樹脂が洩れる恐れがある。その対策としては、例えば図１３に示すように、給電配線９が形成された領域に上型１２Ａのエアベント１２Ｅを配置することが考えられる。また、図１４に示すように、給電配線９が形成された領域の下型１２Ｂに溝１２Ｆを設け、給電配線９の近傍においてテープ基板３０と上型１２Ａとの間に隙間が生じないようにしてもよい。この場合、給電配線９は、コンタクトパターン５からテープ基板３０の辺に向かって垂直に引き出すことが考えられる。
図１５は、チップ４Ａをモールド樹脂２で封止した後、モールド金型１２から取り外したテープ基板３０を示す要部平面図である。
次に、この状態でテストを行った後、モールド樹脂２の外周に沿ってテープ基板３０を切断する。テープ基板３０を切断するには、図１６に示すように、テープ基板３０をプレス金型１４のガイド１４Ａ上に搭載し、上方からテープ基板３０にダイ１４Ｂを押し付けてテープ基板３０を固定した後、パンチ１４Ｃを使ってモールド樹脂２の周囲のテープ基板３０を切断することにより、モールド樹脂２を個片化する。
ガイド１４Ａ上のテープ基板３０にダイ１４Ｂを押し付けてテープ基板３０を固定するときに、テープ基板３０が正確に位置決めされていないと、モールド樹脂２の外周に沿ってテープ基板３０を正確に切断することができない。しかし、モールド樹脂２の側面にテーパを設けておくと、ダイ１４Ｂを下降させたときにモールド樹脂２の側面にダイ１４Ｂの下端部が接触し、テープ基板３０の位置が横方向にずれるために、ダイ１４Ｂに対して自己整合的にモールド樹脂２の位置決めが行われ、モールド樹脂２の外周に沿ってテープ基板３０を正確に切断することが可能となる。
ここまでの工程により、前記図１〜図４に示す本実施の形態のプラグインＵＩＣＣ（１Ａ）が完成する。このように、本実施の形態によれば、プラグインＵＩＣＣ（１Ａ）の本体をモールド樹脂２で構成したことにより、プラグインカードにチップを埋め込む従来のプラグイン・ＳＩＭカードに比べて大型のチップ４Ａ（または複数個のチップ）を搭載することが可能となるので、プラグインＵＩＣＣの多機能化を推進することができる。また、テープ基板３０をプラグインカードに貼り付けるという組み立て作業が不要となり、しかも長尺のテープ基板３０を使った一貫作業で、チップ実装工程、ワイヤボンディング工程、モールド工程、さらに、給電配線９が独立していることにより、検査工程を実施することができるので、従来のプラグイン・ＳＩＭカードに比べて製造コストを低減することができる。
（実施の形態２）
図１７は、本実施の形態のプラグインＵＩＣＣの外観を示す平面図、図１８は、このプラグインＵＩＣＣの内部構造を裏面側から示した平面図、図１９は、このプラグインＵＩＣＣの断面図である。
本実施の形態のプラグインＵＩＣＣ（１Ｂ）は、モールド樹脂２で構成された本体の内部にチップ４ＢおよびＵＳＢ(Universal Serial Bus)用の発振子１５を封止した構成になっている。チップ４ＢおよびＵＳＢ用の発振子１５が実装されたテープ基板３の一面には、発振子１５に接続された配線１６および電極１７が形成されている。配線１６および電極１７は、絶縁フィルムの一面に貼り付けたＣｕ箔をエッチングしてパターンを形成した後、その表面にＮｉメッキとＡｕメッキを施したものである。
テープ基板３の他面は、モールド樹脂２の外部に露出しており、この面がプラグインＵＩＣＣ（１Ｂ）の表面部分を構成している。モールド樹脂２の外部に露出したテープ基板３の表面には、プラグインＵＩＣＣ（１Ｂ）の外部端子であるコンタクトパターン５が形成されている。コンタクトパターン５は、絶縁フィルムの他面に貼り付けたＣｕ箔をエッチングしてパターンを形成した後、その表面にＮｉメッキとＡｕメッキを施したものである。
コンタクトパターン５には、テープ基板３に形成されたボンディングホール６を通じてＡｕワイヤ７の一端が接続されており、このＡｕワイヤ７を介してチップ４Ｂのボンディングパッド８と電気的に接続されている。また、チップ４Ｂのボンディングパッド８と電極１７にはＡｕワイヤ７が接続されており、このＡｕワイヤ７を介してチップ４Ｂと発振子１５が電気的に接続されている。
このように、プラグインＵＩＣＣ（１Ｂ）の本体をモールド樹脂２で構成することにより、モールド樹脂２の内部に広い面積のテープ基板３を封止することができるので、チップ４Ｂ以外の電子部品であるＵＳＢ用の発振子１５を内蔵したプラグインＵＩＣＣ（１Ｂ）を実現することができる。電子部品は、ＵＳＢ用の発振子１５の他、例えばＲＦ(Radio Frequency)用チップコンデンサなど、プラグインＵＩＣＣ（１Ｂ）の機能拡張に必要な各種電子部品を搭載することができる。
図２０は、テープ基板３のボンディングホール６を千鳥状に配置することによって、電極１７をチップ４Ｃの近傍に配置した例である。このように、モールド樹脂２の内部に広い面積のテープ基板３を封止することができるので、ボンディングホール６、配線１６および電極１７のレイアウトの自由度も向上する。また、図２１に示すように、絶縁フィルムの一面に貼り付けたＣｕ箔をエッチングすることにより、チップ４Ｄの周囲にＲＦ用ブースタアンテナコイル１８を形成することもできる。
また、プラグインＵＩＣＣ（１Ｂ）において、さらなる大容量化と多機能化を実現するためには、ＣＰＵとＦＬＡＳＨを１チップで構成することは困難である。なぜなら、大容量化に伴ってＦＬＡＳＨのチップ面積は大きくなるが、実装面積が狭いため、１チップで構成するとカード外形に収まらなくなる。そこで複数チップによって構成する場合、ＦＬＡＳＨメモリチップとその他の機能、例えば、外部インタフェース回路、ＣＰＵ、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭ、フラッシュインタフェース回路を含むチップに分けることが有効である。
本発明の実施形態は、プラグインＵＩＣＣ（１Ｂ）の本体をモールド樹脂２で構成することにより、プラグインカードにチップを埋め込む従来のプラグイン・ＳＩＭカードに比べてモールド樹脂２を厚くすることができるので、図２２および図２３に示すように、２枚のチップ４Ｄ、４Ｅを積層して実装することも可能となる。この場合において、ＣＰＵ（チップ４Ｅ）のボンディングパッド８は、高速処理するためにボンディングホール６側に設けることが望ましい。一方、ＦＬＡＳＨメモリ（チップ４Ｄ）のボンディングパッド８は多ピンを要するため、ＣＰＵ（チップ４Ｅ）のボンディングパッド８とは反対側に設けることが望ましい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本願発明によって開示された構造、製造方法は、プラグインＵＩＣＣのみならず、プラグイン・ＳＩＭカードを始めとする各種のプラグＩＣカードに広く適用することができる。
本発明のＩＣカードは、携帯電話用プラグイン・ユニバーサルＩＣカードに適用して好適なものである。
本発明の一実施の形態であるプラグインＵＩＣＣの外観を示す平面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの内部構造を裏面側から示した平面図である。 図１のIII−III線に沿ったプラグインＵＩＣＣの断面図である。 図１のIV−IV線に沿ったプラグインＵＩＣＣの断面図である。 本発明の一実施の形態であるプラグインＵＩＣＣのコンタクトパターンとコンタクト位置の対応関係を示す平面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造に用いるテープ基板の一面（コンタクトパターン形成面）を示す要部平面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造に用いるテープ基板の他面（チップ実装面）を示す要部平面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造工程の一部（チップ実装工程）を示すテープ基板の要部断面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造工程の一部（ワイヤボンディング工程）を示すテープ基板の要部平面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造工程の一部（ワイヤボンディング工程）を示すテープ基板の要部断面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造工程の一部（モールド工程）を示すモールド金型の要部断面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造工程の一部（モールド工程）を示すモールド金型の要部断面図である。 モールド金型のエアベントとテープ基板に形成された給電配線との位置関係を示す要部断面図である。 モールド金型の溝とテープ基板に形成された給電配線との位置関係を示す要部断面図である。 半導体チップをモールド樹脂で封止した後、モールド金型から取り外したテープ基板を示す要部平面図である。 本発明の一実施の形態であるプラグインＵＩＣＣの製造工程の一部（切断工程）を示すプレス金型の要部断面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの外観を示す平面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの内部構造を裏面側から示した平面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの断面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの内部構造を裏面側から示した平面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの内部構造を裏面側から示した平面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの平面図である。 本発明の他の実施の形態であるプラグインＵＩＣＣの断面図である。
符号の説明
１Ａ、１Ｂ プラグインＵＩＣＣ
２ モールド樹脂
３ テープ基板
４Ａ〜４Ｅ 半導体チップ
５ コンタクトパターン
６ ボンディングホール
７ Ａｕワイヤ
８ ボンディングパッド
９ 給電配線
１０ スプロケットホール
１２ モールド金型
１２Ａ 上型
１２Ｂ 下型
１２Ｃ キャビティ
１２Ｄ ゲート
１２Ｅ エアベント
１２Ｆ 溝
１４ プレス金型
１４Ａ ガイド
１４Ｂ ダイ
１４Ｃ パンチ
１５ ＵＳＢ用の発振子
１６ 配線
１７ 電極
１８ アンテナコイル
３０ テープ基板

Claims (14)

  1. 本体がモールド樹脂で構成され、前記モールド樹脂の内部にテープ基板および前記テープ基板の一面に実装された半導体チップが封止され、前記モールド樹脂の外部に露出した前記テープ基板の他面に外部端子が形成されていることを特徴とするＩＣカード。
  2. 前記テープ基板に形成された複数のボンディングホール内に露出する前記外部端子の裏面と前記半導体チップとがワイヤを介して電気的に接続され、前記複数のボンディングホールが、前記モールド樹脂の一辺の近傍に一列に配置されていることを特徴とする請求項１記載のＩＣカード。
  3. 前記外部端子の面積は前記半導体チップの面積よりも大きいことを特徴とする請求項１記載のＩＣカード。
  4. 前記外部端子の周縁部は、前記モールド樹脂の周縁部よりも内側に位置していることを特徴とする請求項１記載のＩＣカード。
  5. 前記外部端子の周縁部は、前記モールド樹脂の周縁部よりも０．２ｍｍ以上内側に位置していることを特徴とする請求項４記載のＩＣカード。
  6. 前記モールド樹脂の側壁にテーパが設けられていることを特徴とする請求項１記載のＩＣカード。
  7. 前記モールド樹脂の内部の前記テープ基板の一面に、前記半導体チップ以外の他の電子部品が実装されていることを特徴とする請求項１記載のＩＣカード。
  8. 前記モールド樹脂の内部の前記テープ基板の一面に、複数の半導体チップが実装されていることを特徴とする請求項１記載のＩＣカード。
  9. 前記複数の半導体チップは、前記モールド樹脂の高さ方向に積層された状態で実装されていることを特徴とする請求項８記載のＩＣカード。
  10. 前記外部端子の周縁部は、前記半導体チップの周縁部よりも外側に位置していることを特徴とする請求項１記載のＩＣカード。
  11. 前記外部端子の面積は、前記モールド樹脂の面積よりも小さいことを特徴とする請求項１記載のＩＣカード。
  12. 以下の工程を有するＩＣカードの製造方法：
    （ａ）一面に複数のチップ搭載領域を有し、前記複数のチップ搭載領域のそれぞれの他面に外部端子パターンが形成されたテープ基板を用意する工程、
    （ｂ）前記テープ基板の前記複数のチップ搭載領域のそれぞれに半導体チップを実装する工程、
    （ｃ）前記テープ基板に形成された複数のボンディングホール内に露出する前記外部端子パターンの裏面と前記半導体チップとをワイヤを介して電気的に接続する工程、
    （ｄ）前記テープ基板をモールド金型に装着し、前記テープ基板の前記一面に実装された前記複数の半導体チップのそれぞれをモールド樹脂で封止する工程、
    （ｅ）前記モールド樹脂の外周に沿って前記テープ基板をプレス切断することにより、前記モールド樹脂を個片化する工程。
  13. 前記モールド金型のキャビティの側壁にテーパを設けることによって、前記モールド樹脂の側壁にテーパを形成することを特徴とする請求項１２記載のＩＣカードの製造方法。
  14. 前記テープ基板の前記他面には、前記外部端子パターンの表面に電解メッキを施すための給電配線が形成されており、前記給電配線の一部は、前記テープ基板を前記モールド金型に装着した際、前記モールド金型のエアベントと重なる領域に形成されていることを特徴とする請求項１２記載のＩＣカードの製造方法。
JP2003318099A 2003-09-10 2003-09-10 Ｉｃカードおよびその製造方法 Pending JP2005085089A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003318099A JP2005085089A (ja) 2003-09-10 2003-09-10 Ｉｃカードおよびその製造方法
EP04254322A EP1515269A3 (en) 2003-09-10 2004-07-19 An integrated circuit card and a method of manufacturing the same
CNA2004100703215A CN1595439A (zh) 2003-09-10 2004-07-29 集成电路卡及其制造方法
US10/902,024 US7176060B2 (en) 2003-09-10 2004-07-30 Integrated circuit card and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318099A JP2005085089A (ja) 2003-09-10 2003-09-10 Ｉｃカードおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005085089A true JP2005085089A (ja) 2005-03-31
JP2005085089A5 JP2005085089A5 (ja) 2006-10-26

Family

ID=34131994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318099A Pending JP2005085089A (ja) 2003-09-10 2003-09-10 Ｉｃカードおよびその製造方法

Country Status (4)

Country Link
US (1) US7176060B2 (ja)
EP (1) EP1515269A3 (ja)
JP (1) JP2005085089A (ja)
CN (1) CN1595439A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141238A (ja) * 2005-11-14 2007-06-07 Tyco Electronics France Sas スマートカード本体、スマートカード及びその製造方法
JP2008310400A (ja) * 2007-06-12 2008-12-25 Disco Abrasive Syst Ltd メモリカードの製造方法
US8301884B2 (en) 2002-09-16 2012-10-30 Samsung Electronics Co., Ltd. Method of managing metadata
JP2014063313A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 小型ｉｃカードの製造方法
JP2021040057A (ja) * 2019-09-04 2021-03-11 三菱電機株式会社 電子機器ユニット
JP7016200B1 (ja) * 2020-10-30 2022-02-04 株式会社フェニックスソリューション ゴム製品用ｒｆｉｄタグ及びゴム製品用ｒｆｉｄタグの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8695881B2 (en) * 2004-06-30 2014-04-15 Nxp B.V. Chip card for insertion into a holder
DE102008005320A1 (de) 2008-01-21 2009-07-23 Giesecke & Devrient Gmbh Kartenförmiger Datenträger
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US20140025520A1 (en) * 2008-06-06 2014-01-23 Ebay Inc. Biometric authentication of mobile financial transactions by trusted service managers
US20090307140A1 (en) 2008-06-06 2009-12-10 Upendra Mardikar Mobile device over-the-air (ota) registration and point-of-sale (pos) payment
US8862767B2 (en) 2011-09-02 2014-10-14 Ebay Inc. Secure elements broker (SEB) for application communication channel selector optimization
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
EP2605188A1 (fr) * 2011-12-14 2013-06-19 Gemalto SA Procédé de fabrication de cartes à puce
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US6171888B1 (en) * 1996-03-08 2001-01-09 Lsi Logic Corp. Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
US6177288B1 (en) * 1998-06-19 2001-01-23 National Semiconductor Corporation Method of making integrated circuit packages
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
FR2797977B1 (fr) * 1999-08-25 2004-09-24 Gemplus Card Int Procede de fabrication d'un dispositif electronique portable comportant une etape de surmoulage directement sur le film support
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001274316A (ja) * 2000-03-23 2001-10-05 Hitachi Ltd 半導体装置及びその製造方法
WO2001084490A1 (en) * 2000-04-28 2001-11-08 Hitachi,Ltd Ic card
JP2001344583A (ja) 2000-06-01 2001-12-14 Dainippon Printing Co Ltd Ｉｃキャリア
US6824063B1 (en) 2000-08-04 2004-11-30 Sandisk Corporation Use of small electronic circuit cards with different interfaces in an electronic system
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301884B2 (en) 2002-09-16 2012-10-30 Samsung Electronics Co., Ltd. Method of managing metadata
US8555071B2 (en) 2002-09-16 2013-10-08 Samsung Electronics Co., Ltd. Method of managing metadata
JP2007141238A (ja) * 2005-11-14 2007-06-07 Tyco Electronics France Sas スマートカード本体、スマートカード及びその製造方法
JP2008310400A (ja) * 2007-06-12 2008-12-25 Disco Abrasive Syst Ltd メモリカードの製造方法
JP2014063313A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 小型ｉｃカードの製造方法
JP2021040057A (ja) * 2019-09-04 2021-03-11 三菱電機株式会社 電子機器ユニット
US11411344B2 (en) 2019-09-04 2022-08-09 Mitsubishi Electric Corporation Electronic device unit
JP7016200B1 (ja) * 2020-10-30 2022-02-04 株式会社フェニックスソリューション ゴム製品用ｒｆｉｄタグ及びゴム製品用ｒｆｉｄタグの製造方法

Also Published As

Publication number Publication date
US7176060B2 (en) 2007-02-13
EP1515269A3 (en) 2007-05-16
CN1595439A (zh) 2005-03-16
EP1515269A2 (en) 2005-03-16
US20050052851A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
JP2005085089A (ja) Ｉｃカードおよびその製造方法
JP4945508B2 (ja) 半導体装置
JP5337110B2 (ja) 半導体記憶装置
US9583455B2 (en) Semiconductor device
US20100120203A1 (en) Semiconductor device and memory card using the same
JP5953703B2 (ja) リードフレームおよび半導体装置
JP2011205013A (ja) 半導体記憶装置
KR20030035952A (ko) 리드 프레임과 그 제조 방법 및 그 리드 프레임을 이용한반도체 장치의 제조 방법
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
US6617200B2 (en) System and method for fabricating a semiconductor device
JP5011766B2 (ja) Ｉｃカード用ｉｃモジュール
JP2011142337A (ja) 半導体装置の製造方法
US6891254B2 (en) Semiconductor device with protrusions
US11452210B2 (en) Wiring substrate and electronic device
JPH10242373A (ja) 半導体チップパッケージ
JP2008176549A (ja) デュアルインターフェースｉｃカードとその製造方法、接触・非接触兼用ｉｃモジュール
JP4522802B2 (ja) Ｉｃモジュール
JPH11340405A (ja) リードフレーム、半導体装置およびその製造方法
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2006179512A (ja) メタル基材装置、ｉｃカードモジュールの製造方法及びｉｃカードモジュール体
JP4207671B2 (ja) 半導体パッケージの製造方法
JP2008097073A (ja) Ｉｃカードモジュール、その製造方法及びｉｃカード
JP2007042761A (ja) 半導体装置用基板、半導体装置の製造方法、及び封止金型
JPH0547975A (ja) リードフレームおよび表面実装型半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707