JP2004042407A - 半導体装置の樹脂封止用成形金型 - Google Patents

半導体装置の樹脂封止用成形金型 Download PDF

Info

Publication number
JP2004042407A
JP2004042407A JP2002202132A JP2002202132A JP2004042407A JP 2004042407 A JP2004042407 A JP 2004042407A JP 2002202132 A JP2002202132 A JP 2002202132A JP 2002202132 A JP2002202132 A JP 2002202132A JP 2004042407 A JP2004042407 A JP 2004042407A
Authority
JP
Japan
Prior art keywords
resin
cavity
lead frame
block
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002202132A
Other languages
English (en)
Inventor
Motomasa Yokoyama
横山  元聖
Mitsuo Shimatani
島谷  三雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2002202132A priority Critical patent/JP2004042407A/ja
Publication of JP2004042407A publication Critical patent/JP2004042407A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップをリードフレームに搭載したフルモールド構造になる半導体装置を成形金型で樹脂封止する際に、半導体チップの近傍に成形不良が発生するのを防ぐようにする。
【解決手段】半導体チップをリードフレームに搭載してその周域を樹脂封止したフルモールド構造になる半導体装置の樹脂封止用成形金型で、キャビティブロック7の両側にランナ9およびリードガイド8の各ブロックを組合せたブロックビルド式の金型になるものにおいて、キャビティブロックのリード引出し側端部にその底面からキャビティ内方に突出する階段状の段差部7bを設け、樹脂成形時にリードフレームの上面側を流動してキャビティの端部からリードフレームの裏面側へ回り込む樹脂の流れを制限し、半導体チップの近傍にウエルドライン,ボイド,ピンホールなどの成形不良が発生するのを抑制する。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の樹脂封止用成形金型の構造に関する。
【0002】
【従来の技術】
まず、マルチチップパワーデバイスを例に、TO外形の樹脂封止型半導体デバイスを図7に、またこの半導体デバイスを樹脂封止するトランスファー成形金型の従来構造を図6(a),(b) に示す。
図7において、1はリードフレーム、2はリードフレーム1のランド部(チップマウント部)1aの上面に搭載した半導体チップ(例えば制御IC)、3はリードフレーム1と繋がり厚さの異なるヒートシンク兼用のフレーム4の上面に搭載したパワー半導体チップ、5はリードフレーム1と半導体チップ2,3との間を接続するボンディングワイヤ、6は前記の各部品を樹脂封止した樹脂パッケージであり、リードフレーム1および半導体チップ2は樹脂パッケージ6にフルモールドされ、フレーム4はその下面がパッケージ6の底面に露呈している。
【0003】
一方、図7の半導体デバイスを樹脂封止する際に用いるトランスファー成形金型の下型は、図6(a),(b) で示すように、キャビティブロック7と、該キャビティブロック7の両側にコネクタキャビティと称するリードガイド8,およびランナーキャビティと称するランナ9の各ブロックを組合せ、全体としてはランナ9のブロックを真ん中にしてその左右両側に2組のキャビティブロック7およびリードガイド8を並べて各ブロックをチェース(型締め枠)10で一体に組立てたブロックビルド構造になり、上型(図示せず)と組合せてトランスファー成形金型を構成している。
【0004】
そして、半導体デバイスの樹脂封止工程では、リードフレーム1に搭載した半導体チップ2とフレーム4に搭載したパワー半導体チップ3とをワイヤボンディングした半導体デバイスの仮組立体を、キャビティブロック7の仕切り枠7aの間にインサートし、かつこの位置でリードフレーム1のアウターリード1b(図7参照)をキャビティブロック7に隣接するリードガイド8のブロック上縁に形成した櫛歯状の溝8aに嵌挿して定位置に位置決めセットした上で、上型を重ねて型締めし、この状態でポットから射出した溶融樹脂をランナを通じてキャビティに注入し、パッケージ6を樹脂成形する。
【0005】
【発明が解決しようとする課題】
ところで、前記した従来構造の樹脂封止用成形金型を使って樹脂封止した半導体デバイスの製品では、半導体チップ2を搭載したリードフレーム1の裏面側領域部分で樹脂パッケージ6にウエルドライン,ボイド,ピンホールなどの成形不良の発生することが多く見られる。
【0006】
そこで、発明者等は前記のような成形不良の発生要因について究明したところ、次の点に原因のあることが判明した。すなわち、図8は図6の成形金型を使って行った樹脂成形時におけるキャビティ内での樹脂の流れを模式的に表した図であり、ランナを通じてキャビティブロック7のキャビティに流れ込んだ樹脂はリードフレーム1の上面側を流動した後、キャビティブロック7の端部(図示左側)から向きを反転してリードフレーム1の裏面側に進む流れAと、リードフレーム1の先端とフレーム4との間の隙間を通じてリードフレーム1の裏面側に進む流れBとの二手に分かれてキャビティ内に充填される。
【0007】
この場合に、リードフレーム1のアウターリード1bは、半導体チップ2,4とのワイヤボンディング性を考慮して図示のようにランド部1aから上方に曲げ加工されていることから、半導体デバイスの仮組立体を成形金型のキャビティブロック7にセットした状態では、図8で表すようにリードフレーム1の上面側に比べてランド部1aの下面側が狭くなる。
【0008】
このために、ランナを通じてキャビティ内に注入された溶融樹脂は、B方向の流れに比べてA方向に多く流れるようになることから、A方向に流動する溶融樹脂はB方向に流動する樹脂より先にキャビティの端部まで達した後、ここから向きを反転してリードフレーム1の裏面側に回り込み、流れAとBとが半導体チップ2をマウントしたリードフレーム1のランド部1aの裏面中央部分で互いに反対方向から合流するようになる。しかも、この合流地点Cはリードフレーム1のランド部1aと金型のキャビティ底面との間に挟まれて閉ざされており、このために、A方向,B方向から合流した溶融樹脂はこの合流地点に取り残された空気を巻き込むようになって完全に融合せず、その結果として樹脂の合流地点Cにウエルドライン,ボイド,ピンホールなどの成形不良が発生し易くなる。
【0009】
なお、樹脂封止の成形工程で半導体チップ2の真下にこのような成形不良が発生すると応力腐食割れなどが生じ易くなり、製品の実使用状態で樹脂パッケージ6に湿気などが侵入し、これが原因で半導体装置の機能,絶縁性能を劣化して信頼性を低下させる。
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、半導体チップをリードフレームに搭載して樹脂封止する際に、半導体チップの近傍に成形不良が発生するのを防止して半導体チップをフルモールドできるように構造を改良した樹脂封止用成形金型を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、半導体チップをリードフレームに搭載してその周域を樹脂封止したフルモールド構造になる半導体装置の樹脂封止用成形金型であり、該金型がキャビティブロックを挟んでその両側にランナおよびリードガイドの各ブロックを組合せたブロックビルド式の金型になり、リードフレームのアウターリードを金型のリードガイドに引き出して半導体装置の仮組立体をキャビティブロックにセットして型締めし、この状態でランナを通じてキャビティに溶融樹脂を注入して樹脂封止を行うものにおいて、
キャビティブロックのリード引出し側端部にその底面からキャビティ内方に突出する階段状の段差部を設け、樹脂成形時にリードフレームの上面側を流動してキャビティの端部からリードフレームの裏面側へ回り込む樹脂の流れを前記段差部で制限するようにする(請求項1)。
【0011】
上記の構成により、ランナを通じてキャビティ内に注入された溶融樹脂のうち、リードフレームの上面側を流動してキャビティの端部に達した樹脂は、前記段差部が流動通路の抵抗体となってリードフレームの裏面側に回り込む量が抑制される。これにより、リードフレームの上面側を経由してリードフレームの裏面側に回り込む樹脂の流れとリードフレームの裏面側に向けて直接流動する樹脂の流れとの合流点は、従来構成の金型における樹脂の流れの合流地点(図8のC地点)よりも先方(リードフレームのアウターリード側)に変わり、リードフレームのランド部に搭載した半導体チップの真下から遠ざかる位置に移るようになる。
【0012】
ここで、前記の樹脂合流地点でキャビティ内の空気を外部に排除するように、前記した段差部の下縁に沿ってキャビティブロックの底面にエアベントを形成する(請求項2)ことにより、この合流地点に向けて反対方向から流れ込む樹脂は空気を巻き込むことがなく合流して良好に融合する。これにより、従来問題となっていた樹脂の合流地点に発生するウエルドライン,ボイド,ピンホールなどの成形不良を効果的に抑制することができ、前記した合流地点の移動と併せて樹脂封止型半導体装置の信頼性向上が図れる。
【0013】
また、前記の段差部を、キャビティブロックから分割した入れ子ブロックに設け、かつエアベントをキャビティブロックと入れ子ブロックとの間の分割面に形成する(請求項3)ことで、細隙(例えば0.015mm)のエアベントを切削加工で簡単に形成できる。
【0014】
【発明の実施の形態】
以下本発明の実施の形態を図1〜図5に示す実施例に基づいて説明する。なお、各実施例の図中で図6〜図8に対応する部材には同じ符号を付してその説明は省略する。
〔実施例1〕
図1(a),(b) は本発明の請求項1に対応する実施例を示すものである。この実施例においては、成形金型の構成は基本的に図6と同様であるが、キャビティブロック7に対して、リードガイド8に接する端部側に、その底面からキャビティ内に突き出すように階段状の段差部7bが形成されている。
【0015】
このキャビティブロック7を用いて組立てた金型を使って半導体デバイスの樹脂封止を行うと、前記した段差部7bに対応して半導体デバイスの樹脂パッケージ6の裏面側には、図2(a) 〜(c) で表すような凹状の段差部6aが形成されるようになる。
また、樹脂パッケージ6の成形工程で、金型のランナを通じてキャビティブロック7に注入した溶融樹脂のキャビティ内における流れは図3で表すようになる。すなわち、キャビティブロック7に前記の段差部7bを形成したことで、図示のようにキャビティ内に半導体デバイスの仮組立体をセットした状態では、段差部7bとリードフレーム1のランド部1aとの間の間隔が図8と比べて狭く、ランド部1aの裏面とキャビティブロック7の底面との間の間隔よりも縮小する。したがって、キャビティ内に注入された溶融樹脂のうち、リードフレーム1の上面側を流動する流れAに沿って、キャビティブロック7の端部(図面の左端)から向きを反転してリードフレーム1の裏面側に流れ込む量が抑制される。一方、リードフレーム1の裏面側に向けてランド部1aの先端側から流入する流れBは従来のものと同じであり、これにより樹脂の流れAとBとの合流点は、図示のように半導体チップ2の下面領域から外れたD地点に移り、半導体チップ2の下面領域は流れBによる樹脂で略完全に充填されるようになる。
【0016】
したがって、樹脂の合流地点Dに仮にウエルドライン,ボイドなどが生じても、半導体チップ2から離間しているので半導体装置の機能,絶縁性能に殆ど影響を及ぼすことはない。
〔実施例2〕
次に、本発明の請求項2,3に対応する実施例の構成を図4,図5に示す。この実施例は、実施例1で述べた段差部の下縁に沿ってキャビティブロックの底面側に空気抜き用のエアベントを形成し、先記した樹脂の流れAとB(図2(b) 参照)の合流地点Dから空気を外部に排除して合流する樹脂の融合性を高め、これによりウエルドライン,ボイド,ピンホールなどの成形不良の発生を積極的に防ぐようにしたものである。
【0017】
このために、この実施例ではキャビティブロック7から分割した入れ子ブロック11(割型)を設けてキャビティブロック7とリードガイド8のブロックとの間に介装するようにし、ここで入れ子ブロック11の上部にはキャビティブロック6のキャビティ底面から上方に迫り出す段差部11aを形成している。さらに、入れ子ブロック11と接するキャビティブロック7の分割面には、図5で示すようにエアベント7cとなる凹溝(溝深さは例えば0.015mm)が切削加工されており、この分割面に入れ子ブロック11を重ね合わせた金型の組立状態で、図4のように細隙のエアベント7cが段差部11aに沿ってキャビティブロック7の底面に開口する。
【0018】
このようにキャビティブロック7にエアベント7cを形成することで、図3で述べたようにキャビティブロック7に溶融樹脂を注入した成形工程で、樹脂の流れAとBとの合流地点Dから空気がエアベント7cを通じて外部に排出される。したがって、流れAとBの樹脂は合流地点Dが空気を巻き込むことなく互いに融合し合い、これにより、樹脂融合の不完全から生じるウエルドライン,ボイド,ピンホールなどの成形不良の発生を効果的に防止できる。
【0019】
【発明の効果】
以上述べたように、本発明によれば、半導体チップをリードフレームに搭載してその周域を樹脂封止したフルモールド構造になる半導体装置の樹脂封止用成形金型であり、該金型がキャビティブロックの両側にランナおよびリードガイドの各ブロックを組合せたブロックビルド式の金型になり、半導体装置の仮組立体をキャビティブロックにセットして型締めし、この状態でランナを通じてキャビティに溶融樹脂を注入して樹脂封止を行うものにおいて、
キャビティブロックのリード引出し側端部にその底面からキャビティ内方に突出する階段状の段差部を設け、樹脂成形時にリードフレームの上面側を流動してキャビティの端部からリードフレームの裏面側へ回り込む樹脂の流れを前記段差部で制限するようにし、これに加えて段差部の下縁に沿ってキャビティブロックの底面にエアベントを形成したことにより、
リードフレームに搭載した半導体チップを、その近傍部位にウエルドライン,ボイド,ピンホールなどの成形不良を発生させることなくフルモールドして樹脂封止することができ、これにより半導体装置の信頼性向上が図れる。
【図面の簡単な説明】
【図1】本発明の実施例1に係わる樹脂封止用成形金型の構成図で、(a) は金型要部の斜視図、(b) は金型全体の組立図
【図2】図1の成形金型を用いて樹脂封止した半導体装置の構成図で、(a) は断面図,(b),(c) はそれぞれ上面,裏面側から見た外形斜視図
【図3】図1の成形金型を用いて図2の半導体装置を樹脂封止する成形工程でのキャビティ内の樹脂の流れを模式的に表す図
【図4】本発明の実施例2に係わる樹脂封止用成形金型の要部構成の斜視図
【図5】図4の分解斜視図
【図6】従来における樹脂封止用成形金型の構成図で、(a) は金型全体の組立図、(b) は金型要部の斜視図
【図7】図6の成形金型を用いて樹脂封止した半導体装置の構成断面図
【図8】図6の成形金型を用いて図7の半導体装置を樹脂封止する成形工程でのキャビティ内の樹脂の流れを模式的に表す図
【符号の説明】
1  リードフレーム
1a ランド部
1b アウターリード
2  半導体チップ
5  ボンディングワイヤ
6  樹脂パッケージ
7  成形金型のキャビティブロック
7b 段差部
7c エアベント
8  リードガイド
9  ランナ
11  入れ子ブロック
11a 段差部

Claims (3)

  1. 半導体チップをリードフレームに搭載してその周域を樹脂封止したフルモールド構造になる半導体装置の樹脂封止用成形金型であり、該金型がキャビティブロックの両側にランナおよびリードガイドの各ブロックを組合せたブロックビルド式の金型になり、半導体装置の仮組立体をキャビティブロックにセットして型締めし、この状態でランナを通じてキャビティに溶融樹脂を注入して樹脂封止を行うものにおいて、
    キャビティブロックのリード引出し側端部にその底面からキャビティ内方に突出する階段状の段差部を設け、樹脂成形時にリードフレームの上面側を流動してキャビティの端部からリードフレームの裏面側へ回り込む樹脂の流れを前記段差部で制限するようにしたことを特徴とする半導体装置の樹脂封止用成形金型。
  2. 請求項1記載の樹脂封止用成形金型において、段差部の下縁に沿ってキャビティブロックの底面にエアベントを形成したことを特徴とする半導体装置の樹脂封止用成形金型。
  3. 請求項2記載の樹脂封止用成形金型において、段差部をキャビティブロックから分割した入れ子ブロックに設け、かつエアベントをキャビティブロックと入れ子ブロックとの間の分割面に形成したたことを特徴とする半導体装置の樹脂封止用成形金型。
JP2002202132A 2002-07-11 2002-07-11 半導体装置の樹脂封止用成形金型 Pending JP2004042407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002202132A JP2004042407A (ja) 2002-07-11 2002-07-11 半導体装置の樹脂封止用成形金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002202132A JP2004042407A (ja) 2002-07-11 2002-07-11 半導体装置の樹脂封止用成形金型

Publications (1)

Publication Number Publication Date
JP2004042407A true JP2004042407A (ja) 2004-02-12

Family

ID=31708408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002202132A Pending JP2004042407A (ja) 2002-07-11 2002-07-11 半導体装置の樹脂封止用成形金型

Country Status (1)

Country Link
JP (1) JP2004042407A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016506A (ja) * 2006-07-03 2008-01-24 Mitsubishi Electric Corp パワーモジュールの製造方法
JP2016022659A (ja) * 2014-07-18 2016-02-08 株式会社明王化成 インサート成形金型及びインサート成形法
CN107039293A (zh) * 2017-05-31 2017-08-11 安徽大华半导体科技有限公司 半导体封装模具

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016506A (ja) * 2006-07-03 2008-01-24 Mitsubishi Electric Corp パワーモジュールの製造方法
JP2016022659A (ja) * 2014-07-18 2016-02-08 株式会社明王化成 インサート成形金型及びインサート成形法
CN107039293A (zh) * 2017-05-31 2017-08-11 安徽大华半导体科技有限公司 半导体封装模具
CN107039293B (zh) * 2017-05-31 2023-03-14 安徽大华半导体科技有限公司 半导体封装模具

Similar Documents

Publication Publication Date Title
JP4073559B2 (ja) 半導体装置
KR100850147B1 (ko) 반도체 장치 및 반도체 장치의 수지 밀봉용 금형
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
KR100259080B1 (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
CN109285787A (zh) 半导体装置的制造方法
US7220607B2 (en) Method of manufacturing a semiconductor device
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP4007741B2 (ja) 半導体装置
JP2004042407A (ja) 半導体装置の樹脂封止用成形金型
JP2007281207A (ja) 半導体装置の製造方法
TWI747568B (zh) 具有溝部的引線框、樹脂成形後的引線框的製造方法、樹脂成形品的製造方法及樹脂成形品
US20090051017A1 (en) Lead Frame with Non-Conductive Connective Bar
JP3219940U (ja) リードフレームの予成形体構造
JP2726011B2 (ja) 半導体装置
JPH04277660A (ja) 集積回路パッケージ
KR100281122B1 (ko) 반도체패키지
JP2005012085A (ja) 半導体モジュールの電極構造
KR0163872B1 (ko) 본딩 와이어 불량 방지용 블로킹 리드를 갖는 패킹 구조
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
JP2000049275A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0536745A (ja) 封止金型及び封止方法
JP2004039670A (ja) リード挿入型半導体素子の製造方法