KR100259080B1 - 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지 - Google Patents

히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지 Download PDF

Info

Publication number
KR100259080B1
KR100259080B1 KR1019980004029A KR19980004029A KR100259080B1 KR 100259080 B1 KR100259080 B1 KR 100259080B1 KR 1019980004029 A KR1019980004029 A KR 1019980004029A KR 19980004029 A KR19980004029 A KR 19980004029A KR 100259080 B1 KR100259080 B1 KR 100259080B1
Authority
KR
South Korea
Prior art keywords
heat spread
lead
inner lead
chip
protrusion
Prior art date
Application number
KR1019980004029A
Other languages
English (en)
Other versions
KR19990069643A (ko
Inventor
박희진
조동환
김수헌
박정근
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980004029A priority Critical patent/KR100259080B1/ko
Priority to JP35862998A priority patent/JP3640557B2/ja
Priority to US09/223,191 priority patent/US6239487B1/en
Publication of KR19990069643A publication Critical patent/KR19990069643A/ko
Application granted granted Critical
Publication of KR100259080B1 publication Critical patent/KR100259080B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 히트 스프레드를 갖는 반도체 패키지의 제조시, 다양한 치수의 칩을 치수에 구애받지 않고 동일 규격의 리드 프레임 상에서 패키징할 수 있도록 한 것이다.
이를 위해, 본 발명은 아웃터리드(1)(outer lead)와 상기 아웃터리드(1)로부터 연장형성된 인너리드(2)(inner lead)로 이루어지는 복수개의 리드와, 상기 각 인너리드 선단부 저면에 위치하는 가장자리부(3-1)와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드의 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부(3-2)를 갖는 히트 스프레드(3a)와, 상기 인너리드(2)들의 선단 하부에 부착되어 상기 인너리드(2) 하부에 히트 스프레드(3a)가 부착되도록 하는 절연접착제(7)와, 반도체 칩이 히트 스프레드(3a)에 부착되도록 히트 스프레드(3a) 상면에 도포되는 접합제(8)와, 상기 인너리드(2) 선단부와 반도체 칩 사이에 개재되는 절연부재(9)가 구비됨을 특징으로 하는 리드 프레임 및 이를 이용한 반도체 패키지가 제공된다.

Description

히트 스프레드를 갖는 리드 프레임 및 이를 이용한 반도체 패키지
본 발명은 히트 스프레드를 갖는 리드 프레임 및 이를 이용하여 패키징한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 방열수단인 히트 스프레드(heat spread)를 갖는 반도체 패키지의 제조시, 다양한 치수의 칩을 치수에 구애받지 않고 동일 규격의 리드 프레임 상에서 패키징할 수 있도록 한 리드 프레임 및 이를 이용한 반도체 패키지 구조에 관한 것이다.
일반적으로, 리드 프레임을 이용한 반도체 패키지 공정은 다음과 같은 순서로 수행된다.
먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 각 칩을 리드 프레임(Lead Frame)의 에폭시가 도포된 다이패드(14)(Die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩(4)의 본딩 패드(5)(Bonding pad)와 리드 프레임의 인너리드(2)(Inner Lead)를 전도성 연결부재(6)인 골드 와이어를 이용하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.
그 후, 칩 및 본딩된 와이어를 몰딩부재인 에폭시 몰드 콤파운드로 봉지하여 보호하기 위한 몰딩(Molding)을 수행하게 된다.
또한, 몰딩 공정을 수행한 후에는 리드 프레임의 타이 바(Tie Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 공정, 아웃터리드(1)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming) 공정을 차례로 수행하게 된다.
트리밍 및 포밍을 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 도 1a에 나타낸 바와 같은 구조의 반도체 패키지를 얻을 수 있다.
이 때, 상기 리드 프레임은 중심부에 반도체 칩이 본딩되는 다이패드(14)를 구비하고 있으며, 상기 다이패드(14)는 패들(paddle)이라고도 불리워진다.
한편, 도 1b에 나타낸 방열수단을 갖는 반도체 패키지의 구성은 다음과 같다.
인너리드(2)와 이로부터 연장형성된 아웃터리드(1)로 이루어지는 리드와, 절연접착제(7)에 의해 상기 인너리드(2)의 하부에 부착되며 패키지 중앙부에 위치하는 히트 스프레드(3)와, 상기 히트 스프레드(3) 상면에 도포되는 에폭시에 의해 히트 스프레드 위에 부착되는 반도체 칩(4)과, 상기 칩(4)의 본딩패드(5)와 인너리드(2)를 전기적으로 연결시키는 전도성 연결부재(6)인 와이어와, 상기 칩(4)과 와이어 및 히트 스프레드(3)를 봉지(encapsulation)하는 몰드바디(10)로 구성된다.
이와 같이 구성된 도 1b의 반도체 패키지는 일반적인 리드 프레임의 다이패드가 하던 역할을 히트 스프레드(3)가 겸하게 된다.
즉, 열방출수단인 히트 스프레드(3)가 칩 안착부인 다이패드의 역할을 겸하게 된다.
그러나, 이와 같은 히트 스프레드(3)를 갖는 반도체 패키지는 상기 히트 스프레드(3)가 인너리드(2) 하부에 부착되므로 인해, 히트 스프레드(3)의 상면과 인너리드(2)의 상면이 동일평면 상에 위치하지 못하고 단차가 지는 구조이다.
즉, 인너리드(2)의 상면이 히트 스프레드(3) 상면에 비해 높다.
따라서, 도 2에 나타낸 바와 같이, 히트 스프레드(3) 상면에 탑재될 수 있는 칩의 최대 치수(maximum size)가 인너리드(2) 내측 폭의 치수 이하로 제한되므로 인해, 칩 치수가 인너리드(2) 내측 폭의 치수를 초과할 경우에는 칩 치수에 맞는 리드 프레임을 다시 설계 및 제작해야 하는 단점이 있었다.
즉, 탑재되는 칩은 인너리드(2)와 접촉해서는 안되는데, 칩의 치수가 증가하여 도 2에 파선으로 나타낸 최대 치수를 넘는 경우에는 칩이 인너리드(2)와 간섭하게 되므로, 이를 방지하기 위해서는 히트 스프레드(3)의 면적이 칩 치수 보다 크게 확장된 새로운 리드 프레임의 개발이 요구된다.
이 경우, 새로운 칩 치수에 맞는 리드 프레임의 개발에 많은 기간(약 5개월 이상)이 소요되며, 개발 기간 동안 생산 라인에 적용이 불가능하게 되므로 생산 차질 등의 문제점을 야기시키게 된다.
또한, 칩 치수에 맞추어 여러 종류의 리드 프레임을 사용하게 되면, 공정내 개장(改裝)이 빈번하게 이루어져야 하므로, 개장에 따른 비용 상승 및 생산성 저하의 문제점을 발생시키게 된다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 히트 스프레드를 갖는 반도체 패키지의 제조시, 다양한 치수의 칩을 치수에 구애받지 않고 동일 규격의 리드 프레임 상에서 패키징할 수 있도록 한 반도체 패키지 구조를 제공하는데 그 목적이 있다.
본 발명의 또 다른 목적은 반도체 패키지의 히트 스프레드의 구조를 개선하여 패키지의 방열성을 향상시키고 몰딩시의 봉지불량이 해소되도록 하는데 있다.
도 1a 및 도 1b는 종래의 다이패드를 갖는 반도체 패키지 및, 다이패드 역할을 겸하는 히트 스프레드를 갖는 반도체 패키지를 각각 나타낸 종단면도
도 2는 종래의 히트 스프레드를 갖는 반도체 패키지의 문제점을 설명하기 위한 종단면도
도 3a 및 도 3b는 본 발명의 반도체 패키지의 제1실시예를 나타낸 종단면도로서,
도 3a는 스몰 칩에 적용한 경우를 나타낸 종단면도
도 3b는 라지 칩에 적용한 경우를 나타낸 종단면도
도 4a 및 도 4b는 본 발명의 반도체 패키지의 제2실시예를 나타낸 종단면도로서,
도 4a는 스몰 칩에 적용한 경우를 나타낸 종단면도
도 4b는 라지 칩에 적용한 경우를 나타낸 종단면도
도 5는 도 4a 및 도 4b의 히트 스프레드의 형태를 나타낸 저면 사시도
도 6은 도 4a 및 도 4b의 히트 스프레드의 다른 형태를 나타낸 저면 사시도
도 7은 도 4a 및 도 4b의 히트 스프레드의 또 다른 형태를 나타낸 저면 사시도
도 8a 및 도 8b는 본 발명의 반도체 패키지의 제3실시예를 나타낸 종단면도로서,
도 8a는 스몰 칩에 적용한 경우를 나타낸 종단면도
도 8b는 라지 칩에 적용한 경우를 나타낸 종단면도
도 9a 내지 도 9f는 도 3b의 반도체 패키지에 대한 수지 봉지 과정 및 이 과정에서 발생할 수 있는 문제점을 나타낸 종단면도
도 10a 및 도 10b는 도 9a 내지 도 9f에서 보여진 문제점을 해결하기 위한 본 발명의 제4실시예를 나타낸 종단면도로서,
도 10a는 스몰 칩에 적용한 경우를 나타낸 종단면도
도 10b는 라지 칩에 적용한 경우를 나타낸 종단면도
도 11은 도 10a의 Ⅰ-Ⅰ선을 나타낸 횡단면도
도 12a 내지 도 12f는 제4실시예의 반도체 패키지에 대한 수지 봉지 과정을 나타낸 종단면도
도면의 주요부분에 대한 부호의 설명
1:아웃터리드 2:인너리드
3a,3b,3c,3d:히트 스프레드 3-1:가장자리부
3-2:돌출부 3-3:요철부
3-3a:레일형 돌기부 3-3b:육면체형 요입홈
3-3c:육면체형 돌기부 4a:라지 칩
4b:스몰 칩 5:본딩패드
6:전도성 연결부재 7:절연접착제
8:접합제 9:절연부재
10:몰드바디 10a:수지
11:관통홀 12:캐비티
13:에어벤트 14:다이패드
상기한 목적을 달성하기 위해, 본 발명은 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와, 상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부를 갖는 히트 스프레드와, 상기 인너리드의 선단부와 상기 히트 스프레드의 가장자리부 사이에 개재(介在)되어 상기 인너리드 선단이 히트 스프레드에 부착되도록 하는 절연접착제와, 상기 인너리드 선단 상부에 부착되는 절연부재가 구비됨을 특징으로 하는 리드 프레임이 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제2형태에 따르면, 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와, 상기 각 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부를 갖는 히트 스프레드와, 상기 히트 스프레드의 돌출부 상면 치수 범위 내에 접합되며 복수개의 본딩패드를 갖는 칩과, 상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제3형태에 따르면, 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와, 상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부를 갖는 히트 스프레드와, 상기 히트 스프레드 상면에 돌출부의 치수 범위를 넘어 인너리드부에까지 걸쳐지도록 접합되며 복수개의 본딩패드를 갖는 칩과, 상기 인너리드의 선단부와 상기 칩의 가장자리부 사이에 개재되는 절연부재와, 상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제4형태에 따르면, 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와, 상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부 및 하부면 상에 형성되는 요철부를 갖는 히트 스프레드와, 상기 히트 스프레드의 돌출부 상면 치수 범위 내에 접합되며 복수개의 본딩패드를 갖는 칩과, 상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제5형태에 따르면, 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와, 상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부 및 하부면 상에 형성되는 요철부를 갖는 히트 스프레드와, 상기 히트 스프레드 상면에 돌출부의 치수 범위를 넘어 인너리드 영역에 걸쳐지도록 접합되며 복수개의 본딩패드를 갖는 칩과, 상기 인너리드의 선단부와 상기 칩의 가장자리부 사이에 개재되는 절연부재와, 상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제6형태에 따르면, 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와, 상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부 및 상기 인너리드 선단과 돌출부 외측면 사이의 영역이 하부 영역과 연통하도록 상기 가장자리부에 형성되는 관통홀(through hole)을 구비한 히트 스프레드와, 상기 히트 스프레드의 돌출부 상면 치수 범위 내에 접합되며 복수개의 본딩패드를 갖는 칩과, 상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제7형태에 따르면, 아웃터리드와 상기 아웃터리드로부터 연장형성되는 인너리드로 이루어지는 복수개의 리드와, 상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부 및 상기 인너리드 선단과 돌출부 외측면 사이의 영역이 하부 영역과 연통하도록 상기 가장자리부에 형성되는 관통홀(through hole)을 구비한 히트 스프레드와, 상기 히트 스프레드 상면에 돌출부의 치수 범위를 넘어 인너리드 영역에 걸쳐지도록 접합되며 복수개의 본딩패드를 갖는 칩과, 상기 인너리드의 선단부와 상기 칩의 가장자리부 사이에 개재되는 절연부재와, 상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와, 상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.
이하, 본 발명의 실시예들을 첨부도면 도 3a 내지 도 12f를 참조하여 상세히 설명하면 다음과 같다.
도 3a 및 도 3b는 본 발명의 반도체 패키지의 제1실시예를 나타낸 종단면도로서, 도 3a는 스몰 칩에 적용한 경우를 나타낸 종단면도이고, 도 3b는 라지 칩에 적용한 경우를 나타낸 종단면도이다.
제1실시예에 따른 본 발명의 패키지는, 아웃터리드(1)(outer lead)와 상기 아웃터리드(1)로부터 연장 형성된 인너리드(2)(inner lead)로 이루어지는 복수개의 리드와, 상기 각 인너리드 선단부 저면에 위치하는 가장자리부(3-1)와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드의 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부(3-2)를 갖는 히트 스프레드(3)와, 상기 히트 스프레드(3a) 상면에 부착되는 반도체 칩(4a)(4b)과, 상기 반도체 칩에 형성되는 복수개의 본딩패드(5)와 상기 인너리드(2)를 각각 전기적으로 연결하는 전도성 연결부재(6)와, 상기 인너리드(2)들의 선단 하부에 부착되어 상기 인너리드(2) 하부에 히트 스프레드(3a)가 부착되도록 하는 절연접착제(7)와, 상기 칩(4a)(4b)이 히트 스프레드(3a)에 부착되도록 히트 스프레드(3a) 상면에 도포되는 접합제(8)가 구비되어 구성된다.
이 때, 상기 히트 스프레드(3a) 상면에 부착되는 반도체 칩은, 상기 히트 스프레드(3a)의 돌출부(3-2) 상면 치수 범위 내에 접합되는 스몰 칩(4a)일 경우와, 치수가 돌출부(3-2) 상면 치수 범위를 벗어나 인너리드(2) 영역에까지 걸쳐지는 라지 칩(4b)일 경우로 구분된다.
한편, 상기 히트 스프레드(3a) 상면에 부착되는 칩이 라지 칩(4b)인 경우에는 상기 인너리드(2) 선단부와 칩 사이에 절연부재(9)가 개재됨이 바람직하다.
이와 같이 구성된 본 발명의 제1실시예에 따른 반도체 패키지는 히트 스프레드(3a)의 돌출부(3-2) 상면과 인너리드(2)의 상면이 동일 평면상에 위치하므로 인해, 단차가 해소되는 구조이다.
따라서, 히트 스프레드(3a) 상면에 탑재되는 칩이 치수의 구애를 받지 않게 되므로 인해, 리드 프레임을 다시 설계 및 제작해야 하는 단점이 해소되며, 개발에 따른 비용 및 시간이 절감된다.
그리고, 칩 치수에 맞추어 여러 종류의 리드 프레임을 사용하지 않아도 됨에 따라, 공정장비의 개장(改裝) 필요성이 없어지므로인해, 비용상승 및 생산성 저하의 문제점을 발생시키게 된다.
도 4a 및 도 4b도 본 발명의 반도체 패키지의 제2실시예를 나타낸 종단면도로서, 도 4a는 스몰 칩에 적용한 경우를 나타낸 종단면도이고, 도 4b는 라지 칩에 적용한 경우를 나타낸 종단면도이다.
제2실시예에 따른 본 발명의 반도체 패키지는, 아웃터리드(1)(outer lead)와 상기 아웃터리드(1)로부터 연장형성된 인너리드(2)(inner lead)로 이루어지는 복수개의 리드와, 상기 각 인너리드(2) 선단부 저면에 위치하는 가장자리부(3-1)와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부(3-2) 및 하부면 상에 형성되는 요철부(3-3)를 갖는 히트 스프레드(3b)와, 상기 히트 스프레드(3b) 상면에 부착되는 반도체 칩(4a)(4b)과, 상기 반도체 칩(4a)(4b)에 형성되는 복수개의 본딩패드(5)와 상기 인너리드(2)를 각각 전기적으로 연결하는 전도성 연결부재(6)와, 상기 인너리드(2)의 선단 하부에 부착되어 상기 인너리드(2) 하부에 히트 스프레드(3b)가 부착되도록 하는 절연접착제(7)와, 상기 칩(4a)(4b)이 히트 스프레드(3b)에 부착되도록 히트 스프레드(3b) 상면에 도포되는 접합제(8)가 구비되어 구성된다.
이 경우 역시, 상기 히트 스프레드(3b) 상면에 부착되는 반도체 칩은, 상기 히트 스프레드(3b)의 돌출부(3-2) 상면의 치수 범위 내에 접합되는 스몰 칩(4a)일 경우와, 칩의 치수가 상기 히트 스프레드(3b)의 돌출부(3-1)의 치수 범위를 넘어 인너리드(2) 영역에까지 걸쳐지는 라지 칩(4b)일 경우로 구분됨은 제1실시예에서와 마찬가지이다.
한편, 상기 히트 스프레드(3a) 상면에 부착되는 칩이 라지 칩(4b)인 경우에는 상기 인너리드(2) 선단부와 칩 사이에 절연부재(9)가 개재됨이 바람직함은 제1실시예에서와 마찬가지이다.
이와 같이 구성된 본 발명의 제2실시예에 따른 반도체 패키지는 제1실시예에 나타낸 구조의 패키지와 동일한 작용을 하게 될 뿐만 아니라, 제1실시예에 나타낸 패키지 구조에 비해 방열성이 향상된다.
즉, 히트 스프레드(3b) 하부에 요철부(3-3)가 형성되어 히트 스프레드(3b)와 몰드바디(10)와의 접촉면적이 늘어나므로 인해, 반도체 칩 동작시의 열방출 능력을 증대시킬 수 있게 된다.
한편, 도 5는 도 4a 및 도 4b의 히트 스프레드의 형태를 나타낸 저면 사시도이고, 도 6은 도 4a 및 도 4b의 히트 스프레드의 다른 형태를 나타낸 저면 사시도로서, 도 4a 및 도 4b에서 나타나는 요철부(3-3)는 도 5의 레일형 돌기부(3-3a)에 의해 형성되거나, 도 6의 육면체형 요입홈(3-3b)에 의해 형성될 수 있다.
또한, 도 7은 도 4a 및 도 4b에 보여지는 히트 스프레드의 또 다른 형태를 나타낸 저면 사시도로서, 도 4의 요철부(3-3)가 육면체형 돌기부(3-3c)에 의해 형성될 수도 있음을 보여준다.
즉, 도 5 내지 도 7에 실시예로서 나타낸 히트 스프레드(3b-1)(3b-2)(3b-3)중, 도 5의 경우에는 레일형 돌기부(3-3a)를 길이방향에 대해 직교하는 방향으로 절개하고, 도 6의 경우에는 육면체형 요입홈(3-3b)을 지나도록 절개하며, 도 7의 경우에 있어서는 육면체형 돌기부(3-3c)를 지나도록 절개할 경우, 도 4a 및 도 4b에 나타낸 히트 스프레드(3b)와 동일한 단면 구조를 보여주게 된다.
한편, 도 8a 및 도 8b는 본 발명의 반도체 패키지의 제3실시예를 나타낸 종단면도로서, 도 8a는 스몰 칩에 적용한 경우를 나타낸 종단면도이고, 도 8b는 라지 칩에 적용한 경우를 나타낸 종단면도이다.
제3실시예에 따른 본 발명의 반도체 패키지는, 아웃터리드(1)(outer lead)와 상기 아웃터리드(1)로부터 연장형성된 인너리드(2)(inner lead)로 이루어지는 복수개의 리드와, 상기 각 인너리드(2) 선단부 저면에 위치하는 가장자리부(3-1)와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부(3-2)를 가지며 상기 돌출부(3-2) 하부의 구조가 상협하광형을 이루는 히트 스프레드(3c)와, 상기 히트 스프레드(3c) 상면에 부착되는 반도체 칩(4a)(4b)과, 상기 반도체 칩에 형성되는 복수개의 본딩패드(5)와 상기 인너리드(2)들을 각각 전기적으로 연결하는 전도성 연결부재(6)와, 상기 인너리드(2)들의 선단 하부에 부착되어 상기 인너리드(2) 하부에 히트 스프레드(3c)가 부착되도록 하는 절연접착제(7)와, 상기 칩(4a)(4b)이 히트 스프레드(3c)에 부착되도록 히트 스프레드(3c) 상면에 도포되는 접합제(8)가 구비되어 구성된다.
이 경우 역시, 상기 히트 스프레드(3c) 상면에 부착되는 반도체 칩은, 상기 히트 스프레드(3c)의 돌출부(3-2) 상면 치수 범위 내에 접합되는 스몰 칩(4a)일 경우와, 칩의 치수가 상기 히트 스프레드(3c)의 돌출부(3-2) 범위를 넘어 인너리드(2) 영역에까지 걸쳐지는 라지 칩(4b)일 경우로 구분됨은 제1 및 제2실시예에서와 마찬가지이다.
한편, 상기 히트 스프레드(3a) 상면에 부착되는 칩이 라지 칩(4b)인 경우에는 상기 인너리드(2) 선단부와 라지 칩(4b) 사이에 절연부재(9)가 개재됨이 바람직함은 제1 및 제2실시예에서와 마찬가지이다.
이와 같이 구성된 본 발명의 제3실시예에 따른 반도체 패키지는 제1실시예에 나타낸 구조의 패키지와 동일한 작용을 하는 한편, 제2실시예의 패키지와 같이 제1실시예에 나타낸 패키지에 비해 향상된 방열성을 나타내게 된다.
즉, 히트 스프레드(3c)의 돌출부(3-2)를 제외한 부분의 구조가 상협하광형을 이루므로써 히트 스프레드(3c)와 몰드바디(10)와의 접촉면적이 늘어나므로 인해, 칩 동작시의 열방출 능력을 증대시킬 수 있게 된다.
도 9a 내지 도 9f는 도 3b의 반도체 패키지에 대한 수지 봉지 과정 및 이 과정에서 발생할 수 있는 문제점을 나타낸 종단면도로서, 수지 봉지공정에서 에폭시 몰드 콤파운드(10a)가 상·하부 캐비티(12)를 따라 충진될 때, 에폭시 몰드 콤파운드(10a)의 상·하부 흐름의 불균형이 존재할 경우, 미충진 및 보이드 등의 불량이 발생하게 됨을 알 수 있다.
한편, 도 10a 및 도 10b는 도 9a 내지 도 9f에서 보여진 문제점을 해결하기 위한 본 발명의 제4실시예를 나타낸 종단면도로서, 도 10a는 스몰 칩에 적용한 경우를 나타낸 종단면도이고, 도 10b는 라지 칩에 적용한 경우를 나타낸 종단면도이다. 그리고 도 11은 도 10a의 Ⅰ-Ⅰ선을 나타낸 횡단면도이다.
제4실시예에 따른 본 발명의 반도체 패키지는, 아웃터리드(1)(outer lead)와 상기 상기 아웃터리드(1)로부터 연장형성된 인너리드(2)(inner lead)로 이루어지는 복수개의 리드와, 상기 각 인너리드(2) 선단부 저면에 위치하는 가장자리부(3-1)와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부(3-2) 및 상기 각 인너리드(2)들 선단과 돌출부(3-2) 외측면 사이에 형성된 공간부와 하부영역이 연통하도록 하는 관통홀(11)(through hole)을 갖는 히트 스프레드(3d)와, 상기 히트 스프레드(3d) 상면에 부착되는 반도체 칩(4a)(4b)과, 상기 반도체 칩에 형성되는 복수개의 본딩패드(5)와 상기 인너리드(2)들을 각각 전기적으로 연결하는 전도성 연결부재(6)와, 상기 인너리드(2)들의 선단 하부에 부착되어 상기 인너리드(2) 하부에 히트 스프레드(3d)가 부착되도록 하는 절연접착제(7)와, 상기 칩(4a)(4b)이 히트 스프레드(3d)에 부착되도록 히트 스프레드(3d) 상면에 도포되는 접합제(8)가 구비되어 구성된다.
이 경우 역시, 상기 히트 스프레드(3c) 상면에 부착되는 반도체 칩은, 상기 히트 스프레드(3c)의 돌출부(3-2) 상면 치수 범위 내에 접합되는 스몰 칩(4a)일 경우와, 칩의 치수가 상기 히트 스프레드(3c)의 돌출부(3-2) 범위를 넘어 인너리드(2) 영역에까지 걸쳐지는 라지 칩(4b)일 경우로 구분됨은 제1 내지 제3실시예에서와 마찬가지이다.
한편, 상기 히트 스프레드(3a) 상면에 부착되는 칩이 라지 칩(4b)인 경우에는 상기 인너리드(2) 선단부와 칩 사이에 절연부재(9)가 개재됨이 바람직함하며 이는 제1 내지 제3실시예에서와 마찬가지이다.
이와 같이 구성된 본 발명의 제4실시예에 따른 반도체 패키지는 제1실시예에 나타낸 구조의 패키지와 동일한 작용을 하는 한편, 수지 봉지공정에서 에폭시 몰드 콤파운드(10a)가 상·하부 캐비티(12)를 따라 충진될 때, 에폭시 몰드 콤파운드(10a)의 상·하부 흐름의 불균형에 따른 문제점을 해소해주게 된다.
도 12a 내지 도 12f는 제4실시예의 반도체 패키지를 에폭시 몰드 콤파운드로 봉지할 때의, 시간별 수지의 흐름을 보여주는 단면도로서, 수지가 상·하부 캐비티(12)를 따라 흐름에 있어서, 동일한 속도로 채워지고 있음을 보여주는 것이다.
즉, 히트 스프레드(3d)의 관통홀(11)이 상부 또는 하부의 수지가 먼저 흐르지 못하도록 상·하부간의 유동속도의 차이를 보정해 주므로써, 충진속도가 동일해지며 에어벤트(13)를 통한 에어 배출이 원활하게 이루어지게 된다.
이와 같이, 에어배출이 원할하게 이루어짐에 따라 칩(4a) 하단면과 히트 스프레드(3d) 및, 인너리드(2) 선단에 둘러 싸여 형성되는 공간에 수지가 완전하게 충진되고, 패키지의 모서리부분에도 완전하게 수지의 충진이 이루어지므로 인해 보이드(void) 및 미충진에 의한 패키지 불량을 방지할 수 있게 된다.
이상에서와 같이, 본 발명은 히트 스프레드를 갖는 반도체 패키지의 제조시, 다양한 치수의 반도체 칩을 치수에 구애받지 않고 동일 규격의 리드 프레임 상에서 패키징할 수 있도록 하며, 더 나아가 히트 스프레드의 방열성을 향상시키고 및 봉지시의 수지 미충진 등의 몰딩불량을 해소하여 패키지의 신뢰성을 향상시킬 수 있도록 한 것이다.

Claims (7)

  1. 아웃터리드(outer lead)와 상기 아웃터리드로부터 연장형성된 인너리드(inner lead)로 이루어지는 복수개의 리드와,
    상기 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부를 갖는 히트 스프레드와,
    상기 인너리드의 선단부와 상기 히트 스프레드의 가장자리부 사이에 개재되어 상기 인너리드들 선단이 히트 스프레드에 부착되도록 하는 절연접착제와,
    상기 인너리드들 선단 상부에 부착되는 절연부재가 구비됨을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    상기 히트 스프레드 하부에 요철이 형성됨을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    상기 히트 스프레드의 돌출부를 제외한 부분의 구조가 상협하광형을 이룸을 특징으로 하는 리드 프레임.
  4. 제 1항 내지 제 3 항중 어느 한 항에 있어서,
    상기 히트 스프레드의 가장자리부에,
    히트 스프레드 하부 영역이 각 인너리드들 선단과 돌출부 외측면 사이의 영역과 연통하도록 하는 관통홀(through hole)이 형성됨을 특징으로 하는 리드 프레임.
  5. 아웃터리드와 상기 아웃터리드로부터 연장형성된 인너리드로 이루어지는 복수개의 리드와,
    상기 각 인너리드 선단부 저면에 위치하는 가장자리부와 상기 인너리드의 선단으로부터 일정간격 이격되며 상면이 상기 인너리드 상면과 동일 평면을 이루도록 상기 가장자리부에 비해 돌출형성되는 돌출부를 갖는 히트 스프레드와,
    상기 히트 스프레드의 돌출부 상면 치수 범위 내에 접합되거나, 상기 돌출부의 치수 범위를 넘어 인너리드 영역에 걸쳐 접합되며 복수개의 본딩패드를 갖는 반도체 칩과,
    상기 히트 스프레드와 칩 사이에 개제되는 접합제와,
    상기 히트 스프레드와 인너리드 사이에 개재되는 절연접착제와,
    상기 칩의 본딩패드와 인너리드를 전기적으로 각각 연결하는 복수개의 전도성 연결부재와,
    상기 아웃터리드를 제외한 나머지 전체 구조를 감싸 봉지하는 몰드바디가 구비됨을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 히트 스프레드의 하부면 상에 요철이 형성됨을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 히트 스프레드의 가장자리부에,
    상기 인너리드 선단과 돌출부 외측면 사이의 영역이 하부 영역과 연통되도록 하는 관통홀(through hole)이 형성됨을 특징으로 하는 반도체 패키지.
KR1019980004029A 1998-02-11 1998-02-11 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지 KR100259080B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980004029A KR100259080B1 (ko) 1998-02-11 1998-02-11 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
JP35862998A JP3640557B2 (ja) 1998-02-11 1998-12-17 ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
US09/223,191 US6239487B1 (en) 1998-02-11 1998-12-30 Lead frame with heat spreader and semiconductor package therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004029A KR100259080B1 (ko) 1998-02-11 1998-02-11 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지

Publications (2)

Publication Number Publication Date
KR19990069643A KR19990069643A (ko) 1999-09-06
KR100259080B1 true KR100259080B1 (ko) 2000-06-15

Family

ID=19532880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004029A KR100259080B1 (ko) 1998-02-11 1998-02-11 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지

Country Status (3)

Country Link
US (1) US6239487B1 (ko)
JP (1) JP3640557B2 (ko)
KR (1) KR100259080B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6476471B1 (en) * 2000-03-14 2002-11-05 Analog Devices, Inc. Microelectronic-device assemblies and methods that exclude extraneous elements from sensitive areas
JP3502014B2 (ja) * 2000-05-26 2004-03-02 シャープ株式会社 半導体装置および液晶モジュール
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
US7067905B2 (en) * 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
JP3910144B2 (ja) * 2003-01-06 2007-04-25 シャープ株式会社 半導体発光装置およびその製造方法
TWI273680B (en) * 2003-03-27 2007-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with embedded heat spreader abstract of the disclosure
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
CN1323471C (zh) * 2004-05-20 2007-06-27 中国科学院半导体研究所 具有倾斜波导结构的半导体光放大器封装用的热沉
JP2007027535A (ja) * 2005-07-20 2007-02-01 Stanley Electric Co Ltd 光半導体装置
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US7906794B2 (en) * 2006-07-05 2011-03-15 Koninklijke Philips Electronics N.V. Light emitting device package with frame and optically transmissive element
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
JP4995764B2 (ja) * 2008-04-25 2012-08-08 力成科技股▲分▼有限公司 リード支持型半導体パッケージ
US7936057B2 (en) * 2008-11-04 2011-05-03 Seagate Technology Llc High bandwidth package
US8837164B2 (en) 2009-01-22 2014-09-16 Kyocera Corporation Substrate for mounting device and package for housing device employing the same
KR101092063B1 (ko) * 2009-04-28 2011-12-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
JP5857468B2 (ja) * 2011-06-22 2016-02-10 株式会社デンソー 半導体装置
US9418920B2 (en) * 2015-01-05 2016-08-16 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with thick die pad functioning as a heat sink
US10083899B2 (en) * 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
CN109637983B (zh) 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
JP6373545B1 (ja) * 2017-12-27 2018-08-15 三菱電機株式会社 半導体装置
CN109786516A (zh) * 2018-12-29 2019-05-21 中山市木林森电子有限公司 一种led封装装置及其制造方法
CN114597188A (zh) * 2020-12-02 2022-06-07 新光电气工业株式会社 引线框架、半导体装置及引线框架的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5378924A (en) 1992-09-10 1995-01-03 Vlsi Technology, Inc. Apparatus for thermally coupling a heat sink to a lead frame
US5402006A (en) 1992-11-10 1995-03-28 Texas Instruments Incorporated Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body

Also Published As

Publication number Publication date
KR19990069643A (ko) 1999-09-06
JP3640557B2 (ja) 2005-04-20
JPH11260987A (ja) 1999-09-24
US6239487B1 (en) 2001-05-29

Similar Documents

Publication Publication Date Title
KR100259080B1 (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US5763829A (en) Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US6777266B2 (en) Dual-chip integrated circuit package and method of manufacturing the same
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
US7816775B2 (en) Multi-die IC package and manufacturing method
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
JPH03280453A (ja) 半導体装置及びその製造方法
KR100345164B1 (ko) 스택 패키지
KR100262811B1 (ko) 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
KR100281122B1 (ko) 반도체패키지
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR100729028B1 (ko) 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지
KR100268922B1 (ko) 반도체패키지및그제조방법
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
KR20000014539U (ko) 반도체 패키지
KR20060066214A (ko) 칩 스택 패키지
KR200141125Y1 (ko) 리드프레임의 구조
JPH098209A (ja) 半導体装置およびモールド金型
KR200289924Y1 (ko) 리드프레임
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee