KR20010061847A - 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈 - Google Patents

열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈 Download PDF

Info

Publication number
KR20010061847A
KR20010061847A KR1019990064389A KR19990064389A KR20010061847A KR 20010061847 A KR20010061847 A KR 20010061847A KR 1019990064389 A KR1019990064389 A KR 1019990064389A KR 19990064389 A KR19990064389 A KR 19990064389A KR 20010061847 A KR20010061847 A KR 20010061847A
Authority
KR
South Korea
Prior art keywords
metal lead
receiving groove
package
ceramic body
plated
Prior art date
Application number
KR1019990064389A
Other languages
English (en)
Inventor
이남수
박창준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990064389A priority Critical patent/KR20010061847A/ko
Publication of KR20010061847A publication Critical patent/KR20010061847A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈을 개시한다. 개시된 본 발명은, 세라믹 재질의 패키지 몸체 표면에 반도체 칩이 수용되는 수용홈이 형성된다. 수용홈의 측벽에는 2단의 계단면이 형성되고, 상하 계단면과 각 계단면을 연결하는 측벽에 금속 리드가 도금된다. 반도체 칩이 수용홈의 저면에 접착되고, 그의 인너 리드가 금속 와이어에 의해 하부 계단면에 도금된 금속 리드에 전기적으로 연결된다. 패키지 몸체의 외곽은 열가소성 절연부로 둘러싸이고, 수용홈 내부는 상부 계단면에 도금된 금속 리드가 노출되도록 봉지제로 매립된다. 상부 금속 리드에 솔더 볼이 마운트된다. 상기된 구성을 갖는 패키지가 보드에 실장된다. 열가소성 절연부에는 가이드 핀이 일체로 형성되고, 가이드 핀이 삽입되는 안내공이 보드에 관통 형성된다. 또한, 실장 높이 조정을 위해, 가이드 핀에는 높이 조정턱이 형성되는 것이 바람직하다. 또는, 가이드 핀의 외측면에는 걸림턱이 형성되어서, 이 걸림턱이 안내공에 완전 삽입되어서 보드의 밑면에 걸리게 할 수도 있다.

Description

열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈{HEATSINK MERGED SEMICONDUCTOR PACKAGE AND MEMORY MODULE HAVING THE PACKAGE}
본 발명은 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈에 관한 것으로서, 보다 구체적으로는 반도체 칩에서 발생되는 열발산을 위한 히트 싱크를 갖는 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈에 관한 것이다.
반도체 패키지 내부에 내장되는 반도체 칩에서는 작동시 고열이 발생되므로, 이 고열을 외부로 신속하게 발산시키기 위한 히트 싱크가 구비된 여러 가지 종류의 반도체 패키지가 제시되었다.
도 1은 이러한 히트 싱크가 구비된 패키지의 한 예를 나타낸 것으로서, 도시된 바와 같이, 반도체 칩(1)의 양측으로 리드 프레임(2)이 배치되어, 그의 인너 리드가 금속 와이어(6)에 의해 반도체 칩(1)의 본드 패드에 전기적으로 연결되어 있다. 한편, 반도체 칩(1)과 리드 프레임(2)의 표면에는 접착제(3)를 매개로 히트 싱크(4)가 부착되어 있다. 리드 프레임(2)의 아우터 리드와 히트 싱크(4)의 표면만이 노출되도록, 전체 결과물이 봉지제(5)로 봉지되어 있다.
한편, 도 2에 도시된 패키지는 히트 싱크는 갖지 않지만 자체 구조에서 열발산 기능을 갖는 패키지로서, 도시된 바와 같이, 세라믹 몸체(7)에 형성된 홈부의 저면에 금 재질의 금속막(9)이 도금되어 있다. 반도체 칩(1)이 금속막(9)에 열압착되어 있고, 리드 프레임(2)이 세라믹 몸체(7)의 가장자리 표면에 접착되어 있다. 리드 프레임(2)의 인너 리드가 반도체 칩(1)의 본드 패드에 금속 와이어(6)에 의해 전기적으로 연결되어 있다. 한편, 리드 프레임(2) 상부에는 세라믹 캡(8)이 씌워져 있다.
도 1 및 도 2에 도시된 열방출형 패키지는 다음과 같은 문제점을 갖고 있다.
먼저, 도 1에 도시된 패키지는 히트 싱크를 별도로 부착하는 공정이 추가된다. 또한, 방열 면적은 봉지제로부터 노출된 히트 싱크의 표면에 국한되기 때문에, 열발산 특성이 그다지 우수하지 못하다. 특히, 히트 싱크로 인해서 패키지의 두께가 매우 두꺼워지는 문제점이 있다.
한편, 도 2에 도시된 패키지는 히트 싱크가 사용되지 않으므로 도 1에 도시된 패키지가 갖는 문제점은 해소되지만, 몸체와 캡의 재질인 세라믹의 가격이 매우 비싼 관계로 패키지 가격이 동반하여 비싸지는 단점이 있다. 또한, 세라믹 캡은 반도체 칩에 직접 접촉하지 않으므로, 세라믹 캡으로부터의 열발산 효율이 낮다는 문제점이 있다.
따라서, 본 발명은 종래의 열방출형 패키지가 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 별도의 히트 싱크 부착 공정을 생략할 수 있도록 하여 패키징 공정을 단순화시키고, 히트 싱크 기능을 하는 구조물이 패키지 내부에서일체화되도록 하여 패키지 두께의 증가도 방지할 수 있는 열방출형 반도체 패키지를 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기된 목적을 달성하는 패키지가 실장된 메모리 모듈을 제공하는데 있다.
도 1 및 도 2는 종래의 열방출형 패키지를 나타낸 단면도.
도 3 내지 도 17은 본 발명의 실시예 1에 따른 열방출형 반도체 패키지를 제조 공정 순서대로 나타낸 도면.
도 18은 본 발명의 실시예 2에 따른 메모리 모듈을 나타낸 단면도.
도 19는 본 발명의 실시예 3에 따른 열방출형 패키지를 나타낸 사시도.
도 20은 실시예 3에 따른 패키지가 실장된 메모리 모듈을 나타낸 단면도.
도 21은 본 발명의 실시예 4에 따른 세라믹 몸체를 나타낸 사시도.
도 22는 실시예 4에 따라 최종적으로 완성된 패키지를 나타낸 사시도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 11 ; 본드 패드
20 ; 세라믹 몸체 21 ; 수용홈
22 ; 하부 계단면 23 ; 상부 계단면
24 ; 요철부 25 ; 돌출부
30 ; 금속 리드 50 ; 열가소성 절연부
51 ; 가이드 핀 60 ; 금속 와이어
70 ; 봉지제 80 ; 솔더 볼
90 ; 보드 91 ; 전극 패드
92 ; 안내공
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 열방출형 반도체 패키지는 다음과 같은 구성으로 이루어진다.
세라믹 재질의 패키지 몸체 표면에 반도체 칩이 수용되는 수용홈이 형성된다. 수용홈의 측벽에는 2단의 계단면이 형성되고, 상하 계단면과 각 계단면을 연결하는 측벽에 금속 리드가 도금된다. 반도체 칩이 수용홈의 저면에 접착되고, 그의 인너 리드가 금속 와이어에 의해 하부 계단면에 도금된 금속 리드에 전기적으로 연결된다. 패키지 몸체의 외곽은 열가소성 절연부로 둘러싸이고, 수용홈 내부는 상부 계단면에 도금된 금속 리드가 노출되도록 봉지제로 매립된다. 상부 금속 리드에 솔더 볼이 마운트된다.
상기된 구성을 갖는 패키지가 보드에 실장된다. 열가소성 절연부에는 가이드 핀이 일체로 형성되고, 가이드 핀이 삽입되는 안내공이 보드에 관통 형성된다. 또한, 실장 높이 조정을 위해, 가이드 핀에는 높이 조정턱이 형성되는 것이 바람직하다. 또는, 가이드 핀의 외측면에는 걸림턱이 형성되어서, 이 걸림턱이 안내공에 완전 삽입되어서 보드의 밑면에 걸리게 할 수도 있다.
상기된 본 발명의 구성에 의하면, 패키지 몸체로서 세라믹이 사용되고, 이패키지 몸체의 밑면이 외부로 노출되므로써, 방열 특성이 향상된다. 또한, 고가인 세라믹 패키지 몸체가 패키지 전체의 몸체로 구성되지 않고, 그의 외곽에는 저가인 열가소성 절연부로 둘러싸이게 되므로써, 패키지의 가격 상승을 피할 수가 있게 된다. 또한, 반도체 칩은 방열 기능을 하는 패키지 몸체내에 수용되므로써, 패키지 두께의 증가도 방지된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 3 내지 도 17은 본 발명의 실시예 1에 따른 열방출형 반도체 패키지를 제조 공정 순서대로 나타낸 도면이다.
먼저, 사시도인 도 3과 도 3에 대한 단면도인 도 4에 도시된 세라믹 몸체(20)를 준비한다. 세라믹 몸체(20) 표면에는 반도체 칩이 수용되는 수용홈(21)이 형성되고, 수용홈(21)의 측벽에는 2단의 계단면, 즉 상부 계단면(23)과 하부 계단면(22)이 형성된다. 또한, 방열 면적 확장을 위해, 세라믹 몸체(20)의 밑면에는 요철부(24)가 형성되고, 외측면에는 돌출부(25)가 형성된다.
이어서, 사시도인 도 5와 이에 대한 단면도인 도 6에 도시된 바와 같이, 각 계단면(22,23)과 그 사이를 연결하는 측벽에 금 재질의 금속 리드(30)를 도금한다.
한편, 세라믹 몸체(20)의 재질인 세라믹은 고가이므로, 이러한 고가의 세라믹으로 패키지 몸체 전체를 구성하게 되면 패키지 가격이 상승되므로, 이를 피하기 위해, 세라믹 몸체(20)의 외곽을 열가소성 절연부(50)로 둘러싸는 몰딩 공정을 실시한다. 도 7에 도시된 바와 같이, 수용홈(21)을 차폐하면서 세라믹 몸체(20)의 외곽을 따라서는 공간(42)이 형성되도록 하는 상하부 다이(40,41)내에 세라믹 몸체(20)을 안치시킨 상태에서, 공간(42)으로 열가소성 재질의 절연 물질을 주입한 후 경화시킨다.
그러면, 도 8과 같이, 세라믹 몸체(20)의 외곽에는 열가소성 절연부(50)로 둘러싸이는데, 이때 열가소성 절연부(50)의 표면에는 가이드 핀(51)이 형성된다. 이 가이드 핀(51)은 상기 공간(42)의 형상에 의해 형성되는데, 후술되는 패키지를 보드에 실장할 때, 가이드 핀(51)이 안내 역할을 하게 된다.
이어서, 도 9와 같이 수용홈(21)의 저면에 접착제(12)를 도포하고, 반도체 칩(10)을 접착제(12)를 매개로 수용홈(21)의 저면에 접착한다. 접착제(12)로는 은 입자가 혼합된 에폭시가 바람직하다. 그런 다음, 도 10에 도시된 바와 같이 하부 계단면(22)에 도금된 금속 리드(3)와 반도체 칩(10)의 본드 패드(11)를 금속 와이어(60)로 전기적으로 연결시킨다. 이때, 금속 와이어(60)가 세라믹 몸체(20)의 가장자리 표면보다 돌출되지 않도록 하는 것이 중요하다. 도 11은 와이어 본딩된 상태를 나타낸 도 10에 대한 사시도이다.
계속해서, 도 12와 같이, 디스펜서로부터 봉지제(70)를 수용홈(21)내에 도포하여, 수용홈(21) 내부를 봉지제(70)로 완전 매립한다. 그러면, 봉지제(70) 표면이 세라믹 몸체(20)의 가장자리 표면과 동일 평면이 된다. 물론, 금속 와이어(60)는 봉지제(70) 내부에 수용되어 노출되지 않게 된다.
이어서, 도 13에 도시된 바와 같이, 상부 계단면(23)에 도금된 금속 리드(30) 부분, 볼 랜드가 노출되도록 해당 부위상에 형성된 봉지제(70) 부분을 식각하여 제거한다. 그런 다음, 노출된 금속 리드(30) 부분상에 솔더 볼(80)을 마운트한다. 한편, 도 14는 도 13에 대한 사시도로서, 솔더 볼(80)의 마운트 위치를 명확하게 나타낸 것이다.
패키징 공정은 이상의 공정으로 완료되고, 이후의 공정은 상기된 구조의 패키지를 보드에 실장하여 메모리 모듈을 제조하는 공정이다. 도 16에 도시된 바와 같이, 보드(90) 표면에는 전극 패드(91)가 배치되고, 외곽으로는 안내공(92)이 형성된다. 패키지를 보드(90)에 실장하게 되면, 솔더 볼(80)이 전극 패드(91)에 솔더를 매개로 접합되고, 이때 열가소성 절연부(50)의 가이드 핀(51)이 안내공(92)에 삽입되어, 솔더 볼(80)과 전극 패드(91)의 접합 위치를 안내하게 된다.
[실시예 2]
도 18은 본 발명의 실시예 2에 따른 메모리 모듈을 나타낸 단면도이다. 실시예 1에서는 가이드 핀(51)이 안내공(92)에 삽입되는 길이에 제한이 없었으나, 본 실시예 2에서는 가이드 핀(51)에 높이 조정턱(52)이 형성되어서, 이 높이 조정턱(52)이 보드(90)의 표면에 접촉하는 것에 의해, 가이드 핀(51)의 삽입 길이가 제한된다.
가이드 핀(51)의 삽입 길이를 조정하게 되면, 예를 들어 높이 조정턱(52)의 위치를 하향 조정하면, 가이드 핀(51)이 안내공(92)에 더 많이 삽입되므로, 솔더 볼(81)이 호리병 형상으로 형성된다. 반면에, 높이 조정턱(52)의 위치를 상향 조정하면, 가이드 핀(51)이 안내공(92)에 덜 삽입되므로, 이번에는 솔더 볼이 항아리 형상으로 형성될 것이다.
특히, 솔더 볼을 호리병 형상으로 형성하는게 바람직한데, 그 이유는 호리병 형상의 밑면은 거의 평면 구조가 되므로, 볼 형상보다 전극 패드(91)에 접촉하는 면적이 확장되어, 솔더 볼의 접합 강도를 강화시킬 수가 있게 된다.
[실시예 3]
도 19는 본 발명의 실시예 3에 따른 열방출형 패키지를 나타낸 사시도이고, 도 20은 이러한 패키지가 실장된 메모리 모듈을 나타낸 단면도이다.
도 19에 도시된 바와 같이, 가이드 핀(51)은 열가소성 절연부(50)의 외측면과 소정 간격을 두고 평행하게 하부로 연장된다. 가이드 핀(51)의 하단 외측면에는 걸림턱(53)이 형성된다. 따라서, 걸림턱(53)이 삽입되는 사각 형상의 걸림공(93)이 도 20에 도시된 바와 같이, 보드(90)에 형성된다.
즉, 가이드 핀(51)이 걸림공(93)에 삽입된 후, 외측을 향하는 걸림턱(53)이 보드(90)의 밑면에 걸리기 때문에, 패키지가 보드(90)에 실장된 후의 접합 강도가 대폭 강화된다. 한편, 열가소성 절연부(50)의 밑면이 보드(90)의 표면에 접촉되어, 패키지의 실장 높이를 조정하는 역할을 하게 된다.
[실시예 4]
도 21은 본 발명의 실시예 4에 따른 세라믹 몸체를 나타낸 사시도이고, 도 22는 실시예 4에 따라 최종적으로 완성된 패키지를 나타낸 사시도이다.
도 21에 도시된 바와 같이, 다른 구조는 실시예 1과 동일하고 다만 세라믹 몸체(20)의 대향하는 양측 상단에 단차부(26)가 형성된다. 따라서, 실시예 1의 열가소성 절연물질을 이용한 몰딩 공정에서, 열가소성 절연물질이 실시예 1에서는 수용홈(21) 내로 진입하지 못하였으나, 본 실시예 4에서는 단차부(26)를 통해 열가소성 절연물질이 수용홈(21) 내부로 진입하게 되어, 수용홈(21) 내부도 몰딩하게 된다.
그러므로, 실시예 1과는 달리 실시예 4에서는 봉지제를 도포하여 경화시키는 공정이 생략된다. 따라서, 몰딩 공정전에, 미리 반도체 칩을 수용홈내에 접착하고, 와이어 본딩 공정을 먼저 실시한 후, 몰딩 공정을 실시한다는 공정상의 순서도 약간 변경된다.
도 22는 이러한 방법에 의해 완성된 패키지 저면을 나타낸 사시도로서, 도시된 바와 같이 세라믹 몸체(20)의 외곽 표면만이 열가소성 절연부(50)로부터 노출된 상태이고, 솔더 볼(80)이 볼 랜드에 마운트되는 과정을 도시하고 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패키지 몸체로서 세라믹이 사용되고, 이 패키지 몸체의 밑면이 외부로 노출되므로써, 방열 특성이 향상된다. 또한, 고가인 세라믹 패키지 몸체가 패키지 전체의 몸체로 구성되지 않고, 그의 외곽에는 저가인 열가소성 절연부로 둘러싸이게 되므로써, 패키지의 가격 상승을 피할 수가 있게 된다. 또한, 반도체 칩은 방열 기능을 하는 패키지 몸체내에 수용되므로써, 패키지 두께의 증가도 방지된다.
아울러, 상기된 효과를 발휘하는 패키지가 보드에 실장될 때, 열가소성 절연부에 형성된 가이드 핀이 보드의 안내공에 삽입되므로써, 패키지를 정확한 위치에 실장할 수가 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 표면에 수용홈이 형성되고, 상기 수용홈의 측벽에는 상하 2단의 계단면이 형성된 세라믹 몸체;
    상기 상하 계단면과 그 사이에 위치한 측벽 부분에 도금된 금속 리드;
    상기 세라믹 몸체의 주위를 둘러싸는 열가소성 절연부;
    상기 수용홈의 저면에 접착되고, 표면에 본드 패드가 배치된 반도체 칩;
    상기 반도체 칩의 본드 패드와 하부 계단면에 형성된 금속 리드 부분을 전기적으로 연결하는 금속 와이어;
    상기 상부 계단면에 도금된 금속 리드 부분이 노출되도록, 상기 수용홈 내부에 매립된 봉지제; 및
    상기 상부 계단면에 도금된 금속 리드 부분에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 열방출형 반도체 패키지.
  2. 제 1 항에 있어서, 상기 세라믹 몸체의 밑면에는 요철부가 형성된 것을 특징으로 하는 열방출형 반도체 패키지.
  3. 제 1 항에 있어서, 상기 세라믹 몸체의 외측면에 최소한 하나 이상의 돌출부가 형성된 것을 특징으로 하는 열방출형 반도체 패키지.
  4. 표면에 수용홈이 형성되고, 상기 수용홈의 측벽에는 상하 2단의 계단면이 형성되며, 가장자리 상단에는 단차부가 형성된 세라믹 몸체;
    상기 상하 계단면과 그 사이에 위치한 측벽 부분에 도금된 금속 리드;
    상기 수용홈의 저면에 접착되고, 표면에 본드 패드가 배치된 반도체 칩;
    상기 반도체 칩의 본드 패드와 하부 계단면에 형성된 금속 리드 부분을 전기적으로 연결하는 금속 와이어;
    상기 상부 계단면에 도금된 금속 리드 부분이 노출되도록 상기 수용홈 내부에 매립되고, 또한 상기 세라믹 몸체 외곽을 둘러싸는 열가소성 절연부; 및
    상기 상부 계단면에 도금된 금속 리드 부분에 마운트된 솔더 볼을 포함하는 것을 특징으로 하는 열방출형 반도체 패키지.
  5. 제 4 항에 있어서, 상기 세라믹 몸체의 밑면에는 요철부가 형성된 것을 특징으로 하는 열방출형 반도체 패키지.
  6. 제 4 항에 있어서, 상기 세라믹 몸체의 외측면에 최소한 하나 이상의 돌출부가 형성된 것을 특징으로 하는 열방출형 반도체 패키지.
  7. 표면에 수용홈이 형성되고, 상기 수용홈의 측벽에는 상하 2단의 계단면이 형성된 세라믹 몸체;
    상기 상하 계단면과 그 사이에 위치한 측벽 부분에 도금된 금속 리드;
    상기 세라믹 몸체의 주위를 둘러싸고, 가이드 핀이 일체로 형성된 열가소성 절연부;
    상기 수용홈의 저면에 접착되고, 표면에 본드 패드가 배치된 반도체 칩;
    상기 반도체 칩의 본드 패드와 하부 계단면에 형성된 금속 리드 부분을 전기적으로 연결하는 금속 와이어;
    상기 상부 계단면에 도금된 금속 리드 부분이 노출되도록, 상기 수용홈 내부에 매립된 봉지제;
    상기 상부 계단면에 도금된 금속 리드 부분에 마운트된 솔더 볼; 및
    상기 솔더 볼이 실장되는 전극 패드가 표면에 배치되고, 상기 열가소성 절연부의 가이드 핀이 삽입되는 안내공이 관통 형성된 보드를 포함하는 것을 특징으로 하는 메모리 모듈.
  8. 제 7 항에 있어서, 상기 가이드 핀의 내측면에, 상기 보드 표면에 접촉되어 상기 솔더 볼의 실장 높이를 제한하는 높이 조정턱이 형성된 것을 특징으로 하는 메모리 모듈.
  9. 제 7 항에 있어서, 상기 가이드 핀의 하단 외측면에, 상기 안내공에 관통 삽입되어 보드의 밑면에 걸리는 걸림턱이 형성된 것을 특징으로 하는 메모리 모듈.
KR1019990064389A 1999-12-29 1999-12-29 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈 KR20010061847A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064389A KR20010061847A (ko) 1999-12-29 1999-12-29 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064389A KR20010061847A (ko) 1999-12-29 1999-12-29 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈

Publications (1)

Publication Number Publication Date
KR20010061847A true KR20010061847A (ko) 2001-07-07

Family

ID=19631688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064389A KR20010061847A (ko) 1999-12-29 1999-12-29 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈

Country Status (1)

Country Link
KR (1) KR20010061847A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498990B1 (ko) * 2014-07-31 2015-03-05 대봉엘에스 주식회사 유수식 멸균수 어류 양식방법
KR20190130950A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 반도체 패키지
US11404347B2 (en) 2018-05-15 2022-08-02 Nepes Co., Ltd. Semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498990B1 (ko) * 2014-07-31 2015-03-05 대봉엘에스 주식회사 유수식 멸균수 어류 양식방법
KR20190130950A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 반도체 패키지
US11404347B2 (en) 2018-05-15 2022-08-02 Nepes Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US6873041B1 (en) Power semiconductor package with strap
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US6566164B1 (en) Exposed copper strap in a semiconductor package
EP2605276B1 (en) Packaged leadless semiconductor device
US7994633B2 (en) Substrate for electrical device
US6847104B2 (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH11260987A (ja) ヒートスプレッドを有するリードフレーム及び同リードフレームを用いた半導体パッケージ
US6967395B1 (en) Mounting for a package containing a chip
US20020079570A1 (en) Semiconductor package with heat dissipating element
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
CN114883287A (zh) 半导体封装结构及封装方法
JPH10335577A (ja) 半導体装置及びその製造方法
EP2545584B1 (en) Package having spaced apart heat sink
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
JP2002124627A (ja) 半導体装置及びその製造方法
KR19980084769A (ko) 고방열 패키지 및 그 제조방법
KR0163864B1 (ko) 적층형 반도체 패키지의 열방출 구조
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20060066214A (ko) 칩 스택 패키지
KR20000006787U (ko) 멀티 칩 패키지
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR20000004424A (ko) 스택 칩 패키지
KR100267766B1 (ko) 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid