KR200337333Y1 - 반도체 패키지 제조시의 히트 스프레드 유동방지구조 - Google Patents

반도체 패키지 제조시의 히트 스프레드 유동방지구조 Download PDF

Info

Publication number
KR200337333Y1
KR200337333Y1 KR20-1999-0008280U KR19990008280U KR200337333Y1 KR 200337333 Y1 KR200337333 Y1 KR 200337333Y1 KR 19990008280 U KR19990008280 U KR 19990008280U KR 200337333 Y1 KR200337333 Y1 KR 200337333Y1
Authority
KR
South Korea
Prior art keywords
die pad
heat spread
heat
mold
mold body
Prior art date
Application number
KR20-1999-0008280U
Other languages
English (en)
Other versions
KR20000020861U (ko
Inventor
임세진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20-1999-0008280U priority Critical patent/KR200337333Y1/ko
Publication of KR20000020861U publication Critical patent/KR20000020861U/ko
Application granted granted Critical
Publication of KR200337333Y1 publication Critical patent/KR200337333Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 다이패드 또는 히트 스프레드의 구조를 개선하여, 반도체 소자 몰딩시에 몰드 금형 내에서의 히트 스프레드(heat spread) 유동이 방지되도록 하므로써, 히트 스프레드 노출에 따른 몰딩 불량을 방지할 수 있도록 한 것이다.
이를 위해, 본 고안은 반도체 칩(1)이 안착되는 평판형의 다이패드(2)와, 상기 다이패드 주위에 위치하며 몰딩후 몰드바디(7) 내측에 위치하는 인너리드(3)와, 상기 인너리드로부터 연장형성되며 몰드바디(7) 외측으로 노출되는 아웃터리드(4)와, 상기 반도체 칩(1)의 본딩패드(8)와 인너리드(3)를 전기적으로 연결시키는 전도성 연결부재인 와이어(5)와, 상기 다이패드(2) 하부에 위치하게 되며 상기 다이패드(2) 저면에 접촉하는 메사부(600)가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드(6)와, 상기 칩과 와이어(5) 및 히트 스프레드(6)가 노출되지 않도록 봉지(encapsulation)하는 몰드바디(7)로 구성된 반도체 패키지에 있어서; 상기 히트 스프레드(6)의 메사부(600)에 형합되어 몰드 금형내에서의 히트 스프레드(6) 유동이 방지되도록 하는 요입부(200)가 상기 다이패드(2)에 구비되는 반도체 패키지의 히트 스프레드 유동방지구조가 제공된다.

Description

반도체 패키지 제조시의 히트 스프레드 유동방지구조{structure for clamping heat spread in fabrication of semiconductor package}
본 고안은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체소자(칩)가 안착되는 다이패드 또는 히트 스프레드의 구조 개선을 통해 반도체 소자 몰딩시 히트 스프레드(heat spread)가 몰드 금형 내에서 유동하는 현상을 방지할 수 있도록 한 것이다.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.
한편, 반도체 패키지에 있어서는 반도체소자 동작시 발생하는 열에 대한 방열성능이 신뢰성 측면에서 매우 중요하다.
따라서, 도 1에서와 같이 방열수단인 히트 스프레드(6)를 사용하여 방열성능을 높이기도 한다.
도 1을 참조하여 방열수단인 히트 스프레드(heat spread)를 구비한 종래의 반도체 패키지에 대해 개략적으로 설명하면 다음과 같다.
도 1은 종래의 히트 스프레드를 구비한 반도체 패키지 구조를 도시한 것으로서, 반도체 칩(1)이 부착되는 다이패드(2)와, 상기 다이패드(2) 주위에 위치하며몰딩시 몰드바디(7) 내측에 위치하는 인너리드(3)와, 상기 인너리드(3)로부터 연장형성되며 몰딩시 몰드바디(7) 외측으로 노출되는 아웃터리드(4)와, 상기 반도체 칩(1)의 본딩패드(8)와 인너리드(3)를 전기적으로 연결시키는 전도성 연결부재인 와이어(5)와, 상기 다이패드(2) 하부에 위치하는 방열부재인 히트 스프레드(6)와, 상기 칩과 와이어(5)가 노출되지 않도록 봉지(encapsulation)하는 몰드바디(7)로 구성된다.
이 때, 상기 히트 스프레드(6)는 그 주변부에 비해 높게 형성되어 다이패드 저면에 닿는 메사부(600)(mesa portion)를 가지며, 몰딩 완료후 몰드바디(7) 내측에 위치하게 된다.
한편, 상기 히트 스프레드(6)가 구비되는 반도체 패키지의 패키징 과정은 다음과 같다.
먼저, 리드 프레임의 다이패드(2) 상면에 반도체 칩(1)을 부착하고, 상기 반도체 칩(1)의 본딩패드(8)와 인너리드(3)를 와이어(5)로 본딩한다.
그 후, 상기 리드 프레임을 몰드 금형(mold die)(도시는 생략함)내에 로딩시켜 몰딩을 행하게 된다.
이 때, 상기 몰드 금형내로 리드 프레임을 로딩하기 전에 상기 몰드 금형내에 히트 스프레드(6)를 삽입하여 몰딩을 행하게 된다.
한편, 몰딩을 수행한 후에는 리드 프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)(도시는 생략함)를 자르는 트리밍(Triming) 및, 아웃터 리드(Out Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.
상기와 같이 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 도 1에 나타낸 바와 같은 구조의 반도체 패키지를 얻을 수 있다.
이 때, 상기한 솔더링 공정은 공정 특성을 고려하여 트리밍 전에 실시될 수도 있다.
그러나, 이와 같은 종래의 반도체 패키지 제조시에는 히트 스프레드(6)가 다이패드 하부에 접착되어 고정된 상태가 아니라, 단순히 다이패드(2) 하부에 위치하여 다이패드가 누르는 힘을 약간 받는 상태에서 몰딩이 진행된다.
이에 따라, 몰딩이 수행될 때 몰딩수지의 주입 압력에 의해 히트 스프레드(6)가 제자리를 지키지 못하고 몰드 금형내에서 유동하게 될 우려가 많았으며, 히트 스프레드(6)가 몰드 금형 내에서 유동하게 될 경우, 도 3에 나타낸 바와 같이, 몰딩이 완료된 후에 히트 스프레드(6)가 몰드바디(7) 외측으로 돌출되므로써 패키지 외관불량을 야기하는 등의 문제점이 있었다.
요컨대, 종래에는 히트 스프레드(6)가 몰드 금형내에서 일정한 위치를 지키지 못한 상태에서 몰딩이 행해지므로, 몰딩시 에폭시 몰딩 콤파운드의 주입 압력에 의해 몰드 금형내에서 히트 스프레드(6)가 제자리를 지키지 못하고 유동하게 되므로써, 몰딩후 히트 스프레드(6)의 가장자리가 몰드바디(7) 외측으로 노출되는 몰딩 불량을 야기하게 되는 문제점이 있었다.
본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 다이패드 또는 히트 스프레드의 구조를 개선하여, 반도체 소자 몰딩시에 몰드 금형 내에서의 히트스프레드(heat spread) 유동이 방지되도록 하므로써, 몰딩 완료 후 히트 스프레드가 몰드바디 외측으로 노출되는 현상을 미연에 방지할 수 있도록 한 반도체 패키지 제조시의 히트 스프레드 유동방지구조를 제공하는데 그 목적이 있다.
도 1은 히트 스프레드가 구비된 종래의 반도체 패키지 구조를 나타낸 종단면도
도 2는 종래 기술에서의 문제점을 나타낸 종단면도
도 3은 본 고안의 제1실시예에 따른 반도체 패키지를 나타낸 종단면도
도 4은 본 고안의 제2실시예에 따른 반도체 패키지를 나타낸 종단면도
도 5는 본 고안의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1:반도체 칩 2:다이패드
200:요입부 201:요입홈
3:인너리드 4:아웃터리드
5:와이어 6:히트 스프레드
600:메사부 601:돌기부
602:배플 7:몰드바디
8:본딩패드
상기한 목적을 달성하기 위해, 본 고안은 반도체 칩이 안착되는 평판형의 다이패드와, 상기 다이패드 주위에 위치하며 몰딩시 몰드바디 내측에 위치하는 인너리드와, 상기 인너리드로부터 연장형성되며 몰딩시 몰드바디 외측으로 노출되는 아웃터리드와, 상기 반도체 칩의 본딩패드와 인너리드를 전기적으로 연결시키는 전도성 연결부재인 와이어와, 상기 반도체 칩에서 발생하는 열을 외부로 배출시키도록 상기 다이패드 하부에 위치하게 되며 상기 다이패드 저면에 접촉하는 메사부가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드와, 상기 칩과 와이어 및 히트 스프레드가 노출되지 않도록 봉지(encapsulation)하는 몰드바디로 구성된 반도체 패키지에 있어서; 상기 히트 스프레드의 메사부에 형합되어 몰드 금형내에서의 히트 스프레드 유동이 방지되도록 하는 요입부가 상기 다이패드에 구비됨을 특징으로 하는 반도체 패키지의 히트 스프레드 유동방지구조가 제공된다.
상기한 목적을 달성하기 위한 본 고안의 다른 형태에 따르면, 본 고안은 반도체 칩이 안착되는 평판형의 다이패드와, 상기 다이패드 주위에 위치하며 몰딩시 몰드바디 내측에 위치하는 인너리드와, 상기 인너리드로부터 연장형성되며 몰딩시 몰드바디 외측으로 노출되는 아웃터리드와, 상기 반도체 칩의 본딩패드와 인너리드를 전기적으로 연결시키는 전도성 연결부재인 와이어와, 상기 반도체 칩에서 발생하는 열을 외부로 배출시키도록 상기 다이패드 하부에 위치하게 되며 상기 다이패드 저면에 접촉하는 메사부가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드와, 상기 칩과 와이어 및 히트 스프레드가 노출되지 않도록 봉지(encapsulation)하는 몰드바디로 구성된 반도체 패키지에 있어서; 상기 다이패드 하부에 적어도 하나 이상의 요입홈을 형성하고, 상기 다이패드 하부에 위치하는 히트 스프레드의 메사부에는 상기 다이패드의 요입홈에 형합하는 돌기를 형성하여서 됨을 특징으로 하는 반도체 패키지의 히트 스프레드 유동방지구조가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 고안의 또 다른 형태에 따르면, 본 고안은 반도체 칩이 안착되는 평판형의 다이패드와, 상기 다이패드 주위에 위치하며 몰딩시 몰드바디 내측에 위치하는 인너리드와, 상기 인너리드로부터 연장형성되며 몰딩시 몰드바디 외측으로 노출되는 아웃터리드와, 상기 반도체 칩의 본딩패드와 인너리드를 전기적으로 연결시키는 전도성 연결부재인 와이어와, 상기 반도체 칩에서 발생하는 열을 외부로 배출시키도록 상기 다이패드 하부에 위치하게 되며 상기 다이패드 저면에 접촉하는 메사부가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드와, 상기 칩과 와이어 및 히트 스프레드가 노출되지 않도록 봉지(encapsulation)하는 몰드바디로 구성된 반도체 패키지에 있어서; 상기 다이패드 하부에 위치하는 히트 스프레드의 메사부 가장자리에 상기 다이패드 외측면을 둘러싸는 배플을 형성하여서 됨을 특징으로 하는 반도체 패키지의 히트 스프레드 유동방지구조가 제공된다.
이하, 본 고안의 실시예들을 첨부도면 도 1 내지 도 3을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 3은 본 고안의 제1실시예에 따른 반도체 패키지를 나타낸 종단면도로서, 본 고안의 제1실시예는 반도체 칩(1)이 안착되는 다이패드(2)와, 상기 다이패드(2) 주위에 위치하며 몰딩시 몰드바디(7) 내측에 위치하는 인너리드(3)와, 상기 인너리드(3)로부터 연장형성되며 몰딩시 몰드바디(7) 외측으로 노출되는 아웃터리드(4)와, 상기 반도체 칩(1)의 본딩패드(8)와 인너리드(3)를 전기적으로 연결시키는 전도성 연결부재인 와이어(5)와, 상기 반도체 칩(1)에서 발생하는 열을 외부로 배출시키도록 상기 다이패드(2) 하부에 위치하며 주변부에 비해 상부로 돌출형성되어 다이패드(2) 저면에 접촉하는 메사부(600)를 구비한 히트 스프레드(6)와, 상기 칩과 와이어(5) 및 히트 스프레드(6)가 외부로 노출되지 않도록 봉지(encapsulation)하는 몰드바디(7)를 구비한 반도체 패키지에 있어서; 상기 히트 스프레드(6)의 메사부(600)에 형합되어 몰드 금형내에서의 히트 스프레드(6) 유동을 방지하는 요입부(200)가 상기 다이패드(2)에 구비되어 구성된다.
이 때, 상기 다이패드(2)는 메사부(600)를 감싸도록 하향 절곡됨과 더불어 외측으로 연장형성되어 구성된다.
이와 같이 구성된 본 고안의 제1실시예의 작용은 다음과 같다.
본 고안의 제1실시예에 따른 반도체 패키지 제조시에는 다이패드(2) 하부에 위치하는 히트 스프레드(6)의 메사부(600)가 상기 다이패드(2)에 구비된 요입부(200) 내에 위치하게 된다.
즉, 본 고안의 제1실시예에서는 몰드 금형(도시는 생략함) 내에서 종래와는달리, 상기 히트 스프레드(6)가 단순히 다이패드(2) 하부에 위치하여 다이패드(2)가 누르는 힘만을 받는 것이 아니라, 상기 다이패드(2)의 요입부(200)에 히트 스프레드(6)의 메사부(600)가 형합됨에 따라 상기 히트 스프레드(6)는 다이패드(2)에 의해 록킹력을 받게 된다.
이에 따라, 본 고안의 제1실시예에서는 몰딩이 수행될 때, 몰드 금형내에 몰딩수지의 주입 압력이 작용하더라도 요입부(200)에 메사부(600)가 형합되는 히트 스프레드(6)는 다이패드(2)의 가둠(locking) 작용에 의해 몰드 금형내에서 유동하지 못하고 제자리를 지키게 된다.
따라서, 본 고안의 제1실시예에 따른 반도체 패키지는, 몰딩시 히트 스프레드(6)의 유동을 방지하여 몰딩 완료후, 히트 스프레드(6)가 몰드바디(7) 외측으로 돌출되므로써 발생하는 패키지 외관불량을 해소할 수 있게 된다.
한편, 도 4은 본 고안의 제2실시예에 따른 반도체 패키지를 나타낸 종단면도로서, 본 고안의 제2실시예는 반도체 칩(1)이 안착되는 평판형의 다이패드(2)와, 상기 다이패드(2) 주위에 위치하며 몰딩시 몰드바디(7) 내측에 위치하는 인너리드(3)와, 상기 인너리드(3)로부터 연장형성되며 몰딩시 몰드바디(7) 외측으로 노출되는 아웃터리드(4)와, 상기 반도체 칩(1)의 본딩패드(8)와 인너리드(3)를 전기적으로 연결시키는 전도성 연결부재인 와이어(5)와, 상기 반도체 칩(1)에서 발생하는 열을 외부로 배출시키도록 상기 다이패드(2) 하부에 위치하게 되며 상기 다이패드(2) 저면에 접촉하는 메사부(600)가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드(6)와, 상기 칩과 와이어(5) 및 히트 스프레드(6)가 노출되지 않도록봉지(encapsulation)하는 몰드바디(7)로 구성된 반도체 패키지에 있어서; 상기 다이패드(2) 하부에 적어도 하나 이상의 요입홈(201)이 형성되고, 상기 다이패드(2) 하부에 위치하는 히트 스프레드(6)의 메사부(600)에는 상기 다이패드(2)의 요입홈(201)에 형합하는 돌기가 형성되어 구성된다.
이와 같이 구성된 본 고안의 제2실시예에 따른 반도체 패키지는 전술한 제1실시예에서와 마찬가지로, 몰딩시 몰드 금형 내에서의 히트 스프레드(6) 유동을 방지하여, 몰딩 완료 후 히트 스프레드(6)가 몰드바디(7) 외측으로 돌출되므로써 발생하는 패키지 외관불량을 해소할 수 있게 된다.
한편, 도 5는 본 고안의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도로서, 본 고안의 제3실시예는 반도체 칩(1)이 안착되는 평판형의 다이패드(2)와, 상기 다이패드(2) 주위에 위치하며 몰딩시 몰드바디(7) 내측에 위치하는 인너리드(3)와, 상기 인너리드(3)로부터 연장형성되며 몰딩시 몰드바디(7) 외측으로 노출되는 아웃터리드(4)와, 상기 반도체 칩(1)의 본딩패드(8)와 인너리드(3)를 전기적으로 연결시키는 전도성 연결부재인 와이어(5)와, 상기 반도체 칩(1)에서 발생하는 열을 외부로 배출시키도록 상기 다이패드(2) 하부에 위치하게 되며 상기 다이패드(2) 저면에 접촉하는 메사부(600)가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드(6)와, 상기 칩과 와이어(5) 및 히트 스프레드(6)가 노출되지 않도록 봉지(encapsulation)하는 몰드바디(7)로 구성된 반도체 패키지에 있어서; 상기 다이패드(2) 하부에 위치하는 히트 스프레드(6)의 메사부(600)의 사이즈(Wmesa)를 상기 다이패드의 사이즈에 비해 크게 형성함과 더불어, 상기 메사부(600)의 상면 중앙 영역에 다이패드(2)가 삽입되는 요입홈(603)을 형성함에 따라, 상기 요입홈(603) 외측의 배플부(602)에 의해 다이패드(2)의 유동이 방지되도록 구성된다.이 때, 상기 배플부(602)의 높이는 반도체 칩(1)의 두께를 넘지않도록 함이 바람직하다.이와 같이 구성된 본 고안의 제3실시예에 따른 반도체 패키지 역시 전술한 제1실시예 및 제2실시예에서와 마찬가지로, 몰딩시 몰드 금형 내에서의 히트 스프레드(6) 유동을 방지하여, 몰딩 완료 후 히트 스프레드(6)가 몰드바디(7) 외측으로 돌출되므로써 발생하는 패키지 외관불량을 해소할 수 있게 된다.
요컨대, 본 고안에서는 종래와는 달리, 히트 스프레드(6)가 몰드 금형내에서 일정한 위치를 벗어나지 못하도록 록킹된 상태에서 몰딩이 행해지므로, 몰딩시 에폭시 몰딩 콤파운드의 주입 압력이 작용하더라도 몰드 금형내에서 히트 스프레드(6)가 제자리를 지키게 되므로써, 몰딩후 히트 스프레드의 가장자리가 몰드바디(7) 외측으로 노출되는 몰딩 불량을 해소할 수 있게 된다.
이상에서와 같이, 본 고안은 다이패드 또는 히트 스프레드의 구조를 개선하여, 반도체 소자 몰딩시에 몰드 금형 내에서의 히트 스프레드(heat spread) 유동이 방지되도록 한 것이다.
이에 따라, 본 고안은 반도체 패키지 제조시의 몰딩 불량을 미연에 방지하여 패키지의 외관 불량에 따른 수율 저하를 줄일 수 있게 된다.

Claims (4)

  1. 반도체 칩이 안착되는 평판형의 다이패드와, 상기 다이패드 주위에 위치하며 몰딩시 몰드바디 내측에 위치하는 인너리드와, 상기 인너리드로부터 연장형성되며 몰딩시 몰드바디 외측으로 노출되는 아웃터리드와, 상기 반도체 칩의 본딩패드와 인너리드를 전기적으로 연결시키는 전도성 연결부재인 와이어와, 상기 반도체 칩에서 발생하는 열을 외부로 배출시키도록 상기 다이패드 하부에 위치하게 되며 상기 다이패드 저면에 접촉하는 메사부가 그 주변부에 비해 상부로 돌출형성되는 히트 스프레드와, 상기 칩과 와이어 및 히트 스프레드가 노출되지 않도록 봉지하는 몰드바디로 구성된 반도체 패키지에 있어서;
    상기 다이패드 하부에 위치하는 히트 스프레드의 메사부의 사이즈(Wmesa)를 상기 다이패드의 사이즈에 비해 크게 형성함과 더불어, 상기 메사부의 상면 중앙 영역에 다이패드가 삽입되는 요입홈을 형성함에 따라,
    상기 요입홈 외측에 구비되는 배플부에 의해 다이패드에 대한 히트 스프레드의 유동이 방지됨을 특징으로 하는 반도체 패키지의 히트 스프레드 유동방지구조.
  2. 삭제
  3. 삭제
  4. 삭제
KR20-1999-0008280U 1999-05-14 1999-05-14 반도체 패키지 제조시의 히트 스프레드 유동방지구조 KR200337333Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-1999-0008280U KR200337333Y1 (ko) 1999-05-14 1999-05-14 반도체 패키지 제조시의 히트 스프레드 유동방지구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-1999-0008280U KR200337333Y1 (ko) 1999-05-14 1999-05-14 반도체 패키지 제조시의 히트 스프레드 유동방지구조

Publications (2)

Publication Number Publication Date
KR20000020861U KR20000020861U (ko) 2000-12-15
KR200337333Y1 true KR200337333Y1 (ko) 2004-01-03

Family

ID=49341801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-1999-0008280U KR200337333Y1 (ko) 1999-05-14 1999-05-14 반도체 패키지 제조시의 히트 스프레드 유동방지구조

Country Status (1)

Country Link
KR (1) KR200337333Y1 (ko)

Also Published As

Publication number Publication date
KR20000020861U (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US6764880B2 (en) Semiconductor package and fabricating method thereof
US6812063B2 (en) Semiconductor package and fabricating method thereof
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
KR100242393B1 (ko) 반도체 패키지 및 제조방법
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조
JPH11297917A (ja) 半導体装置及びその製造方法
US20010045628A1 (en) Frame for semiconductor package
JP2001267484A (ja) 半導体装置およびその製造方法
KR19990086280A (ko) 반도체 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JP2002050646A (ja) 半導体装置の製造方法
KR0167276B1 (ko) 비엘피 패키지 및 그 제조방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100281122B1 (ko) 반도체패키지
KR100729028B1 (ko) 리드에 테이프가 부착된 리드프레임 및 이를 이용한반도체패키지
KR100460072B1 (ko) 반도체패키지
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
KR20060066214A (ko) 칩 스택 패키지
KR100534171B1 (ko) 반도체 패키지의 와이어 본딩용 클램프 구조
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee