JP6115172B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6115172B2
JP6115172B2 JP2013027960A JP2013027960A JP6115172B2 JP 6115172 B2 JP6115172 B2 JP 6115172B2 JP 2013027960 A JP2013027960 A JP 2013027960A JP 2013027960 A JP2013027960 A JP 2013027960A JP 6115172 B2 JP6115172 B2 JP 6115172B2
Authority
JP
Japan
Prior art keywords
lead
resin
resin case
semiconductor device
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013027960A
Other languages
English (en)
Other versions
JP2014157925A (ja
Inventor
傳田　俊男
俊男 傳田
関　知則
知則 関
忠則 山田
忠則 山田
忠彦 佐藤
忠彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013027960A priority Critical patent/JP6115172B2/ja
Priority to CN201410049540.9A priority patent/CN103996662B/zh
Priority to US14/180,874 priority patent/US9064818B2/en
Publication of JP2014157925A publication Critical patent/JP2014157925A/ja
Application granted granted Critical
Publication of JP6115172B2 publication Critical patent/JP6115172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置に関する。特に半導体素子を収容する樹脂ケース内に、リードが当該樹脂ケースと一体的に設けられているものについて、信頼性を向上させた半導体装置に関する。
モータ等を制御する半導体装置として、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated GateBipolar Transistor）及びＦＷＤ（フリーホイーリングダイオード；FreeWheeling Diode）等の複数のパワー半導体素子が樹脂ケースに収容された半導体モジュールが知られている。
この半導体モジュールの一例では、パワー半導体素子が、絶縁回路基板の表面の導電層により形成された電気回路に半田を介して電気的に接続されるとともに、樹脂ケース内にリードがトランスファー成型によって樹脂ケースと一体的に設けられている。このリードの一部は、樹脂ケースの側面部を通して樹脂ケースの外まで延出し、外部端子と接続している。樹脂ケース内に収容された絶縁回路基板の電気回路やパワー半導体素子が、樹脂ケース内においてボンディングワイヤを介してリードと電気的に接続される。また、ボンディングワイヤにより配線されている樹脂ケース内には、封止樹脂が注入されていて、この封止樹脂により、樹脂ケース内に水分等が浸入するのを防止し、パワー半導体素子等を保護している。
樹脂ケースは、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、ポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）、ポリアミド樹脂（ＰＡ樹脂）又はアクリロニトリルブタジエンスチレン樹脂（ＡＢＳ樹脂）等からなり、リードは銅等の導電性の薄板又はこれに金属めっきをしてなるものである。樹脂ケースの材質とリードの材質とを密着させるのは容易でない。したがって、トランスファー成型によって樹脂ケースと一体成型されたリードは、当該樹脂ケースとの間に微小な隙間が生じることがある。この隙間が、樹脂ケース内側から外側まで延出するリードに沿って形成されていると、外部から樹脂ケース内に水分が浸入するおそれがあり、半導体モジュールの信頼性の低下を招く。
また、樹脂ケースとリードとを密着させることが容易でない故に、リードと樹脂ケースとの間に微小な隙間が生じていると、このリードにボンディングワイヤを超音波ツールによって接合する際に、良好な接合が難しくなる。
従来の樹脂封止型半導体装置として、絶縁樹脂パッケージと金属支持板界面における隙間から水分が浸入をするのを防止するために、金属支持板に環状溝部が形成され、かつ、この環状溝部の入口が底辺部より短い形状である半導体装置がある（特許文献１）。また、リードフレームと封止樹脂との密着性を向上させるために、リードフレーム表面に、結晶凹凸が形成されるような銀めっき被膜を設けた半導体装置がある（特許文献２）。更に、樹脂ケースに設けられた内部端子の側面から上面にかけて、樹脂ケースと一体成形された突起部で挟みこんで当該内部端子を固定することにより、ボンディング時の信頼性を向上させた半導体装置がある（特許文献３）。
特開２０００−２３６０４８号公報 特開２０１０−１９９１６６号公報 特開２０００−３３２１７９号公報
特許文献１に記載された半導体装置は、半導体素子が搭載された金属支持板と絶縁樹脂パッケージとの間の界面の密着性を向上させようとするものであって、樹脂ケースに一体的に設けられたリードと当該樹脂ケースとの隙間からの水分浸入を防止するものではない。また、特許文献２に記載されたようにリードフレームの表面を粗面化めっきしても、樹脂ケースに一体的に設けられたリードと当該樹脂ケースとの隙間からの水分浸入を防止し、また、リードと樹脂ケースとの密着性を向上させることは難しかった。さらに、特許文献３に記載された半導体装置は、樹脂ケースに一体的に成型されたリードと当該樹脂ケースとの隙間からの水分浸入を防止することは容易でなかった。
本発明は、上記の問題を有利に解決するものであり、樹脂ケースと一体的に成型されてリードが樹脂ケース内に設けられた半導体装置において、リードと樹脂ケースとの隙間からの水分浸入を防止して、これにより半導体装置の信頼性を向上させることのできる半導体装置を提供することを目的とする。
上記目的を達成するために以下のような半導体装置が提供される。
この半導体装置は、少なくとも一個の半導体素子が搭載された絶縁回路基板と、該絶縁回路基板が取り付けられた底面部及び該底面部の周りを囲む側面部を有する樹脂ケースと、該樹脂ケースと一体的に成型され、該樹脂ケース内の底面部の表面に位置するように該絶縁回路基板の周囲に並列に設けられるとともに、該樹脂ケース内から樹脂ケース外へ前記側面部を貫通して延びるリードと、該樹脂ケース内に充填された封止樹脂と、を備え、前記リードの上面と前記底面部の表面とが同一面になっており、前記底面部と前記側面部との境に沿って、該リードの両側に、それぞれ凹部が形成され、前記凹部に前記封止樹脂が入り込み、固化している。
この半導体装置の別の態様は、少なくとも一個の半導体素子が搭載される絶縁回路基板と、該絶縁回路基板が取り付けられる底面部及び該底面部の周りを囲む側面部を有する樹脂ケースと、該樹脂ケースと一体的に成型され、該樹脂ケース内の底面部の表面と同一平面上に位置するように該絶縁回路基板の周囲に並列に設けられるとともに、該樹脂ケース内から樹脂ケース外へ前記側面部を貫通して延びるリードと、該樹脂ケース内に充填される封止樹脂と、を備え、前記リードの上面と前記底面部の表面とが同一面になっており、前記底面部と前記側面部との境に沿って、該リードの両側に、それぞれ凹部が形成され、前記凹部に前記封止樹脂が入り込み、固化していて、かつ、該凹部とは別の位置に該リードの延伸方向に沿って係止部材が設けられている。
本発明によれば、樹脂ケース内の底面部の周縁に沿って、リードの両側に、凹部が形成されていることから、この凹部に封止樹脂が入り込むことにより、樹脂ケースと封止樹脂との密着性を向上させることができる。これにより樹脂ケースの外部から内部へ、リードと樹脂ケースとの隙間を通して水分が浸入することを防止することができ、ひいては半導体装置の信頼性を向上させることができる。
本発明の半導体装置の一実施形態の平面図である。 図１のII‐II線で切断した断面図である。 図１の半導体装置に用いられる樹脂ケースとリードフレームの平面図である。 係止部材の説明図である。 係止部材の他の例の説明図である。 図１のVI部分の拡大図である。 図１のVII部分の拡大図である。 リードの模式的な断面図である。 リード及びその周囲の模式的な断面図である。
本発明の半導体装置の実施形態を、図面を用いて具体的に説明する。
本発明の一実施形態の半導体装置１０を図１に平面図で、図２に図１のII−II線で切断した断面図で示す。本発明の一実施形態の半導体装置１０は、パワー半導体モジュールとして構成されたものであり、複数の半導体素子１１Ａ、１１Ｂが、絶縁回路基板１２上に搭載されている。半導体素子１１Ａ、１１Ｂは、それぞれＩＧＢＴ（絶縁ゲートバイポーラトランジスタ；Insulated Gate Bipolar Transistor）及びＦＷＤ（フリーホイーリングダイオード；Free Wheeling Diode）である。
絶縁回路基板１２は、図２の断面図に示されるように絶縁層１２ａと、絶縁層１２ａの一方の面及び他方の面にそれぞれ形成された導体層１２ｂ、１２ｃとからなる。半導体素子１１Ａ、１１Ｂは、回路パターンが形成された導体層１２ｂと半田で電気的に接続されて、インバータ回路の主回路として例えばＵ相、Ｖ相、Ｗ相のそれぞれ上アーム及び下アームを構成している。
半導体素子１１Ａ、１１Ｂが搭載された絶縁回路基板１２は、樹脂ケース１３に収容されている。樹脂ケース１３内には、リード１４が設けられている。このリード１４に、半導体素子１１Ａ、１１Ｂや絶縁回路基板１２の導体層１２ｂが、ボンディングワイヤによって電気的に接続されている。図１、図２では、本発明の理解を容易にするために、ボンディングワイヤの記載を省略している。
このリード１４は、金型を用いたトランスファー成型によって樹脂ケース１３内の底面部１３ａの表面と同一平面上に位置するように樹脂ケース１３と一体的に成型されている。図３に、リードフレーム１５を一体成型された樹脂ケース１３を示す。リードフレーム１５のリード１４の一部は樹脂ケース１３の側面部１３ｂを貫通して樹脂ケース１３内から樹脂ケース１３外まで延出している。リードフレーム１５は金型にセットされ、トランスファー成型により樹脂ケース１３と一体成型される。リードフレーム１５のタイバー１５ａは、成型後に切除される。
樹脂ケース１３は、底面部１３ａと、この底面部１３ａの周りを囲む側面部１３ｂとを有する概略直方体の箱型形状を有している。樹脂ケース１３は、好適にはポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、ポリブチレンテレフタレート樹脂（ＰＢＴ樹脂）、ポリアミド樹脂（ＰＡ樹脂）及びアクリロニトリルブタジエンスチレン樹脂（ＡＢＳ樹脂）から選ばれる１種の樹脂よりなる。樹脂ケース１３の底面部１３ａには開口部１３ｃが設けられていて（図３参照）、この開口部１３ｃに絶縁回路基板１２が緊密に取り付けられている。
また、半導体素子１１Ａ、１１Ｂにより構成される主回路を制御するための制御回路チップ１６Ａ、１６Ｂがリード１４上に設けられている。
また、ボンディングワイヤが配線された後の樹脂ケース１３内に、図２の断面図に示すようにエポキシ樹脂、シリコーン樹脂やウレタン樹脂等からなる封止樹脂１７が注入、固化されて、この樹脂ケース１３内の半導体チップ１１Ａ、１１Ｂ、リード１４や制御回路チップ１６Ａ、１６Ｂ等を保護している。なお、図１では、本発明の理解を容易にするために、封止樹脂１７を除いた樹脂ケース１３の内部を図示している。
本実施形態の半導体装置１０は、樹脂ケース１３内の底面部１３ａの周縁に沿って、リード１４の少なくとも一方の側、好ましくは両側に、凹部１８が形成されている。この凹部１８は、トランスファー成型によって樹脂ケース１３とリード１４とを一体的に成型する際に用いられる金型に、当該凹部に対応する凸部を設けることで形成することができる。
樹脂ケース１３内の底面部１３ａの周縁、好ましくは底面部１３ａと側面部１３ｂの境に沿って、リード１４の両側に、凹部１８が形成されていることにより、リード１４と樹脂ケース１３との間の隙間を小さくすることができる。この理由を説明すると、リード１４と樹脂ケース１３とを密着させることは容易でないのに対して、樹脂ケース１３と封止樹脂１７とは、密着性が良好である。そこで、リード１４の表面と同一平面になるように成型された、樹脂ケース１３の底面部１３ａにおいて、リード１４の両側に凹部１８を形成することにより、樹脂ケース１３と封止樹脂１７との接触面積が、凹部１８を形成しない場合に比べて増加するため、両者が強固に密着する。特にリード１４の両側に凹部を形成しているため、このリード１４の両側部の密着性が向上することから、リード１４と樹脂ケース１３との隙間を減少させることができる。更に、凹部１８が、樹脂ケース１３内の底面部の周縁に沿って形成されていることにより、樹脂ケース内１３内の絶縁回路基板１２から離れた位置で水分の浸入を防止することができる。
以上のことから、樹脂ケース１３とリード１４との隙間を通して樹脂ケース１３の外部から樹脂ケース１３内に水分が浸入するのを効果的に防止することができる。
凹部１８の深さは、樹脂ケース１３の大きさ等にもよるが、一例では０．３〜０．５ｍｍ程度とすることができる。凹部１８の幅は、１．０ｍｍ程度とすることができる。
次に本発明の半導体装置の別の実施形態について説明する。本実施形態では、リード１４に沿って前述した凹部１８を具備するとともに、図１〜３に示すように、凹部１８とは別の位置に、リード１４の係止部材１９が設けられている。この係止部材１９の拡大平面図を図４（ａ）に、拡大側面図を図４（ｂ）に示す。係止部材１９は、図４に示した例では、リード１４の側部からリード１４の上面にかけて形成された突起物であり、リード１４を側面から挟むようにしてリード１４を係止する。係止部材１９は、樹脂ケース１３と同一材料からなり、樹脂ケース１３の底面部１３ａと一体的に形成されている。係止部材１９は、樹脂ケース１３とリード１４とをトランスファー成型によって一体的に形成する際に用いられる金型に、当該係止部材１９に対応する凹部を設けることによって、当該トランスファー成型によって形成することができる。
係止部材１９が設けられる位置は、リード１４の浮きを防止する観点からは、リード１４の延伸方向先端の近くに設けることが好ましいが、リード１４にボンディングワイヤを接合する際に用いられる超音波ツールと干渉しない位置とするのが好ましい。また、係止部材１９は概略円柱形状であって、その円柱の径及びリード表面からの高さは、リード１４の幅や厚さ、リード１４の間隔等にもよるが、それぞれ１ｍｍ以下程度とすることができる。
係止部材１９は、一つのリード１４の両側に、一つずつが設けられる例に限られない。一つのリード１４の延伸方向に沿って、複数個の係止部材１９を設けることができる。
係止部材の変形例を図５に平面図で示す。図５（ａ）に示した係止部材１９Ａは、リード１４の幅方向にわたって覆うように形成されてなる係止部材である。図５（ｂ）に示した係止部材１９Ｂは、複数のリード１４の幅方向にわたって覆うように形成されてなる係止部材である。
上述の係止部材１９、１９Ａ、１９Ｂにより、リード１４を樹脂ケース１３の底面部１３ａに密着させることができ、よって半導体装置の信頼性を高めることができる。また、ワイヤボンディング時にリード１４の浮きを防止し、ひいては、ボンディング時の信頼性（ワイヤボンディング性）を向上させることができる。
次に本発明の半導体装置の別の実施形態について説明する。本実施形態では、図１、３に示すように、樹脂ケース１３内の底面部１３ａの周縁に沿って設けられた凹部１８とは別の位置で、具体的には、リード１４の延伸方向の中間地点やリードの先端部に、リード１４の側部に沿って凹部２０が設けられている。凹部２０は、トランスファー成型によって樹脂ケース１３とリード１４とを一体的に成型する際に用いられる金型に、当該凹部２０に対応する凸部を形成しておくことで形成することができる。
これらの凹部２０が形成されることにより、樹脂ケース１３と封止樹脂１７との接触面積が、凹部２０を形成しない場合に比べて増加するため、リード１４の近傍で樹脂ケース１３と封止樹脂１７とが強固に密着することから、凹部２０に近接する部分のリード１４と樹脂ケース１３との隙間を減少させることができる。ひいては、その位置における水分の浸入を防止することができる。つまり、凹部１８と凹部２０とが形成されることにより、二重に水分の浸入を防止することが可能になる。
凹部２０が設けられる位置の好適例として、図１のVI部分近傍の拡大図を図６に示す。図６では、樹脂ケース１３の底面部１３ａ上で複数のリード１４が並列に延びている。これらのリード１４の近傍に設ける凹部２０は、リード１４の幅方向に揃えた配置とせず、千鳥配置にしている。千鳥配置にすることにより、リード１４と樹脂ケース１３との密着性を、より向上させることができる。
凹部２０は、トランスファー成型で樹脂ケース１３を成型する際に、リード１４を位置合わせするために金型に設けられるピンの跡として樹脂ケース１３内に形成される凹部を、そのまま用いることができる。この場合は、金型に、凹部２０を設けるための凸部を通常のピンとは別に形成する手間、コストを要しない。
次に、本発明の別の実施形態について説明する。
図７に、図１のVII部分の拡大図を示す。リード１４上に、複数の制御回路チップ１６Ａが隣接して設けられている場合に、これらの制御回路チップ１６の間の部分のリード１４の幅は、制御回路チップ１６が搭載されている部分のリード１４の幅よりも狭くなっている。制御回路チップ１６間のリード１４の幅が狭くなっていることにより、リード１４の幅を狭くしない場合に比べて、樹脂ケース１３の底面部１３ａとリード１４との密着性を向上させることができ、ひいては半導体装置１０の信頼性を向上させることができる。
次に、本発明の別の実施形態について、図８を用いて説明する。
図８は、リード１４の延伸方向に垂直な方向で切断した模式的な断面図である。リード１４は金属箔を打ち抜き加工することによって製造される。この打ち抜き加工によって、リード１４は台形断面を有している。上辺が下辺よりも小さい台形断面のリード１４の上辺を樹脂ケース１３の底面部１３ａの表面に位置させている。このことによりリード１４が樹脂ケース１３の底面部１３ａから抜け難くなり、リード１４と樹脂ケース１３との密着性を向上させることができる。
また、図９は、樹脂ケース１３内の底面部１３ａの周縁に沿って形成した凹部１８を含むように、リード１４の延伸方向に垂直な方向で切断した模式的な断面図である。リード１４は同様に台形断面を有している。
図９（ａ）に示すように、リード１４の両側の傾斜面はリード１４と凹部１８の間の樹脂ケース１３により覆われている。樹脂ケース１３の樹脂を挟んで、封止樹脂１７をリード１４の側面に密着させることにより、リード１４と樹脂ケース１３のすき間を通した水分の侵入をさらに防止できる。封止樹脂１７とリード１４の密着性が小さいときに効果的である。なお、図９（ａ）では、一つのリード１４の両側に接するように２つの凹部１８が形成され、隣り合うリード１４との間で一方の凹部１８を共用している。図９（ｂ）に示すように、リード１４ごとに、リード１４の両側に接するように凹部１８を形成し、リード１４の間に複数の凹部１８が配置されるようにしてもよい。隣り合うリード１４が離れている場合に、樹脂ケース１３と封止樹脂１７の密着性を向上させることができる。また、図９では、凹部１８はリード１４の両側に接するように形成されているが、リード１４の少なくとも一方の側にのみ接するように配置されてもよい。
図１、２に示した半導体装置１０（本発明例）と、凹部１８及び係止部材１９を有しない以外は半導体装置１０と同一構成になる半導体装置（比較例）とについて樹脂密着性評価及びワイヤボンディング性を調べた。樹脂密着性評価は、半導体装置１０についてプレッシャーブッカーテストを１３０℃、湿度８５％、圧力０．２３ＭＰａの試験条件で９６時間行い、この時間経過後に、樹脂剥離の有無によって評価した。この樹脂剥離の有無は、超音波探傷法により、樹脂界面の密着状態を評価した。また、ワイヤボンディング性は、リード１４にワイヤボンディングを行った後のワイヤ接合が良好な製品の割合によって評価した。
樹脂密着性評価の結果、樹脂ケース１３内の底面部１３ａの周縁に沿って、リード１４の両側に、凹部１８を形成した本発明例は、樹脂剥離がなかったのに対して、凹部１８を形成しなかった比較例は、樹脂剥離が見られた。
ワイヤボンディング性の評価の結果、係止部材１９を有する本発明例は、ワイヤ接合が良好な製品の割合が１００％であったのに対して、係止部材１９を有しない比較例は、ワイヤ接合が良好な製品の割合が９５％であった。
１０ 半導体装置
１１Ａ、１１Ｂ 半導体素子
１２ 絶縁回路基板
１３ 樹脂ケース
１４ リード
１５ リードフレーム
１６Ａ、１６Ｂ 制御回路チップ
１７ 封止樹脂
１８、２０ 凹部
１９ 係止部材

Claims (11)

  1. 少なくとも一個の半導体素子が搭載された絶縁回路基板と、
    該絶縁回路基板が取り付けられた底面部及び該底面部の周りを囲む側面部を有する樹脂ケースと、
    該樹脂ケースと一体的に成型され、該樹脂ケース内の底面部の表面に位置するように該絶縁回路基板の周囲に並列に設けられるとともに、該樹脂ケース内から樹脂ケース外へ前記側面部を貫通して延びるリードと、
    該樹脂ケース内に充填された封止樹脂と、
    を備え、
    前記リードの上面と前記底面部の表面とが同一面になっており、前記底面部と前記側面部との境に沿って、該リードの両側に、それぞれ凹部が形成され、前記凹部に前記封止樹脂が入り込み、固化していることを特徴とする半導体装置。
  2. 少なくとも一個の半導体素子が搭載される絶縁回路基板と、
    該絶縁回路基板が取り付けられる底面部及び該底面部の周りを囲む側面部を有する樹脂ケースと、
    該樹脂ケースと一体的に成型され、該樹脂ケース内の底面部の表面と同一平面上に位置するように該絶縁回路基板の周囲に並列に設けられるとともに、該樹脂ケース内から樹脂ケース外へ前記側面部を貫通して延びるリードと、
    該樹脂ケース内に充填される封止樹脂と、
    を備え、
    前記リードの上面と前記底面部の表面とが同一面になっており、前記底面部と前記側面部との境に沿って、該リードの両側に、それぞれ凹部が形成され、前記凹部に前記封止樹脂が入り込み、固化していて、かつ、該凹部とは別の位置に該リードの延伸方向に沿って係止部材が設けられていることを特徴とする半導体装置。
  3. 前記係止部材が、前記リードの側部から該リードの上面にかけて形成された突起物である請求項２記載の半導体装置。
  4. 前記係止部材が、前記樹脂ケースと同一材料からなり、該樹脂ケースと一体成型されてなる請求項２又は３記載の半導体装置。
  5. 前記樹脂ケース内の底面部の周縁に沿って設けられた凹部とは別の位置で、前記リードの延伸方向に沿って側部に凹部が形成されている請求項１〜４のいずれか１項記載の半導体装置。
  6. 前記リードの側部に形成された凹部が、並列に延びる複数のリードの延伸方向に沿って千鳥配置になる請求項５記載の半導体装置。
  7. 前記リードの側部に形成された凹部が、成型金型のピン跡である請求項５記載の半導体装置。
  8. 前記リードが制御回路チップが搭載される部分を含み、当該制御回路チップが搭載された部分のリードの幅よりも当該部分の間のリードの幅が狭い請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記リードが、延伸方向に垂直な断面において、上辺が下辺よりも小さい台形形状を有し、この上辺を樹脂ケースの底面部の表面に位置させてなる請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記樹脂ケースが、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリアミド樹脂及びアクリロニトリルブタジエンスチレン樹脂から選ばれる１種の樹脂よりなる請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記封止樹脂が、エポキシ樹脂、シリコーン樹脂またはウレタン樹脂からなる請求項１〜１０のいずれか１項に記載の半導体装置。
JP2013027960A 2013-02-15 2013-02-15 半導体装置 Active JP6115172B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013027960A JP6115172B2 (ja) 2013-02-15 2013-02-15 半導体装置
CN201410049540.9A CN103996662B (zh) 2013-02-15 2014-02-13 半导体装置
US14/180,874 US9064818B2 (en) 2013-02-15 2014-02-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013027960A JP6115172B2 (ja) 2013-02-15 2013-02-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2014157925A JP2014157925A (ja) 2014-08-28
JP6115172B2 true JP6115172B2 (ja) 2017-04-19

Family

ID=51310776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013027960A Active JP6115172B2 (ja) 2013-02-15 2013-02-15 半導体装置

Country Status (3)

Country Link
US (1) US9064818B2 (ja)
JP (1) JP6115172B2 (ja)
CN (1) CN103996662B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6343249B2 (ja) * 2014-10-15 2018-06-13 株式会社ミツバ コントローラおよびコントローラの製造方法
DE112014007140B4 (de) * 2014-11-07 2024-05-02 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
JP6413709B2 (ja) * 2014-12-02 2018-10-31 富士電機株式会社 半導体装置およびその製造方法
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
JP6701926B2 (ja) * 2016-04-28 2020-05-27 富士電機株式会社 半導体装置
JP7172338B2 (ja) 2018-09-19 2022-11-16 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2578530Y2 (ja) * 1992-06-08 1998-08-13 サンケン電気株式会社 端子接続構造
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US5689089A (en) * 1996-09-20 1997-11-18 Motorola, Inc. Electronic control module having fluid-tight seals of a polymer material which expands when wet
JP3390661B2 (ja) * 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
JP4219448B2 (ja) * 1998-08-28 2009-02-04 富士電機デバイステクノロジー株式会社 半導体装置
JP3671712B2 (ja) * 1999-01-11 2005-07-13 富士電機デバイステクノロジー株式会社 電子部品内蔵モジュール
JP2000236048A (ja) 1999-02-16 2000-08-29 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP2000332179A (ja) * 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
US6696749B1 (en) * 2000-09-25 2004-02-24 Siliconware Precision Industries Co., Ltd. Package structure having tapering support bars and leads
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置
JP3715590B2 (ja) * 2002-06-17 2005-11-09 三菱電機株式会社 インサート成形ケース及び半導体装置
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP5192811B2 (ja) * 2004-09-10 2013-05-08 ソウル セミコンダクター カンパニー リミテッド 多重モールド樹脂を有する発光ダイオードパッケージ
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
KR101203466B1 (ko) * 2006-04-20 2012-11-21 페어차일드코리아반도체 주식회사 전력 시스템 모듈 및 그 제조 방법
JP5060074B2 (ja) * 2006-05-11 2012-10-31 東レ・ダウコーニング株式会社 接着促進剤、硬化性オルガノポリシロキサン組成物、および半導体装置
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5061717B2 (ja) 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US7763970B2 (en) * 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
JP2010199166A (ja) 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法

Also Published As

Publication number Publication date
US9064818B2 (en) 2015-06-23
JP2014157925A (ja) 2014-08-28
US20140231975A1 (en) 2014-08-21
CN103996662B (zh) 2018-08-24
CN103996662A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
JP6115172B2 (ja) 半導体装置
US20120126378A1 (en) Semiconductor device package with electromagnetic shielding
US8987877B2 (en) Semiconductor device
KR101187903B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지
JP5953703B2 (ja) リードフレームおよび半導体装置
CN104821305A (zh) 半导体装置
US9620438B2 (en) Electronic device with heat dissipater
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
US20170229389A1 (en) Semiconductor device
JP4530863B2 (ja) 樹脂封止型半導体装置
US9159676B2 (en) Semiconductor module
US10957633B2 (en) Semiconductor device packaging assembly, lead frame strip and unit lead frame with trenches or grooves for guiding liquefied molding material
JP4845090B2 (ja) 回路装置の製造方法
EP2688098B1 (en) Semiconductor device and method for manufacturing semiconductor device
US11075091B2 (en) Method for manufacturing semiconductor device
JP4030956B2 (ja) 電力用半導体装置
JP2016201447A (ja) モールドパッケージ
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP6479258B2 (ja) 樹脂封止型電力半導体装置の製造方法
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
JP2019110278A (ja) 半導体装置
JP2017199818A (ja) 半導体装置
JP2006229263A (ja) 半導体装置
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R150 Certificate of patent or registration of utility model

Ref document number: 6115172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250