JP6701926B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6701926B2 JP6701926B2 JP2016090030A JP2016090030A JP6701926B2 JP 6701926 B2 JP6701926 B2 JP 6701926B2 JP 2016090030 A JP2016090030 A JP 2016090030A JP 2016090030 A JP2016090030 A JP 2016090030A JP 6701926 B2 JP6701926 B2 JP 6701926B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- vibration suppressing
- portions
- surface portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 239000011347 resin Substances 0.000 claims description 90
- 229920005989 resin Polymers 0.000 claims description 90
- 238000007789 sealing Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000012671 ceramic insulating material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関する。
半導体装置は、パワー半導体素子を含み、電力変換装置、または、スイッチング装置として利用されている。例えば、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を含む半導体素子を含み、スイッチング装置として機能することができる。
半導体装置の一例として、外部接続端子（リードフレーム）がインサート成形によって一体的に設けられた樹脂ケースに、半導体素子と制御素子とが配置された積層基板が収納されている。また、半導体装置では、当該外部接続端子と、半導体素子及び制御素子とをそれぞれワイヤによって電気的に接続して、封止樹脂により樹脂ケース内が封止される。
このような半導体装置では、樹脂ケースと一体成形された外部接続端子は、樹脂ケースから外部に延出されている。このため、外部接続端子は、樹脂ケースとの間に微小な隙間が生じる場合がある。この隙間が、樹脂ケース内側から外側まで延出する外部接続端子に沿って形成されていると、当該隙間を通じて外部から樹脂ケース内に水分が浸入するおそれがある。樹脂ケースに水分が浸入すると、半導体装置の故障等が生じ、半導体装置の信頼性が低下してしまう場合がある。このような隙間をできる限り塞ぐために、例えば、樹脂ケースと封止樹脂との密着性を向上させる必要がある。
そこで、積層基板が配置された樹脂ケースの底面部の周縁に沿って、外部接続端子の両側に溝部を形成することで、封止樹脂と樹脂ケースとの密着面積を増加させて、封止樹脂と樹脂ケースとの密着性を向上させることが可能となる（例えば、特許文献１参照）。
しかし、上記の樹脂ケース内に溝部が形成された半導体装置において、外部接続端子にワイヤを超音波接合により接合すると、超音波の振動により外部接続端子が振動してしまう。これに伴い、ワイヤに印加される超音波が分散して、外部接続端子に対するワイヤの接合性が低下してしまう。このため、ワイヤは外部接続端子から剥がれやすくなり、半導体装置の信頼性の低下につながる。
本発明は、このような点に鑑みてなされたものであり、樹脂ケースに対する封止樹脂の密着性を向上させつつ、外部接続端子とワイヤとの密着性の低下を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、絶縁板と、前記絶縁板上に配置された回路板と、を有する積層基板と、中央部に形成された開口部に前記積層基板が配置された底面部と、前記底面部の周囲に沿って設けられた側面部と、前記底面部上に前記積層基板の周縁に対して平行に設けられ、前記回路板とワイヤで接続される内部接続部及び前記内部接続部に接続され、前記側面部から外部に延出する外部接続部を有する外部接続端子と、を備え、前記底面部の周縁に沿って前記外部接続部の両側に溝部が形成されたケースと、前記溝部の、前記内部接続部に隣接する範囲内に形成された振動抑制部と、を有する半導体装置が提供される。
開示の技術によれば、半導体装置の信頼性の低下を抑制することができる。
以下、実施の形態について図面を用いて説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１〜図５を用いて説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１〜図５を用いて説明する。
図１は、第１の実施の形態の半導体装置の上面図である。
図２は、第１の実施の形態の半導体装置の断面図である。
なお、図２は、図１の一点鎖線Ｙ−Ｙにおける断面図である。
図２は、第１の実施の形態の半導体装置の断面図である。
なお、図２は、図１の一点鎖線Ｙ−Ｙにおける断面図である。
図３〜図５は、第１の実施の形態の半導体装置の要部断面図である。
なお、図３は、図１の一点鎖線Ｘ１−Ｘ１の、図４は、図１の一点鎖線Ｘ２−Ｘ２の、図５は、図１の一点鎖線Ｘ３−Ｘ３のそれぞれにおける断面図である。
なお、図３は、図１の一点鎖線Ｘ１−Ｘ１の、図４は、図１の一点鎖線Ｘ２−Ｘ２の、図５は、図１の一点鎖線Ｘ３−Ｘ３のそれぞれにおける断面図である。
半導体装置１００は、図１及び図２に示されるように、積層基板１１０と、樹脂ケース１５０と、を有し、樹脂ケース１５０内の積層基板１１０は、封止樹脂１６０により封止されている。なお、図１では、封止樹脂１６０の図示を省略している。
積層基板１１０は、絶縁板１１１と、絶縁板１１１のおもて面に配置された回路板１１２ａ〜１１２ｅと、絶縁板１１１の裏面に配置された金属板１１３と、を有する。
絶縁板１１１は、アルミナ、窒化アルミニウム、窒化シリコン等のセラミックスの絶縁性の材質により構成されている。
絶縁板１１１は、アルミナ、窒化アルミニウム、窒化シリコン等のセラミックスの絶縁性の材質により構成されている。
回路板１１２ａ〜１１２ｅは、銅等の導電性を有する材質により構成されている。
金属板１１３は、銅、アルミニウム等の熱伝導性を有する材質により構成されている。
また、このような積層基板１１０の回路板１１２ａ上には、はんだ（図示を省略）を介して、ＩＧＢＴ、パワーＭＯＳＦＥＴ、ＦＷＤ（Free Wheeling Diode）等の半導体素子１２０ａ，１２０ｂが配置されている。また、回路板１１２ｅ上には、所定の機能を有する制御素子１２０ｃが配置されている。半導体素子１２０ａ，１２０ｂ及び制御素子１２０ｃは、ワイヤ（図示を省略）によって回路板１１２ａ〜１１２ｄに電気的に接続されてもよく、半導体素子１２０ａ，１２０ｂ及び制御素子１２０ｃのそれぞれの表面電極が互いにワイヤによって接続されてもよい。
金属板１１３は、銅、アルミニウム等の熱伝導性を有する材質により構成されている。
また、このような積層基板１１０の回路板１１２ａ上には、はんだ（図示を省略）を介して、ＩＧＢＴ、パワーＭＯＳＦＥＴ、ＦＷＤ（Free Wheeling Diode）等の半導体素子１２０ａ，１２０ｂが配置されている。また、回路板１１２ｅ上には、所定の機能を有する制御素子１２０ｃが配置されている。半導体素子１２０ａ，１２０ｂ及び制御素子１２０ｃは、ワイヤ（図示を省略）によって回路板１１２ａ〜１１２ｄに電気的に接続されてもよく、半導体素子１２０ａ，１２０ｂ及び制御素子１２０ｃのそれぞれの表面電極が互いにワイヤによって接続されてもよい。
樹脂ケース１５０は、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等の樹脂により構成されている。このような樹脂ケース１５０は、底面部１５１と、側面部１５４と、を有する。さらに、樹脂ケース１５０は、外部接続端子１３０ａ〜１３０ｅが一体成形されている。
底面部１５１は、中央部に矩形型の開口部１５５が形成されており、図１及び図２に示されるように、開口部１５５に積層基板１１０が配置されている。なお、積層基板１１０は、樹脂ケース１５０の裏面側から、底面部１５１の開口部１５５の周縁に沿って塗布した接着剤により取り付けられている。
側面部１５４は、底面部１５１の周囲に沿って一体的に設けられている。
外部接続端子１３０ａ〜１３０ｅは、銅等の導電性を有する材質により構成されており、この厚さは、例えば、０．５ｍｍ程度であり、幅は、２．０ｍｍ以上、３．０ｍｍ以下程度である。このような外部接続端子１３０ａ〜１３０ｅは、まず、底面部１５１上に積層基板１１０の周縁に対して平行に設けられ、回路板１１２ａ〜１１２ｅとワイヤ１４０ａ〜１４０ｅで電気的に接続される内部接続部１３０ａ１〜１３０ｅ１を有する。さらに、外部接続端子１３０ａ〜１３０ｅは、内部接続部１３０ａ１〜１３０ｅ１に接続され、側面部１５４から外部に延出する外部接続部１３０ａ２〜１３０ｅ２を有する。なお、外部接続端子１３０ａ〜１３０ｅでは、外部接続部１３０ａ２〜１３０ｅ２は、内部接続部１３０ａ１〜１３０ｅ１に対してそれぞれ直角を成すように接続されている。
外部接続端子１３０ａ〜１３０ｅは、銅等の導電性を有する材質により構成されており、この厚さは、例えば、０．５ｍｍ程度であり、幅は、２．０ｍｍ以上、３．０ｍｍ以下程度である。このような外部接続端子１３０ａ〜１３０ｅは、まず、底面部１５１上に積層基板１１０の周縁に対して平行に設けられ、回路板１１２ａ〜１１２ｅとワイヤ１４０ａ〜１４０ｅで電気的に接続される内部接続部１３０ａ１〜１３０ｅ１を有する。さらに、外部接続端子１３０ａ〜１３０ｅは、内部接続部１３０ａ１〜１３０ｅ１に接続され、側面部１５４から外部に延出する外部接続部１３０ａ２〜１３０ｅ２を有する。なお、外部接続端子１３０ａ〜１３０ｅでは、外部接続部１３０ａ２〜１３０ｅ２は、内部接続部１３０ａ１〜１３０ｅ１に対してそれぞれ直角を成すように接続されている。
また、このような樹脂ケース１５０の底面部１５１には、底面部１５１の外部接続端子１３０ａ〜１３０ｅが配置された側の辺（周縁）に沿って、外部接続部１３０ａ２〜１３０ｅ２の両側に溝部１５２ａ〜１５２ｇがそれぞれ形成されている。
例えば、溝部１５２ｆは、図３に示されるように、外部接続端子１３０ｅの内部接続部１３０ｅ１が配置された底面部１５１の周縁に沿って、内部接続部１３０ｅ１の外側に形成されており、底面部１５１と側面部１５４との間に位置する。
なお、溝部１５２ｆの深さＤは、４．５ｍｍ程度であり、幅Ｗは０．５ｍｍ程度であり、底面部１５１の裏面から溝部１５２ｆの底面までの厚さは、１．０ｍｍ程度である。他の溝部１５２ａ〜１５２ｅ，１５２ｇについても、樹脂ケース１５０と内部接続部１３０ａ１〜１３０ｃ１，１３０ｅ１に対して溝部１５２ｆの場合と同様に形成されており、同様の厚さＤ、幅Ｗを成すものである。
なお、溝部１５２ａ〜１５２ｇは、既述の通り、底面部１５１の外部接続端子１３０ａ〜１３０ｅが配置された側の辺に沿って、外部接続部１３０ａ２〜１３０ｅ２の両側にそれぞれ形成されている。このため、例えば、外部接続端子１３０ｄの外部接続部１３０ｄ２は、図４に示されるように、外部接続部１３０ｄ２の下部には溝部が形成されておらず、底面部１５１上に配置されている。他の外部接続部１３０ａ２〜１３０ｃ２，１３０ｅ２も、外部接続部１３０ｄ２と同様に、外部接続部１３０ａ２〜１３０ｃ２，１３０ｅ２の下部には溝部が形成されておらず、底面部１５１上に配置されている。
樹脂ケース１５０には、このような溝部１５２ａ〜１５２ｇが形成されている。このため、例えば、図３に示したように、底面部１５１上の側面部１５４で囲まれた領域が封止樹脂１６０で封止されると、樹脂ケース１５０（底面部１５１）と封止樹脂１６０との密着面積が増加して、樹脂ケース１５０に対する封止樹脂１６０の密着性が向上する。特に、外部接続端子１３０ａ〜１３０ｅの外部接続部１３０ａ２〜１３０ｅ２の両隣が封止樹脂１６０により封止されるために、外部接続部１３０ａ２〜１３０ｅ２が通じる側面部１５４の隙間が塞がれて、外部から当該隙間を通じた水分の浸入が防止されるようになる。
なお、溝部１５２ａ〜１５２ｇの深さＤと幅Ｗは外部接続端子１３０ａ〜１３０ｄの厚さ以上であれば溝部１５２ａ〜１５２ｇ内に封止樹脂１６０を充填することができ、樹脂ケース１５０と封止樹脂１６０との密着性を保ち、水分の浸入を防止することができる。
このような構成を有する半導体装置１００の樹脂ケース１５０において、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に振動抑制部１５３ａ〜１５３ｅがそれぞれ形成されている。
例えば、振動抑制部１５３ｄは、図１及び図５に示されるように、外部接続端子１３０ｄの内部接続部１３０ｄ１が配置された底面部１５１と側面部１５４との間の溝部１５２ｆに配置されている。この際、振動抑制部１５３ｄの上面の位置は、底面部１５１に配置された内部接続部１３０ｄ１の上面以上、側面部１５４の上面以下である。なお、図５では、振動抑制部１５３ｄの上面の位置が、内部接続部１３０ｄ１の上面と同じ位置の場合を示している。
このような振動抑制部１５３ｄにより、ワイヤ１４０ｄの他端を外部接続端子１３０ｄの内部接続部１３０ｄ１に超音波接合により接合しても、超音波の振動に伴う外部接続端子１３０ｄの振動が抑制されるようになる。このため、外部接続端子１３０ｄの内部接続部１３０ｄ１にワイヤ１４０ｄを確実に接合することができるようになる。
なお、振動抑制部１５３ｄは、ワイヤ１４０ｄが超音波接合される際の外部接続端子１３０ｄの振動を抑制するためにも、溝部１５２ｆの、内部接続部１３０ｄ１に隣接する範囲内に形成される。特に、ワイヤ１４０ｄの超音波接合の振動に伴う外部接続端子１３０ｄの振動を確実に抑制するためには、振動抑制部１５３ｄは、上記範囲内の、内部接続部１３０ｄ１に接合されたワイヤ１４０ｄの他端の接合箇所に対向する位置に配置されることが好ましい。
また、第１の実施の形態では、振動抑制部１５３ｄを溝部１５２ｆに形成した場合に外部接続端子１３０ｄの振動が抑制される場合を例に挙げて説明した。一方、他の振動抑制部１５３ａ〜１５３ｃ，１５３ｅを溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｇにそれぞれ形成した場合も同様に外部接続端子１３０ａ〜１３０ｃ，１３０ｅの振動を抑制することができる。
また、このような樹脂ケース１５０は、外部接続端子１３０ａ〜１３０ｅがセットされた所定の金型に既出の樹脂を流し込んで硬化させるインサート成形により形成される。この際、金型内に、溝部１５２ａ〜１５２ｇに対応するような凸部を設け、さらに、当該凸部内に振動抑制部１５３ａ〜１５３ｅに対応するような凹部を設けておく。このようにして形成された樹脂ケース１５０は、溝部１５２ａ〜１５２ｇが形成されて、溝部１５２ａ，１５２ｂ，１５２ｃ，１５２ｆ，１５２ｇ内に振動抑制部１５３ａ〜１５３ｅが形成される。
または、インサート成形を行う金型内に、溝部１５２ａ〜１５２ｇに対応するような凸部のみを設けて、溝部１５２ａ〜１５２ｇが備えられた樹脂ケース１５０を先に形成しておく。続けて、このようにして形成された溝部１５２ａ，１５２ｂ，１５２ｃ，１５２ｆ，１５２ｇ内に振動抑制部１５３ａ〜１５３ｅを、接着剤を介して配置させるようにすることも可能である。この場合、振動抑制部１５３ａ〜１５３ｅは、樹脂ケース１５０に充填する際に加熱された封止樹脂１６０に対する耐熱性（２００℃程度）と共に、外部接続端子１３０ａ〜１３０ｅに対する絶縁性とを備える材質により構成されることが必要となる。
また、半導体装置１００を製造するにあたり、まず、上記のような振動抑制部１５３ａ〜１５３ｅを備える樹脂ケース１５０を予め用意する。次いで、樹脂ケース１５０の底面部１５１の開口部１５５に積層基板１１０を配置する。このようにして配置された積層基板１１０の回路板１１２ａ〜１１２ｅと、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１とをワイヤ１４０ａ〜１４０ｅでそれぞれ接続する。樹脂ケース１５０に、溶融した樹脂を充填して、積層基板１１０と、外部接続端子１３０ａ〜１３０ｅと、ワイヤ１４０ａ〜１４０ｅとを封止して、当該樹脂を硬化させることで、半導体装置１００が製造される。
次に、振動抑制部１５３ａ〜１５３ｅの有無に応じた、ワイヤ１４０ａ〜１４０ｅの外部接続端子１３０ａ〜１３０ｅに対する接合強度について、図６を用いて説明する。
図６は、第１の実施の形態の半導体装置の外部接続端子に対するワイヤの接合強度を示すグラフである。
図６は、第１の実施の形態の半導体装置の外部接続端子に対するワイヤの接合強度を示すグラフである。
なお、図６における横軸は、半導体装置の種別（参考例の半導体装置、第１の実施の形態の半導体装置１００）を表しており、縦軸は、外部接続端子に対するワイヤの接合強度（「ａ．ｕ．」（任意単位））を表している。
また、参考例の半導体装置（図示を省略）とは、第１の実施の形態の半導体装置１００において、振動抑制部１５３ａ〜１５３ｅのみを取り除いたものであり、それ以外は半導体装置１００と同様の構成を成している。
外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の測定には、シェアテストが行われた。シェアテストは、外部接続端子１３０ａ〜１３０ｅに接続されたワイヤ１４０ａ〜１４０ｅの接合箇所をシェアツールで押して、当該接合箇所の破壊時の荷重を接合強度として測定するものである。
なお、ワイヤ１４０ａ〜１４０ｅは、例えば、アルミニウムにより構成されており、ワイヤ１４０ａ〜１４０ｅの径は、３００μｍ以上、５００μｍ以下程度である。
この結果、参考例の半導体装置の場合には、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値がおよそ１９６０、最小値がおよそ１０８０であって、平均値がおよそ１６６０であった。
この結果、参考例の半導体装置の場合には、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値がおよそ１９６０、最小値がおよそ１０８０であって、平均値がおよそ１６６０であった。
一方、第１の実施の形態の半導体装置１００の場合には、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値がおよそ２０３０、最小値がおよそ１６４０であって、平均値がおよそ１８４０であった。
すなわち、第１の実施の形態の半導体装置１００は、振動抑制部１５３ａ〜１５３ｅを備えない半導体装置に対して、外部接続端子１３０ａ〜１３０ｅに対するワイヤ１４０ａ〜１４０ｅの接合強度の最大値でおよそ４％、最小値でおよそ５１％、平均値でおよそ１１％といずれも向上していることがわかる。また、ばらつき（σ）はおよそ４７％低減している。これは、振動抑制部１５３ａ〜１５３ｅが溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇにそれぞれ配置されていることで、外部接続端子１３０ａ〜１３０ｅに対してワイヤ１４０ａ〜１４０ｅを超音波接合により接合する際の外部接続端子１３０ａ〜１３０ｅの振動が抑制され、外部接続端子１３０ａ〜１３０ｅにワイヤ１４０ａ〜１４０ｅを確実に接合できていることが考えられる。
なお、このような振動抑制部１５３ａ〜１５３ｅは、例えば、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇを全て埋めてしまうような長さにすると、外部接続端子１３０ａ〜１３０ｅに対してワイヤ１４０ａ〜１４０ｅを確実に接合することが可能となる。しかしながら、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇに対する封止樹脂１６０の密着面積が低下して、封止樹脂１６０の樹脂ケース１５０に対する密着性も低下してしまう。このため、振動抑制部１５３ａ〜１５３ｅの長さを、超音波接合時の外部接続端子１３０ａ〜１３０ｅの振動を抑制できる程度に短くする。これにより、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの領域をできる限り多く確保することができ、樹脂ケース１５０と封止樹脂１６０との密着性の低下も抑制することができる。
このような半導体装置１００は、絶縁板１１１及び絶縁板１１１上に配置された回路板１１２ａ〜１１２ｅを有する積層基板１１０と、樹脂ケース１５０と、振動抑制部１５３ａ〜１５３ｅと、を有する。
樹脂ケース１５０は、中央部に形成された開口部１５５に積層基板１１０が配置された底面部１５１と、底面部１５１の周囲に沿って設けられた側面部１５４と、を有する。また、樹脂ケース１５０は、底面部１５１上に積層基板１１０の周縁に対して平行に設けられ、回路板１１２ａ〜１１２ｄとワイヤ１４０ａ〜１４０ｅで接続される内部接続部１３０ａ１〜１３０ｅ１及び内部接続部１３０ａ１〜１３０ｅ１に接続され、側面部１５４から外部に延出する外部接続部１３０ａ２〜１３０ｅ２を有する外部接続端子１３０ａ〜１３０ｅを有する。さらに、樹脂ケース１５０は、底面部１５１の周縁に沿って外部接続部１３０ａ２〜１３０ｅ２の両側に溝部１５２ａ〜１５２ｇが形成されている。
振動抑制部１５３ａ〜１５３ｅは、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に形成されている。
このため、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを超音波接合により接合する際、超音波の振動に伴う外部接続端子１３０ａ〜１３０ｅの振動が抑制されるようになる。これにより、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを確実に接合することができる。
このため、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを超音波接合により接合する際、超音波の振動に伴う外部接続端子１３０ａ〜１３０ｅの振動が抑制されるようになる。これにより、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを確実に接合することができる。
さらに、樹脂ケース１５０に封止樹脂１６０を充填すると、溝部１５２ａ〜１５２ｇに封止樹脂１６０が入り込み、樹脂ケース１５０に対する封止樹脂１６０の密着面積が増加して、封止樹脂１６０の密着性が向上し、外部からの水分の浸入が防止される。
したがって、半導体装置１００の信頼性の低下が抑制されるようになる。
［第２の実施の形態］
第２の実施の形態では、半導体装置において、溝部の、外部接続端子の内部接続部に隣接する各範囲内に、振動抑制部を複数配置した場合について、図７を用いて説明する。
［第２の実施の形態］
第２の実施の形態では、半導体装置において、溝部の、外部接続端子の内部接続部に隣接する各範囲内に、振動抑制部を複数配置した場合について、図７を用いて説明する。
図７は、第２の実施の形態の半導体装置の要部上面図である。
図７に示す半導体装置２００は、振動抑制部以外は半導体装置１００と同様の構成を成している。
図７に示す半導体装置２００は、振動抑制部以外は半導体装置１００と同様の構成を成している。
なお、図７では、半導体装置２００の外部接続端子１３０ｄ付近を拡大して表している。
半導体装置２００では、溝部１５２ｆの、外部接続端子１３０ｄの内部接続部１３０ｄ１に隣接する範囲内に、複数の振動抑制部１５３ｄａ〜１５３ｄｆが配置されている。なお、この場合の振動抑制部１５３ｄａ〜１５３ｄｆの上面の位置は、第１の実施の形態の振動抑制部１５３ａ〜１５３ｅと同様に、底面部１５１に配置された内部接続部１３０ｄ１の上面以上、側面部１５４の上面以下である。
半導体装置２００では、溝部１５２ｆの、外部接続端子１３０ｄの内部接続部１３０ｄ１に隣接する範囲内に、複数の振動抑制部１５３ｄａ〜１５３ｄｆが配置されている。なお、この場合の振動抑制部１５３ｄａ〜１５３ｄｆの上面の位置は、第１の実施の形態の振動抑制部１５３ａ〜１５３ｅと同様に、底面部１５１に配置された内部接続部１３０ｄ１の上面以上、側面部１５４の上面以下である。
この場合において、樹脂ケース１５０に封止樹脂１６０を充填すると、振動抑制部１５３ｄａ〜１５３ｄｆの間に封止樹脂１６０が充填される。
なお、外部接続端子１３０ａ〜１３０ｄの厚さは０．５ｍｍとする。
なお、外部接続端子１３０ａ〜１３０ｄの厚さは０．５ｍｍとする。
すなわち、複数の振動抑制部１５３ｄａ〜１５３ｄｆをそれぞれ第１間隔、空けて配置することで、超音波接合時の外部接続端子１３０ａ〜１３０ｅの振動を確実に抑制しつつ、樹脂ケース１５０に対する封止樹脂１６０の密着面積の減少を抑制することができるようになる。
但し、振動抑制部１５３ｄａ〜１５３ｄｆは、その隙間が狭すぎると、振動抑制部１５３ｄａ〜１５３ｄｆの間に封止樹脂１６０が適切に充填されないおそれがある。このため、振動抑制部１５３ｄａ〜１５３ｄｆの第１間隔は、少なくとも、０．５ｍｍ程度以上は空けることを必要とする。
また、振動抑制部１５３ｄａと外部接続端子１３０ｄの外部接続部１３０ｄ２との第２間隔（間隔Ｉ）が狭すぎると、上記と同様に、この間隔Ｉに封止樹脂１６０が適切に充填されないおそれがある。この場合、樹脂ケース１５０に対する封止樹脂１６０の密着性が低下して、外部接続端子１３０ｄの外部接続部１３０ｄ２が延出する側面部１５４の隙間を十分に封止することができなくなる場合がある。すると、外部接続部１３０ｄ２が延出する側面部１５４の隙間から外部により水分が浸入してしまい、半導体装置２００の故障等が生じ、半導体装置２００の信頼性が低下してしまう。このため、振動抑制部１５３ｄａと外部接続端子１３０ｄの外部接続部１３０ｄ２との間に、（図７中横方向の）長さが、０．５ｍｍ程度以上のスペース１５６を設けることを必要とする。
なお、外部接続端子１３０ａ〜１３０ｃ，１３０ｅに対して溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｇにも、上記同様に、複数の振動抑制部を配置することが可能である。
このように半導体装置２００では、複数の振動抑制部が、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に、少なくとも、０．５ｍｍ程度以上の間隔Ｉを空けてそれぞれ備えられる。
このように半導体装置２００では、複数の振動抑制部が、溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｆ，１５２ｇの、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１に隣接する範囲内に、少なくとも、０．５ｍｍ程度以上の間隔Ｉを空けてそれぞれ備えられる。
これにより、ワイヤ１４０ａ〜１４０ｄを外部接続端子１３０ａ〜１３０ｅに超音波接合する際の超音波の振動に伴う外部接続端子１３０ａ〜１３０ｅの振動を確実に抑制しつつ、樹脂ケース１５０に対する封止樹脂１６０の密着面積の減少を抑制することができる。このため、これにより、外部接続端子１３０ａ〜１３０ｅの内部接続部１３０ａ１〜１３０ｅ１にワイヤ１４０ａ〜１４０ｅを確実に接合することができ、樹脂ケース１５０に対する封止樹脂１６０の密着性の低下を抑制することができる。
また、このような振動抑制部は、外部接続端子１３０ａ〜１３０ｅの外部接続部１３０ａ２〜１３０ｅ２から、少なくとも、０．５ｍｍ程度以上の間隔Ｉを空けて上記範囲内に備えられる。
なお、第２の実施の形態では外部接続端子１３０ａ〜１３０ｄの厚さを０．５ｍｍとし、間隔Ｉを０．５ｍｍ以上空けているがこれに限定されるものでなく、間隔Ｉが外部接続端子１３０ａ〜１３０ｄの厚さ以上であれば、溝部１５２ａ〜１５２ｇ内に封止樹脂１６０を充填することができ、樹脂ケース１５０と封止樹脂１６０の密着性を保ち、水分の浸入を防止することができる。
これにより、外部接続端子１３０ａ〜１３０ｅの外部接続部１３０ａ２〜１３０ｅ２の溝部１５２ａ，１５２ｂ，１５２ｄ，１５２ｇに沿った外部接続部１３０ａ２〜１３０ｅ２の両側を確実に封止することができるようになる。このため、外部接続部１３０ａ２〜１３０ｅ２が延出する側面部１５４の隙間を塞ぐことができ、当該隙間に対する外部からの水分の浸入を防止することができる。
したがって、半導体装置２００の信頼性の低下が抑制されるようになる。
１００，２００ 半導体装置
１１０ 積層基板
１１１ 絶縁板
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ 回路板
１１３ 金属板
１２０ａ，１２０ｂ 半導体素子
１２０ｃ 制御素子
１３０ａ，１３０ｂ，１３０ｃ，１３０ｄ，１３０ｅ 外部接続端子
１３０ａ１，１３０ｂ１，１３０ｃ１，１３０ｄ１，１３０ｅ１ 内部接続部
１３０ａ２，１３０ｂ２，１３０ｃ２，１３０ｄ２，１３０ｅ２ 外部接続部
１４０ａ，１４０ｂ，１４０ｃ，１４０ｄ，１４０ｅ ワイヤ
１５０ 樹脂ケース
１５１ 底面部
１５２ａ，１５２ｂ，１５２ｃ，１５２ｄ，１５２ｅ，１５２ｆ，１５２ｇ 溝部
１５３ａ，１５３ｂ，１５３ｃ，１５３ｄ，１５３ｅ，１５３ｄａ，１５３ｄｂ，１５３ｄｃ，１５３ｄｄ，１５３ｄｅ，１５３ｄｆ 振動抑制部
１５４ 側面部
１５５ 開口部
１５６ スペース
１６０ 封止樹脂
Ｄ 深さ
Ｗ 幅
Ｉ 間隔
１１０ 積層基板
１１１ 絶縁板
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ 回路板
１１３ 金属板
１２０ａ，１２０ｂ 半導体素子
１２０ｃ 制御素子
１３０ａ，１３０ｂ，１３０ｃ，１３０ｄ，１３０ｅ 外部接続端子
１３０ａ１，１３０ｂ１，１３０ｃ１，１３０ｄ１，１３０ｅ１ 内部接続部
１３０ａ２，１３０ｂ２，１３０ｃ２，１３０ｄ２，１３０ｅ２ 外部接続部
１４０ａ，１４０ｂ，１４０ｃ，１４０ｄ，１４０ｅ ワイヤ
１５０ 樹脂ケース
１５１ 底面部
１５２ａ，１５２ｂ，１５２ｃ，１５２ｄ，１５２ｅ，１５２ｆ，１５２ｇ 溝部
１５３ａ，１５３ｂ，１５３ｃ，１５３ｄ，１５３ｅ，１５３ｄａ，１５３ｄｂ，１５３ｄｃ，１５３ｄｄ，１５３ｄｅ，１５３ｄｆ 振動抑制部
１５４ 側面部
１５５ 開口部
１５６ スペース
１６０ 封止樹脂
Ｄ 深さ
Ｗ 幅
Ｉ 間隔
Claims (7)
- 絶縁板と、前記絶縁板上に配置された回路板と、を有する積層基板と、
中央部に形成された開口部に前記積層基板が配置された底面部と、前記底面部の周囲に沿って設けられた側面部と、前記底面部上に前記積層基板の周縁に対して平行に設けられ、前記回路板とワイヤで接続される内部接続部及び前記内部接続部に接続され、前記側面部から外部に延出する外部接続部を有する外部接続端子と、を備え、前記底面部の周縁に沿って前記外部接続部の両側に溝部が形成されたケースと、
前記溝部の、前記内部接続部に隣接する範囲内に形成された振動抑制部と、
を有する半導体装置。 - 前記ケース内に充填されて、前記積層基板、前記ワイヤ、前記外部接続端子の前記内部接続部を封止する封止樹脂、
をさらに有する請求項１記載の半導体装置。 - 前記振動抑制部は、前記範囲内の、前記内部接続部に接続された前記ワイヤの接合箇所に対向する位置に備えられている、
請求項１または２に記載の半導体装置。 - 前記振動抑制部は、前記底面部に一体成形されている、
請求項１乃至３のいずれかに記載の半導体装置。 - 前記振動抑制部の上面は、前記内部接続部の上面以上、前記側面部の上面以下である、
請求項１乃至４のいずれかに記載の半導体装置。 - 複数の前記振動抑制部が、前記範囲内に第１間隔を空けてそれぞれ備えられている、
請求項１乃至５のいずれかに記載の半導体装置。 - 複数の前記振動抑制部のうち前記外部接続部から最も近くに備えられた前記振動抑制部は、前記外部接続部から第２間隔を空けて前記範囲内に備えられている、
請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016090030A JP6701926B2 (ja) | 2016-04-28 | 2016-04-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016090030A JP6701926B2 (ja) | 2016-04-28 | 2016-04-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017199818A JP2017199818A (ja) | 2017-11-02 |
| JP6701926B2 true JP6701926B2 (ja) | 2020-05-27 |
Family
ID=60239594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016090030A Active JP6701926B2 (ja) | 2016-04-28 | 2016-04-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6701926B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7318238B2 (ja) * | 2019-03-11 | 2023-08-01 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6115172B2 (ja) * | 2013-02-15 | 2017-04-19 | 富士電機株式会社 | 半導体装置 |
| JP6451117B2 (ja) * | 2014-04-01 | 2019-01-16 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
| CN105684147B (zh) * | 2014-04-30 | 2019-04-05 | 富士电机株式会社 | 半导体模块及其制造方法 |
-
2016
- 2016-04-28 JP JP2016090030A patent/JP6701926B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017199818A (ja) | 2017-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761567B2 (en) | Power semiconductor module and composite module | |
| JP4254527B2 (ja) | 半導体装置 | |
| US20130187188A1 (en) | Molded package and light emitting device | |
| US8198712B2 (en) | Hermetically sealed semiconductor device module | |
| JP6398270B2 (ja) | 半導体装置 | |
| JP6813259B2 (ja) | 半導体装置 | |
| JP6149932B2 (ja) | 半導体装置 | |
| JPH09260550A (ja) | 半導体装置 | |
| JP6057926B2 (ja) | 半導体装置 | |
| KR101706825B1 (ko) | 반도체 패키지 | |
| US20180096937A1 (en) | Semiconductor device | |
| JP4349364B2 (ja) | 半導体装置 | |
| US20150221580A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP6701926B2 (ja) | 半導体装置 | |
| WO2013065462A1 (ja) | 半導体装置及びその製造方法 | |
| KR101766082B1 (ko) | 파워모듈 | |
| JPWO2019008828A1 (ja) | 半導体装置 | |
| JP2017050441A (ja) | 半導体装置 | |
| KR20160085672A (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
| EP2688098B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2017038019A (ja) | 半導体装置 | |
| JP6752981B2 (ja) | 半導体装置の製造方法 | |
| JP2021015856A (ja) | 半導体装置 | |
| JP5056105B2 (ja) | 半導体装置およびその製造方法 | |
| WO2021029150A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191206 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6701926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |