JP7318238B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7318238B2
JP7318238B2 JP2019043891A JP2019043891A JP7318238B2 JP 7318238 B2 JP7318238 B2 JP 7318238B2 JP 2019043891 A JP2019043891 A JP 2019043891A JP 2019043891 A JP2019043891 A JP 2019043891A JP 7318238 B2 JP7318238 B2 JP 7318238B2
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
case
front surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019043891A
Other languages
English (en)
Other versions
JP2020150022A (ja
Inventor
尚 香月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019043891A priority Critical patent/JP7318238B2/ja
Priority to US16/777,819 priority patent/US10971414B2/en
Priority to CN202010078623.6A priority patent/CN111681993A/zh
Publication of JP2020150022A publication Critical patent/JP2020150022A/ja
Application granted granted Critical
Publication of JP7318238B2 publication Critical patent/JP7318238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83472—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83479—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8348—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83481—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83484—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体装置に関する。
半導体装置は、複数の電力用半導体素子を含み、例えば、インバータ装置の電力変換装置として利用されている。電力用半導体素子としては、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＷＤ（Free Wheeling Diode）等がある。また、電力用半導体素子として、ＩＧＢＴとＦＷＤとを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ、逆バイアスに対しても十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等がある。
このような電力用の半導体装置は、半導体素子がはんだを介して接合されたセラミック回路基板と、半導体素子に電気的に接続されているリードフレーム等の外部接続端子とを有している。さらに、半導体装置は、半導体素子及びセラミック回路基板を収納するケースを有している。ケースには、外部接続端子の一端部がケースの内側に位置して、他端部が外部に延出するように外部接続端子がインサート成形されている。このようにケースにインサート成形された外部接続端子は、半導体素子と電気的に接続される箇所がケースから表出されて、その箇所以外がケースに埋設されている。
特開２０１１－０１４７３９号公報 特開２００４－１３４６２４号公報
しかし、このようにケースにインサート成形された外部接続端子は、ケース及び外部接続端子を構成する材料によっては、ケース及び外部接続端子の界面に剥離が生じてしまう場合がある。この場合、半導体装置で熱サイクルが繰り返されると、ケース及び外部接続端子の界面の剥離が広がってしまう。剥離が広がると、半導体装置の内部の回路の絶縁が保てなくなる。また、外部から水分が剥離を通じて半導体装置の内部に侵入して、内部部品に腐食等が生じてしまう。これらは半導体装置の特性の低下を引き起こし、半導体装置の信頼性を低下させてしまう。
本発明はこのような点に鑑みてなされたものであり、ケース及び外部接続端子の界面における剥離の進展を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、平板状であって、前記半導体素子と電気的に接続されるおもて面と前記おもて面の反対側の裏面とを備える外部接続端子と、前記半導体素子を収納する開口領域に対面する内壁面を有し、前記外部接続端子を埋設する枠部と、前記内壁面から前記開口領域に突出する配置面を有し、前記おもて面の表出領域を表出し、前記裏面を埋設する端子配置部と、を備えるケースと、前記開口領域において、前記半導体素子を封止する封止部材と、を有し、前記外部接続端子の前記表出領域における１組の対辺の両側の少なくとも一部において、前記配置面が前記おもて面と前記裏面との間に位置して前記おもて面に対して段差を構成する、半導体装置を提供する。
上記構成の半導体装置は、ケース及び外部接続端子の界面の剥離の進展を抑制して、半導体装置の信頼性の低下を抑制することができる。
実施の形態における半導体装置の要部断面図である。 実施の形態における半導体装置の要部平面図である。 実施の形態における半導体装置の要部斜視図である。 実施の形態における半導体装置の外部接続端子の要部拡大図である。 実施の形態における半導体装置の外部接続端子の形成方法を説明するための図である。 実施の形態における半導体装置のケースにインサート成形された外部接続端子を説明するための要部断面図である。 参考例における半導体装置のケースにインサート成形された外部接続端子を説明するための要部断面図である。 第１変形例における半導体装置の外部接続端子を説明するための図である。 第２変形例における半導体装置の外部接続端子を説明するための図である。 第３変形例における半導体装置の外部接続端子を説明するための図である。 第４変形例における半導体装置の外部接続端子を説明するための図である。 第５変形例における半導体装置のケースを説明するための図である。
以下、実施の形態の半導体装置について、図１～図４を用いて説明する。図１は、実施の形態における半導体装置の要部断面図であり、図２は、実施の形態における半導体装置の要部平面図である。また、図３は、実施の形態における半導体装置の要部斜視図であり、図４は、実施の形態における半導体装置の外部接続端子の要部拡大図である。なお、図２～図４では封止部材１８の図示を省略している。図１は、図２の一点鎖線Ｙ－Ｙにおける断面図を、図４は、図２の一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。また、本実施の形態において、おもて面（上方）とは、図１～図４の半導体装置１０が上側を向いた面（方向）を表す。例えば、セラミック回路基板１２において半導体素子１１が搭載された面（搭載された側）がおもて面（上方）である。裏面（下方）とは、図１～図４の半導体装置１０において、下側を向いた面（方向）を表す。例えば、セラミック回路基板１２において放熱板１３が接合された面（搭載された側）が裏面（下方）である。図１～図４以外でもおもて面（上方）及び裏面（下方）は同様の方向性を意味する。
半導体装置１０は、図１に示されるように、半導体素子１１と半導体素子１１がおもて面に接合されたセラミック回路基板１２とセラミック回路基板１２の裏面に接合された放熱板１３と外部接続端子１６とを有している。また、半導体装置１０は、これらの構成がケース１５内に収納されて封止部材１８により封止されて構成されている。なお、図１～図３では、半導体装置１０の外部接続端子１６が埋設された側の半分を示している。
半導体素子１１は、シリコンまたは炭化シリコンから構成される、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチング素子を含んでいる。このような半導体素子１１は、例えば、裏面に主電極としてドレイン電極（正極電極、ＩＧＢＴではコレクタ電極）を、おもて面に、主電極としてゲート電極（制御電極）及びソース電極（負極電極、ＩＧＢＴではエミッタ電極）をそれぞれ備えている。また、半導体素子１１は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ等のダイオードを含んでいる。このような半導体素子１１は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。また、半導体素子１１は、ＩＧＢＴ及びＦＷＤが１チップ内に構成されたＲＣ－ＩＧＢＴのスイッチング素子を含んでもよい。なお、図１に示すセラミック回路基板１２上の半導体素子１１の個数（１個）は一例である。この一例の場合に限らずに、適宜設計により個数を定めることができる。
セラミック回路基板１２は、絶縁板１２ａと絶縁板１２ａのおもて面に形成された回路パターン１２ｂと絶縁板１２ａの裏面に形成された金属板１２ｃとを有している。絶縁板１２ａは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の熱伝導性が高いセラミックスにより構成されている。絶縁板１２ａの厚さは、好ましくは、０．２ｍｍ以上、１．５ｍｍ以下であり、より好ましくは、０．２５ｍｍ以上、１．０ｍｍ以下である。また、セラミック回路基板１２に限らず、樹脂回路基板（図示を省略）でもよい。樹脂回路基板は金属板と絶縁樹脂板と回路パターンで構成されている。金属板はアルミニウム、銅等の熱伝導性が良好な金属材料よりなる。絶縁樹脂板は、絶縁樹脂よりなる。絶縁樹脂板は、絶縁性を有する樹脂であれば、特に材料を問わない。但し、半導体素子１１の放熱のためには熱伝導性のよい樹脂が好ましい。具体的には、熱伝導性のよい材料である液晶ポリマー、エポキシ樹脂等を用いることができる。これらの樹脂を金属板上にラミネートすることにより絶縁樹脂板を形成することができる。
回路パターン１２ｂは、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金等により構成されている。回路パターン１２ｂの厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．１２５ｍｍ以上、０．６ｍｍ以下である。回路パターン１２ｂ上に、半導体素子１１がはんだ１４ａを介して接合されている。なお、回路パターン１２ｂ上には、半導体素子１１の他に、サーミスタやコンデンサ等の電子部品、ボンディングワイヤ、リードフレームや接続端子等の配線部材を、適宜配置することができる。なお、図１では、回路パターン１２ｂと、後述する外部接続端子１６とがボンディングワイヤ１７により電気的に接続されている場合を示している。これにより、半導体素子１１の裏面の主電極が、回路パターン１２ｂ及びボンディングワイヤ１７を経由して、外部接続端子１６と電気的に接続される。また、回路パターン１２ｂと外部接続端子１６との電気的な接続は、ボンディングワイヤ１７に限らずに、別のリードフレームを用いてもよい。または、外部接続端子１６のケース１５内の一端部を延伸して回路パターン１２ｂに直接接続してもよい。このような回路パターン１２ｂは、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、銀、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。なお、図１～図３に示す回路パターン１２ｂについても個数、配置位置並びに形状は一例であって、この場合に限らずに、適宜設計により個数、配置位置並びに形状を定めることができる。金属板１２ｃは、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。金属板１２ｃの厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．１２５ｍｍ以上、０．６ｍｍ以下である。
このような構成を有するセラミック回路基板１２として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板１２は、半導体素子１１で発生した熱を回路パターン１２ｂ、絶縁板１２ａ及び金属板１２ｃを介して、放熱板１３側に伝導させることができる。なお、絶縁板１２ａは平面視で、例えば、矩形状を成している。また、金属板１２ｃもまた平面視で、絶縁板１２ａよりも面積が小さな矩形状を成している。したがって、セラミック回路基板１２は、例えば、矩形状を成している。図１～図３に示すセラミック回路基板１２についても個数、配置位置並びに形状は一例である。この例の場合に限らずに、適宜設計により個数、配置位置並びに形状を定めることができる。
放熱板１３は、図１に示されるように、そのおもて面にセラミック回路基板１２がはんだ１４ｂを介して配置されている。このような放熱板１３は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金、アルミニウムと炭化シリコンからなる複合材、マグネシウムと炭化シリコンとからなる複合材により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板１３の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。なお、この放熱板１３の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して接合させ、または、サーマルペースト等を介して機械的に取り付けることで放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種から構成される合金等により構成されている。また、冷却器として、フィン、複数のフィンから構成されるヒートシンク、または、水冷による冷却装置等を適用することができる。また、放熱板１３は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。また、セラミック回路基板１２の裏面には、上記の放熱板１３に代わって、上記の冷却器をはんだ１４ｂを介して、接合してもよい。なお、上記の半導体装置１０で利用されているはんだ１４ａ，１４ｂは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成される。さらに、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。
次に、ケース１５は、枠部１５ａと端子配置部１５ｂとを有している。枠部１５ａは、半導体素子１１等を収納する開口領域１５ａ１に対面する内壁面１５ａ２を備え、外部接続端子１６を埋設する。このような枠部１５ａは、中央部が開口された平面視で長方形状の開口領域１５ａ１を内壁面１５ａ２で取り囲む形状を成している。端子配置部１５ｂは、枠部１５ａの対向する一対の短辺の内壁面１５ａ２から開口領域１５ａ１に突出する配置面１５ｂ１及び開口領域１５ａ１に面する内壁面１５ｂ２を備えている。端子配置部１５ｂは、外部接続端子１６を埋設しており、配置面１５ｂ１から、外部接続端子１６のおもて面１６ａの表出領域１６ａ１を表出している。なお、外部接続端子１６の表出領域１６ａ１には、ボンディングワイヤ１７が接合されて、半導体素子１１と電気的に接続される。
このようなケース１５は、外部接続端子１６に接合可能な熱可塑性樹脂により出射成形により一体的に構成されている。なお、このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。このケース１５は、枠部１５ａに対して開口領域１５ａ１の裏側から半導体素子１１及びセラミック回路基板１２が配置された放熱板１３が、接着剤（図示を省略）を用いて取り付けられている。
外部接続端子１６は、上記のケース１５の枠部１５ａの一対の短辺側にインサート成形により取り付けられている。このような外部接続端子１６は、平板状であって、おもて面１６ａとおもて面１６ａの反対側の裏面１６ｂとを備えている。なお、図１～図４では、外部接続端子１６はケース１５に対しておもて面１６ａが上方を、裏面１６ｂが下方を向くように設けられている。外部接続端子１６は、本実施の形態では、図１に示されるように、一端部がケース１５の開口領域１５ａ１内に配置され、ケース１５の枠部１５ａを貫通して、他端部がケース１５の外部に直線状に延伸している場合を示している。外部接続端子１６は、その一端部側が、枠部１５ａの内壁面１５ａ２から延伸され、裏面１６ｂを含む一部が端子配置部１５ｂに埋設され、おもて面１６ａを含む一部が開口領域１５ａ１に表出している。外部接続端子１６の他端部は、図１の場合以外にも、ケース１５の枠部１５ａ内を通り枠部１５ａから上方に延伸してもよい。また、外部接続端子１６の一端部は、その裏面１６ｂを含む一部がケース１５の端子配置部１５ｂに埋設されている。すなわち、図３及び図４に示されるように、表出領域１６ａ１における１組の対辺の両側の少なくとも一部の配置面１５ｂ１は、外部接続端子１６のおもて面１６ａと裏面１６ｂとの間に位置しておもて面１６ａに対して段差を構成する。外部接続端子１６のおもて面１６ａがケース１５の端子配置部１５ｂの配置面１５ｂ１よりも上方に張り出すように構成されている。なお、図１及び図４に示す外部接続端子１６はおもて面１６ａにバリがあり、裏面１６ｂにダレ面がある場合を示している。外部接続端子１６の一端部のおもて面１６ａの表出領域１６ａ１とセラミック回路基板１２の回路パターン１２ｂとがボンディングワイヤ１７により電気的に接続されている。一方、外部接続端子１６の他端部は、外部電源（図示を省略）等に接続される。このような外部接続端子１６は、アルミニウム、マグネシウム、銅、黄銅、ステンレス、チタン、鉄等またはこれらのいずれかにより構成される合金を適用することができる。なお、外部接続端子１６の形成方法については後述する。
なお、図１に示されるように、ケース１５の端子配置部１５ｂの裏面と放熱板１３との間に、絶縁性接着剤１４ｃが配置されている。これにより、放熱板１３とケース１５とを接合するとともに、放熱板１３とケース１５との隙間をなくし、この隙間から封止部材１８が外部に漏れ出ることを防止している。
また、封止部材１８は、既述の通り、ケース１５の開口領域１５ａ１に充填されて、放熱板１３上のセラミック回路基板１２、半導体素子１１、ボンディングワイヤ１７及び外部接続端子１６等を封止する。このような封止部材１８は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。このような封止部材１８の一例として、エポキシ樹脂があり、エポキシ樹脂にフィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材を含んでいる。
次に、外部接続端子１６の形成方法について、図５を用いて説明する。図５は、実施の形態における半導体装置の外部接続端子の形成方法を説明するための図である。なお、図５（Ａ），（Ｂ）は、外部接続端子１６の形成工程を時系列的に示している。また、図５（Ｃ）では、図５（Ａ），（Ｂ）を通じて形成された外部接続端子１６を説明するための図である。
まず、複数のパンチ３１ａを備える押圧部３１と複数のダイ３２ａを備える支持部３２とを有し、パンチ３１ａとダイ３２ａとが互い違いに位置するように押圧部３１と支持部３２が設けられた打ち抜き装置３０を用意する。このような打ち抜き装置３０の支持部３２のダイ３２ａ上に、外部接続端子１６と同じ材質の厚板１６０がセットされる（図５（Ａ））。セットされた厚板１６０に対して押圧部３１で押圧すると、パンチ３１ａの角部とダイ３２ａの角部とにより厚板１６０に押圧方向と押圧方向に対して逆方向の応力がそれぞれ加えられて、厚板１６０が打ち抜かれる（図５（Ｂ））。この際、厚板１６０は、パンチ３１ａとダイ３２ａとのそれぞれの角部が行き違うことで、パンチ３１ａとダイ３２ａとのそれぞれの方向に応力を受けて引きちぎられる。押圧部３１を元の位置に戻すと、ダイ３２ａ上に外部接続端子１６が得られる。このようにして得られた外部接続端子１６は、図５（Ｃ）に示されるように、おもて面１６ａ及び裏面１６ｂは略水平を成している。また、外部接続端子１６は、パンチ３１ａ及びダイ３２ａによる逆方向の応力により引きちぎられるように形成されているために、おもて面１６ａの両縁部にバリ１６ａ２が発生している。バリ１６ａ２は外部接続端子１６の略水平のおもて面１６ａの両縁部において曲率が変化する箇所から尖形した箇所である。つまり、図５（Ｃ）の外部接続端子１６のおもて面１６ａにおける水平線Ｈ１よりも上部の部分である。また、裏面１６ｂの両縁部にバリ１６ａ２に対応してダレ面１６ｂ２が発生している。ダレ面１６ｂ２は、外部接続端子１６の略水平の裏面１６ｂの両縁部において曲率が変化する箇所からなだらかな弧を描く箇所である。その後、外部接続端子１６では、ダレ面１６ｂ２から水平線Ｈ１に対して直交してバリ１６ａ２の頂点に続く。したがって、外部接続端子１６では、バリ１６ａ２の頂点から、ダレ面１６ｂ２が開始する箇所までの水平線Ｈ１に対して直交する面を側面とする。また、この場合の外部接続端子１６のそれぞれ略水平のおもて面１６ａから裏面１６ｂまでを厚さとする。
このようにして得られた外部接続端子１６は、所定の金型（図示を省略）にセットされる。この際、ダレ面１６ｂ２が裏面１６ｂとなるようにセットされる。このようにしてセットされた金型を所定の温度に加熱して、金型内にポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、または、ポリフタルアミド樹脂、ナイロン樹脂等の樹脂を流し込んで、流し込んだ樹脂を固化させる。金型を分離すると、外部接続端子１６を備えるケース１５が形成される。なお、外部接続端子１６が金型にセットされると、外部接続端子１６に発生したバリ１６ａ２の尖形部が多少押しつぶされる。
このようなケース１５の枠部１５ａに対して開口領域１５ａ１の裏側から半導体素子１１とセラミック回路基板１２と絶縁性接着剤１４ｃとが配置された放熱板１３を、接着剤（図示を省略）を用いて取り付ける。半導体素子１１とセラミック回路基板１２と外部接続端子１６との間で必用に応じてボンディングワイヤ１７により電気的に接続する。そして、これらが収納されている開口領域１５ａ１を封止部材１８で封止することで、図１～図４に示された半導体装置１０が得られる。
次に、このようにして得られた半導体装置１０の外部接続端子１６及びその近傍について図６を用いて説明する。図６は、実施の形態における半導体装置のケースにインサート成形された外部接続端子を説明するための要部断面図である。なお、図６は、図１の一点鎖線Ｘ－Ｘにおける外部接続端子１６の断面図であって、おもて面１６ａ（並びに裏面１６ｂ）のバリ１６ａ２（並びにダレ面１６ｂ２）の周辺を拡大して表示している。また、図６（Ａ）は、ケース１５に取り付けられた外部接続端子１６のバリ１６ａ２があるおもて面１６ａが上方を向いている場合を、図６（Ｂ）は、ケース１５に取り付けられた外部接続端子１６のダレ面１６ｂ２がある裏面１６ｂが上方を向いている場合を、それぞれ表している。
既述の通り、ケース１５を形成するには、所定の金型に外部接続端子１６をセットして、金型内に樹脂を流し込む。この際、金型は、外部接続端子１６のバリ１６ａ２があるおもて面１６ａがケース１５の端子配置部１５ｂの配置面１５ｂ１よりも上方に張り出すように構成されている。このため、流し込まれた樹脂は外部接続端子１６のおもて面１６ａのバリ１６ａ２を乗り超えられずにおもて面１６ａに流れ込むことが抑制されて固化する。したがって、このようにして形成されたケース１５では、図６（Ａ）に示されるように、外部接続端子１６が埋設されるケース１５の端子配置部１５ｂの配置面１５ｂ１は外部接続端子１６のおもて面１６ａと図示を省略する裏面１６ｂとの間に位置して、おもて面１６ａに対して段差を構成している。金型に流し込まれた樹脂は外部接続端子１６のバリ１６ａ２を乗り越えられずにおもて面１６ａに及ばない。このため、外部接続端子１６とケース１５の端子配置部１５ｂとの境界には剥離が進展しにくくなる。なお、この際の外部接続端子１６のおもて面１６ａから配置面１５ｂ１までの段差高さはＨとする。このようなケース１５及び外部接続端子１６を封止部材１８で封止しても、剥離の隙間に封止部材１８が流れ込むことがなく、剥離のさらなる進展が抑制される。このように剥離の進展が抑制されるために、半導体装置１０の内部の回路の絶縁性が保たれる。また、剥離部分から水分の内部への侵入が防止されるために、半導体装置１０の内部部品の腐食等も生じにくくなる。さらに、剥離の進展が抑制されるために外部接続端子１６がケース１５の端子配置部１５ｂに対して強固に埋設されるようになる。このため、熱サイクル等に起因した熱応力が生じても外部接続端子１６のずれが抑制される。これにより、ボンディングワイヤ１７の外部接続端子１６に対する接合部におけるせん断応力の発生が抑制されて接合部の破断が生じにくくなる。なお、これらについては、図６（Ａ）中の左側でも、図示を省略しているものの、同様のことが生じている。
また、ケース１５に対して外部接続端子１６をダレ面１６ｂ２が発生している裏面１６ｂが上方を向くように配置した場合についても、上記の図６（Ａ）の場合と同様である。すなわち、図６（Ｂ）に示されるように、外部接続端子１６が埋設されるケース１５の端子配置部１５ｂの配置面１５ｂ１が外部接続端子１６の裏面１６ｂの表出領域１６ｂ１に対して段差を構成する。このため、ケース１５を構成する樹脂は外部接続端子１６のダレ面１６ｂ２を乗り越えられずに裏面１６ｂに及ばない。したがって、この場合にも、図６（Ａ）の場合と同様の効果が得られる。なお、この際の外部接続端子１６の裏面１６ｂから配置面１５ｂ１までの段差高さはＨである。但し、図６（Ａ）に示す外部接続端子１６のバリ１６ａ２の方が図６（Ｂ）に示すダレ面１６ｂ２よりも樹脂の流入の抑制効果が高い。なお、これらについては、図６（Ｂ）中の左側でも、図示を省略しているものの、同様のことが生じている。
次に、このような場合に対する参考例として、外部接続端子１６のおもて面１６ａ（または裏面１６ｂ）をケース１５の端子配置部１５ｂの配置面１５ｂ１と同じ高さにした場合について、図７を用いて説明する。図７は、参考例における半導体装置のケースにインサート成形された外部接続端子を説明するための要部断面図である。なお、図７についても、図６と同様に外部接続端子１６のおもて面１６ａ（並びに裏面１６ｂ）のバリ１６ａ２（並びにダレ面１６ｂ２）の周辺を拡大して表示している。また、図７（Ａ）は、ケース１５に取り付けられた外部接続端子１６のバリ１６ａ２があるおもて面１６ａが上方を向いている場合を、図７（Ｂ）は、ケース１５に取り付けられた外部接続端子１６のダレ面１６ｂ２がある裏面１６ｂが上方を向いている場合を、それぞれ表している。
この場合でも、所定の金型に外部接続端子１６をセットして、金型内に樹脂を流し込む。この際、金型は、外部接続端子１６のバリ１６ａ２があるおもて面１６ａがケース１５の端子配置部１５ｂの配置面１５ｂ１と同一の高さとなるように構成されている。このため、流し込まれた樹脂は外部接続端子１６のバリ１６ａ２を乗り越えておもて面１６ａに流れ込んだ状態で固化する。したがって、このようにして形成されたケース１５では、図７（Ａ）に示されるように、ケース１５のバリが外部接続端子１６のおもて面１６ａに及んでしまう。この状態のケース１５及び外部接続端子１６を封止部材１８で封止して構成される半導体装置１０は、熱サイクル等による熱応力により、ケース１５と外部接続端子１６との境界において、図７（Ａ）中、破線の矢印で示す方向に剥離が進展してしまう。また、外部接続端子１６に対するボンディングワイヤ１７を接合する領域が減少してしまう。
また、外部接続端子１６のダレ面１６ｂ２がある裏面１６ｂがケース１５の端子配置部１５ｂの配置面１５ｂ１と同一の高さとなるように構成する場合も、上記の図７（Ａ）の場合と同様である。すなわち、図７（Ｂ）に示されるように、流し込まれた樹脂は外部接続端子１６のダレ面１６ｂ２を乗り越えて裏面１６ｂに流れ込んだ状態で固化する。特に、ダレ面１６ｂ２の方がバリ１６ａ２よりも樹脂が乗り越えて流れ込みやすい。したがって、この状態のケース１５及び外部接続端子１６を封止部材１８で封止して構成される半導体装置１０は、熱サイクル等による熱応力により、ケース１５と外部接続端子１６との境界において、図７（Ｂ）中、破線の矢印で示す方向に剥離が進展してしまう。
そこで、上記の半導体装置１０は、半導体素子１１と、平板状であって、半導体素子１１と電気的に接続されるおもて面１６ａとおもて面１６ａの反対側の裏面１６ｂとを備える外部接続端子１６とを有する。さらに、半導体装置１０は、半導体素子１１を開口領域１５ａ１に収納して、外部接続端子１６を埋設するケース１５と、開口領域１５ａ１において、半導体素子１１を封止する封止部材１８とを有する。この際、ケース１５は、開口領域１５ａ１に対面する内壁面１５ａ２を有し、外部接続端子１６を埋設する枠部１５ａを備える。また、ケース１５は、内壁面１５ａ２から開口領域１５ａ１に突出する配置面１５ｂ１を有し、おもて面１６ａの表出領域１６ａ１を表出し、外部接続端子１６の裏面１６ｂを埋設する端子配置部１５ｂを備える。さらに、ケース１５では、外部接続端子１６の表出領域１６ａ１における１組の対辺の両側の少なくとも一部において、配置面１５ｂ１がおもて面１６ａと裏面１６ｂとの間に位置しておもて面１６ａに対して段差を構成する。このような半導体装置１０では、外部接続端子１６のおもて面１６ａの表出領域１６ａ１にケース１５が及ばない。このため、外部接続端子１６とケース１５との境界における剥離に封止部材１８が流れ込むことがなく、剥離のさらなる進展が抑制される。このように剥離の進展が抑制されるために、半導体装置１０の内部の回路の絶縁性が保たれる。また、剥離部分から水分の内部への侵入が防止されるために、半導体装置１０の内部部品の腐食等も生じにくくなる。さらに、剥離の進展が抑制されるために外部接続端子１６がケース１５の端子配置部１５ｂに対して強固に埋設されるようになる。このため、熱サイクル等に起因した熱応力が生じても外部接続端子１６のずれが抑制される。これにより、ボンディングワイヤ１７の外部接続端子１６に対する接合部におけるせん断応力の発生が抑制されて接合部の破断が生じにくくなる。したがって、半導体装置１０の信頼性の低下を抑制することができるようになる。
なお、このような半導体装置１０において、外部接続端子１６はケース１５の端子配置部１５ｂに対してケース１５の樹脂の流入を抑制しつつ、ワイヤボンディング時にずれが生じないため、ケース１５に対して強固に埋設される必要がある。このためには、段差高さＨは、外部接続端子１６の厚さ（おもて面１６ａから裏面１６ｂまでの高さ）の４分の１以上である必要がある。例えば、外部接続端子１６の厚さが２００μｍ以上、５００μｍ以下である場合の段差高さＨは、５０μｍ以上、１２５μｍ以下であることが望ましい。
また、上記を鑑みると、外部接続端子１６のおもて面１６ａとケース１５の端子配置部１５ｂの配置面１５ｂ１とに段差が構成されていればよく、外部接続端子１６のおもて面１６ａは必ずしも配置面１５ｂ１から迫り出す必要がないことが考えられる。以下では、これらに基づいて、実施の形態の変形例について説明する。
（第１変形例）
第１変形例では、外部接続端子１６のおもて面１６ａの表出領域１６ａ１のボンディングワイヤ１７が接合される接合領域１６ａ３に対応する配置面１５ｂ１の部分が段差を構成している場合について、図８を用いて説明する。図８は、第１変形例における半導体装置の外部接続端子を説明するための図である。なお、図８（Ａ）は、外部接続端子１６のおもて面１６ａの表出領域１６ａ１の平面図を、図８（Ｂ）は、図８（Ａ）の一点鎖線Ｙ－Ｙにおける断面図を示している。
この場合、外部接続端子１６の矩形状の表出領域１６ａ１に設定されている接合領域１６ａ３を挟むケース１５の配置面１５ｂ１の側段差部１５ｂ３が、外部接続端子１６のおもて面１６ａと裏面１６ｂとの間に位置して外部接続端子１６のおもて面１６ａに対して段差を構成している。外部接続端子１６のおもて面１６ａが、ケース１５の配置面１５ｂ１の側段差部１５ｂ３よりも上方に張り出すように構成されている。ケース１５の側段差部１５ｂ３は、側段差部１５ｂ３以外の配置面１５ｂ１に対して窪んだ形状であってよい。側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａと同一面であってよい。または、側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａよりも下方に陥没するように構成されていてよい。このようなケース１５とすることで、ケース１５を形成する際に、少なくとも、外部接続端子１６の接合領域１６ａ３にケース１５の樹脂が及ばなくなる。このため、接合領域１６ａ３のスペースを確保することができる。また、外部接続端子１６とケース１５との境界における剥離の進展もある程度抑制される。
（第２変形例）
第２変形例では、外部接続端子１６のおもて面１６ａの表出領域１６ａ１の両側の配置面１５ｂ１が段差を構成している場合について、図９を用いて説明する。図９は、第２変形例における半導体装置の外部接続端子を説明するための図である。なお、図９（Ａ）は、外部接続端子１６のおもて面１６ａの表出領域１６ａ１の平面図を、図９（Ｂ）は、図９（Ａ）の一点鎖線Ｙ－Ｙにおける断面図を示している。
この場合も、外部接続端子１６の矩形状の表出領域１６ａ１を挟むケース１５の配置面１５ｂ１の側段差部１５ｂ３が、外部接続端子１６のおもて面１６ａと裏面１６ｂとの間に位置して外部接続端子１６のおもて面１６ａと段差を構成している。外部接続端子１６のおもて面１６ａがケース１５の配置面１５ｂ１の側段差部１５ｂ３よりも上方に張り出すように構成されている。側段差部１５ｂ３は、対向する１組の２辺の全てに形成されていてよい。ケース１５の側段差部１５ｂ３は、側段差部１５ｂ３以外の配置面１５ｂ１に対して窪んだ形状であってよい。側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａと同一平面であってよい。または、側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａよりも下方に陥没するように構成されていてよい。このようなケース１５とすることで、第１変形例と同様に、ケース１５を形成する際に、少なくとも、外部接続端子１６の接合領域１６ａ３にケース１５の樹脂が及ばなくなる。このため、接合領域１６ａ３のスペースを確保することができる。また、外部接続端子１６とケース１５との境界における剥離の進展もある程度抑制される。
（第３変形例）
第３変形例では、外部接続端子１６の表出領域１６ａ１の周囲のうち３辺がケース１５の配置面１５ｂ１と段差が構成されている場合について、図１０を用いて説明する。図１０は、第３変形例における半導体装置の外部接続端子を説明するための図である。なお、図１０（Ｂ）は、図１０（Ａ）における一点鎖線Ｙ－Ｙにおける断面図、図１０（Ｃ）は、図１０（Ａ）における一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。
この場合でも、図１０に示されるように、ケース１５に対して外部接続端子１６の表出領域１６ａ１が矩形状に表出される。ケース１５の配置面１５ｂ１の側段差部１５ｂ３が、外部接続端子１６のおもて面１６ａと裏面１６ｂとの間に位置して外部接続端子１６のおもて面１６ａと段差を構成している。外部接続端子１６のおもて面１６ａがケース１５の配置面１５ｂ１の側段差部１５ｂ３よりも上方に張り出すように構成されている。第３変形例では、側段差部１５ｂ３は、３辺に形成されている場合を示している。ケース１５の側段差部１５ｂ３は、側段差部１５ｂ３以外の配置面１５ｂ１に対して窪んだ形状であってよい。側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａと同一面であってよい。または、側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａよりも下方に陥没するように構成されていてよい。そのため、第１，第２変形例と同様に、ケース１５を形成する際に、少なくとも、外部接続端子１６の接合領域１６ａ３にケース１５の樹脂が及ばなくなる。このため、接合領域１６ａ３のスペースを確保することができる。また、外部接続端子１６とケース１５との境界における剥離の進展もある程度抑制される。
（第４変形例）
第４変形例では、外部接続端子１６の表出領域１６ａ１の周囲のうち４辺（全周）がケース１５の配置面１５ｂ１と段差が構成されている場合について、図１１を用いて説明する。図１１は、第４変形例における半導体装置の外部接続端子を説明するための図である。なお、図１１（Ｂ）は、図１１（Ａ）における一点鎖線Ｙ－Ｙにおける断面図、図１１（Ｃ）は、図１１（Ａ）における一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。
この場合でも、図１１に示されるように、ケース１５に対して外部接続端子１６の表出領域１６ａ１が矩形状に表出される。ケース１５の配置面１５ｂ１の側段差部１５ｂ３が、外部接続端子１６のおもて面１６ａと裏面１６ｂとの間に位置して外部接続端子１６のおもて面１６ａと段差を構成している。外部接続端子１６のおもて面１６ａがケース１５の配置面１５ｂ１の側段差部１５ｂ３よりも上方に張り出すように構成されている。第４変形例では側段差部１５ｂ３は、４辺に形成されている場合を示している。ケース１５の側段差部１５ｂ３は、側段差部１５ｂ３以外の配置面１５ｂ１に対して窪んだ形状であってよい。側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａと同一平面であってよい。または、側段差部１５ｂ３以外の配置面１５ｂ１は、外部接続端子１６の表出領域１６ａ１のおもて面１６ａよりも下方に陥没するように構成されていてよい。そのため、第１，第２，第３変形例と同様に、ケース１５を形成する際に、少なくとも、外部接続端子１６の接合領域１６ａ３にケース１５の樹脂が及ばなくなる。このため、接合領域１６ａ３のスペースを確保することができる。また、外部接続端子１６とケース１５との境界における剥離の進展もある程度抑制される。
なお、第１～第４変形例では、外部接続端子１６のバリ１６ａ２があるおもて面１６ａを上方にした場合として、おもて面１６ａと配置面１５ｂ１とに段差を構成する場合について説明している。これに限らず、外部接続端子１６のダレ面１６ｂ２がある裏面１６ｂを上方にした場合でも第１～第４変形例と同様の効果が得られる。
（第５変形例）
第５変形例では、第１～第４変形例のようにケース１５の側段差部１５ｂ３に段差を構成することに加えて、または、これらとは別に図１２に示される構成を成すことができる。図１２は、第５変形例における半導体装置のケースを説明するための図である。なお、図１２は、図４に対応する位置の要部拡大図である。また、図１２では、図４と同じ構成には同じ符号を付している。
図１２に示す半導体装置１０は、図４に示した半導体装置１０のケース１５における端子配置部１５ｂの配置面１５ｂ１の外部接続端子１６の間に端子間突起部１５ｃを設けている。この端子間突起部１５ｃにより、外部接続端子１６の間の沿面距離（絶縁距離）を増やすことができ、外部接続端子１６の間の絶縁性を確実に保持することができる。なお、第５変形例では、端子間突起部１５ｃとして凸部を形成している場合を示している。この場合に限らず、外部接続端子１６の間の沿面距離（絶縁距離）を増やすために、凹部、凸凹部であってもよい。
１０ 半導体装置
１１ 半導体素子
１２ セラミック回路基板
１２ａ 絶縁板
１２ｂ 回路パターン
１２ｃ 金属板
１３ 放熱板
１４ａ，１４ｂ はんだ
１４ｃ 絶縁性接着剤
１５ ケース
１５ａ 枠部
１５ａ１ 開口領域
１５ａ２，１５ｂ２ 内壁面
１５ｂ 端子配置部
１５ｂ１ 配置面
１５ｂ３ 側段差部
１５ｃ 端子間突起部
１６ 外部接続端子
１６ａ おもて面
１６ａ１，１６ｂ１ 表出領域
１６ａ２ バリ
１６ａ３ 接合領域
１６ｂ 裏面
１６ｂ２ ダレ面
１７ ボンディングワイヤ
１８ 封止部材
３０ 打ち抜き装置
３１ 押圧部
３１ａ パンチ
３２ 支持部
３２ａ ダイ
１６０ 厚板

Claims (11)

  1. 半導体素子と、
    平板状であって、前記半導体素子と電気的に接続されるおもて面と前記おもて面の反対側の裏面とを備える外部接続端子と、
    前記半導体素子を収納する開口領域に対面する内壁面を有し、前記外部接続端子を埋設する枠部と、前記内壁面から前記開口領域に突出する配置面を有し、前記おもて面の表出領域を表出し、前記裏面を埋設する端子配置部と、を備えるケースと、
    前記開口領域において、前記半導体素子を封止する封止部材と、
    を有し、
    前記外部接続端子の前記表出領域における１組の対辺の両側の少なくとも一部において、前記配置面が前記おもて面と前記裏面との間に位置して前記おもて面に対して段差を構成する、
    半導体装置。
  2. 段差を構成する、前記端子配置部の前記配置面から前記外部接続端子の前記おもて面までの段差高さは、前記外部接続端子の前記おもて面から前記裏面までの厚さの４分の１以上である、
    請求項１に記載の半導体装置。
  3. 前記外部接続端子の前記表出領域は、前記半導体素子と電気的に配線接合される接合領域を含んでおり、前記対辺のうち、前記接合領域を挟むそれぞれの両側の前記配置面の側段差部が前記おもて面に対して段差を構成している、
    請求項１または２に記載の半導体装置。
  4. 前記外部接続端子の前記表出領域は、平面視で前記対辺と前記対辺の間の辺とに隣接する前記配置面が前記おもて面に対して段差を構成している、
    請求項１または２に記載の半導体装置。
  5. 前記外部接続端子の前記表出領域は、平面視で前記対辺と前記対辺の間の対辺とに隣接する前記配置面が前記おもて面に対して段差を構成している、
    請求項１または２に記載の半導体装置。
  6. 前記外部接続端子は、前記裏面にダレ面を備える、
    請求項１乃至５のいずれかに記載の半導体装置。
  7. 前記外部接続端子は、前記おもて面にバリを備える、
    請求項１乃至５のいずれかに記載の半導体装置。
  8. 前記ケースは、ポリフェニレンサルファイド、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、アクリロニトリルブタジエンスチレン樹脂、または、ポリフタルアミド樹脂のいずれかにより構成されている、
    請求項１乃至７のいずれかに記載の半導体装置。
  9. 前記封止部材は、エポキシ系樹脂により構成されている、
    請求項１乃至８のいずれかに記載の半導体装置。
  10. 前記封止部材は、無機フィラーを含んでいる、
    請求項９に記載の半導体装置。
  11. 前記外部接続端子の厚さは、２００μｍ以上、５００μｍ以下であり、
    段差を構成する、前記端子配置部の前記配置面から前記外部接続端子の前記おもて面までの段差高さは、５０μｍ以上、１２５μｍ以下である、
    請求項１に記載の半導体装置。
JP2019043891A 2019-03-11 2019-03-11 半導体装置 Active JP7318238B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019043891A JP7318238B2 (ja) 2019-03-11 2019-03-11 半導体装置
US16/777,819 US10971414B2 (en) 2019-03-11 2020-01-30 Semiconductor device
CN202010078623.6A CN111681993A (zh) 2019-03-11 2020-02-03 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019043891A JP7318238B2 (ja) 2019-03-11 2019-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2020150022A JP2020150022A (ja) 2020-09-17
JP7318238B2 true JP7318238B2 (ja) 2023-08-01

Family

ID=72424819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043891A Active JP7318238B2 (ja) 2019-03-11 2019-03-11 半導体装置

Country Status (3)

Country Link
US (1) US10971414B2 (ja)
JP (1) JP7318238B2 (ja)
CN (1) CN111681993A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212218A (ja) 2013-04-18 2014-11-13 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP2015130456A (ja) 2014-01-09 2015-07-16 三菱電機株式会社 半導体装置
JP2016100475A (ja) 2014-11-21 2016-05-30 富士電機株式会社 半導体装置
JP2017199818A (ja) 2016-04-28 2017-11-02 富士電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
JP3764687B2 (ja) * 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP4141789B2 (ja) 2002-10-11 2008-08-27 三菱電機株式会社 電力用半導体装置
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
JP2008251793A (ja) 2007-03-30 2008-10-16 Diamond Electric Mfg Co Ltd インサート成形物
JP2009064806A (ja) 2007-09-04 2009-03-26 Mitsubishi Electric Corp 回路基板及びその製造方法並びに半導体モジュール
JP5481111B2 (ja) 2009-07-02 2014-04-23 新電元工業株式会社 半導体装置
JP5987297B2 (ja) * 2011-11-10 2016-09-07 富士電機株式会社 パワー半導体装置の製造方法
JP2013165125A (ja) 2012-02-09 2013-08-22 Panasonic Corp 半導体パッケージ、および半導体パッケージの製造方法
JP5870777B2 (ja) * 2012-03-09 2016-03-01 富士電機株式会社 半導体装置およびその製造方法
JP6045749B2 (ja) 2014-04-03 2016-12-14 三菱電機株式会社 半導体装置
WO2020105556A1 (ja) * 2018-11-21 2020-05-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212218A (ja) 2013-04-18 2014-11-13 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP2015130456A (ja) 2014-01-09 2015-07-16 三菱電機株式会社 半導体装置
JP2016100475A (ja) 2014-11-21 2016-05-30 富士電機株式会社 半導体装置
JP2017199818A (ja) 2016-04-28 2017-11-02 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020150022A (ja) 2020-09-17
CN111681993A (zh) 2020-09-18
US20200294874A1 (en) 2020-09-17
US10971414B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
US11133271B2 (en) Semiconductor device
JP2011009410A (ja) 半導体モジュール
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
JPWO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
US10699994B2 (en) Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
JP7318238B2 (ja) 半導体装置
JP7131708B2 (ja) 半導体装置
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
JP7392319B2 (ja) 半導体装置
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
US11984386B2 (en) Semiconductor device
US20220367372A1 (en) Semiconductor device
US11721633B2 (en) Semiconductor device
US20230402334A1 (en) Semiconductor device
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
JP7451905B2 (ja) 半導体装置及び半導体装置の製造方法
US20230067156A1 (en) Semiconductor device
JP2022020969A (ja) 半導体装置
JP2024043990A (ja) 半導体装置
JP2021093388A (ja) 半導体装置及び半導体装置の製造方法
JP2022037739A (ja) 半導体装置及び半導体装置の製造方法
JP2020107654A (ja) 半導体装置
JP2010087110A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230703

R150 Certificate of patent or registration of utility model

Ref document number: 7318238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150