JP2022020969A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022020969A
JP2022020969A JP2020124280A JP2020124280A JP2022020969A JP 2022020969 A JP2022020969 A JP 2022020969A JP 2020124280 A JP2020124280 A JP 2020124280A JP 2020124280 A JP2020124280 A JP 2020124280A JP 2022020969 A JP2022020969 A JP 2022020969A
Authority
JP
Japan
Prior art keywords
wiring
control
semiconductor device
gap
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020124280A
Other languages
English (en)
Inventor
直樹 三枝
naoki Saegusa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020124280A priority Critical patent/JP2022020969A/ja
Priority to CN202110568778.2A priority patent/CN113964100A/zh
Publication of JP2022020969A publication Critical patent/JP2022020969A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Figure 2022020969000001
【課題】ボンディングワイヤの接合性の低下を抑制する。
【解決手段】半導体装置は、おもて面に第１，第２半導体チップを収納する収納開口部が開口され、おもて面の開口縁部に収納開口部の一辺に沿って窪んだ配線取付領域３２ｆに制御配線部３５ａが接着部材３９ｂにより取り付けられたケースを有する。この際、リードフレームの制御配線部３５ａが接着部材３９ｂでケースに固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケースに固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。
【選択図】図３

Description

本発明は、半導体装置に関する。
半導体装置は、パワーデバイスを含んでいる。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。そして、半導体装置は、例えば、電力変換装置として利用されている。このような半導体装置は、パワーデバイスを含む半導体素子及び制御ＩＣ（Integrated Circuit）と、複数のリードフレームと、半導体素子及び制御ＩＣを収納するケースとを含んでいる。リードフレームは一端部がケース内に、他端部がケース外に延出するようにケースにインサート成形されている。この際、リードフレームのケース内の部分の主面は表出されている。制御ＩＣは所定のリードフレームのケース内の表出されている部分に接着部材を介して搭載されている。制御ＩＣには、ワイヤを経由して、半導体素子並びにリードフレームに機械的、電気的に接続されている。また、リードフレームは、導電性を備える金属、ケースはポリフェニレンサルファイド（ＰＰＳ）樹脂により構成されることがある。
特開２０１４－１４６７０４号公報
ＰＰＳ樹脂は一般的に金属との密着性が弱い。ＰＰＳ樹脂で構成されるケースにインサート成形された、金属により構成されるリードフレームはケースに対して隙間が発生してしまう。この状態においてリードフレーム上の制御ＩＣにワイヤボンディングを行うと、ボンディングツールからの超音波振動により制御ＩＣと共にリードフレームも振動して、超音波が分散されてしまう。この結果、ボンディングワイヤを制御ＩＣに確実に接合させることができない。また、ボンディングワイヤをリードフレームに直接ワイヤボンディングする場合も同様である。ボンディングワイヤの接合が不安定であると、半導体装置に電気的不良が生じやすくなり、半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、ボンディングワイヤの接合性の低下を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、半導体素子と、一方向に延伸する配線部材と、おもて面に前記半導体素子を収納する開口部が開口され、前記おもて面の開口縁部に前記開口部の一辺に沿って窪んだ配線取付領域に前記配線部材が接着部材により取り付けられたケースと、を有する半導体装置が提供される。
開示の技術によれば、ボンディングワイヤの接合性の低下を抑制し、半導体装置の信頼性の低下を抑制することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の要部断面図（その１）である。 第１の実施の形態の半導体装置の要部断面図（その２）である。 第２の実施の形態の半導体装置の平面図である。 第２の実施の形態の半導体装置の要部断面図である。 第３の実施の形態の半導体装置に含まれるリードフレームの拡大平面図（その１）である。 第３の実施の形態の半導体装置に含まれるリードフレームの拡大平面図（その２）である。 第４の実施の形態の半導体装置の平面図である。 第４の実施の形態の半導体装置の要部断面図（その１）である。 第４の実施の形態の半導体装置の要部断面図（その２）である。 第４の実施の形態の半導体装置の要部断面図（その３）である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
第１の実施の形態における半導体装置について、図１～図３を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図であり、図３は、第１の実施の形態の半導体装置の要部断面図である。なお、図１では、封止部材３８の記載を省略している。図２は、図１における一点鎖線Ｘ－Ｘにおける断面図である。図３は、図２における半導体装置１０のリードフレーム３５の近傍を拡大して表している。また、図３では、ボンディングワイヤ２６及び封止部材３８の記載は省略している。
半導体装置１０は、半導体ユニット２０と、複数（図では３つ）の制御ＩＣ３７と、半導体ユニット２０及び制御ＩＣ３７を収納し、リードフレーム３３～３６を備えるケース３０とを有している。
半導体ユニット２０は、第１半導体チップ２１及び第２半導体チップ２２を６組有している。半導体ユニット２０は、さらに、１組の第１半導体チップ２１及び第２半導体チップ２２がおもて面にそれぞれ設けられた６つの回路パターン２３と、これらの回路パターン２３がおもて面に形成された絶縁基板２４とを有している。なお、このような半導体ユニット２０では、第１半導体チップ２１及び第２半導体チップ２２と、第１半導体チップ２１及び第２半導体チップ２２がおもて面に配置された回路パターン２３とを１組として、絶縁基板２４上に絶縁基板２４の長辺に沿って、例えば、６組配列されている。
なお、図１では、６組の第１半導体チップ２１及び第２半導体チップ２２が設けられている場合を示しているに過ぎない。６組に限らず、半導体装置１０の仕様等に応じた組数を設けることができる。制御ＩＣ３７は、第１半導体チップ２１及び第２半導体チップ２２の２組に対して１つずつ、合計３つ設けられている。なお、本実施の形態では、複数存在する構成は特に断りがない場合には、そのうちの１つに符号を付して説明する。
第１半導体チップ２１は、スイッチング素子を含んでいる。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴが挙げられる。第１半導体チップ２１がＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。第１半導体チップ２１がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の第１半導体チップ２１は、その裏面が回路パターン２３上に接合部材（図示を省略）により接合されている。なお、接合部材は、本実施の形態において、はんだまたは金属焼結体が用いられる。はんだは、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫－銀からなる合金、錫－亜鉛からなる合金、錫－アンチモンからなる合金のうち少なくともいずれかの合金である。はんだには、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。金属焼結体は、例えば、アルミニウム、銅が用いられる。
第２半導体チップ２２は、ダイオード素子を含んでいる。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）が挙げられる。このような第２半導体チップ２２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の第２半導体チップ２２は、その裏面が回路パターン２３上に接合部材により接合されている。
このような第１，第２半導体チップ２１，２２の厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。また、第１，第２半導体チップ２１，２２に代えて、ＩＧＢＴとＦＷＤとの機能を合わせ持つＲＣ（Reverse-Conducting）－ＩＧＢＴを用いてもよい。
回路パターン２３は、導電性に優れた金属を主成分として構成される。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。また、回路パターン２３の厚さは、０．５ｍｍ以上、１．５ｍｍ以下である。回路パターン２３の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。このような回路パターン２３は、絶縁基板２４の一方の面に形成された導電性の板または箔をエッチングして形成される。または、導電性の板を絶縁基板２４の一方の面に貼り合わせて形成される。なお、回路パターン２３の厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．２ｍｍ以上、０．５ｍｍ以下である。
絶縁基板２４は、例えば、有機絶縁層またはセラミックス基板を用いることができる。有機絶縁層は、熱抵抗の小さい樹脂と熱伝導率が大きい材料との組み合わせにより構成される。前者の樹脂は、例えば、エポキシ樹脂、液晶ポリマー等の絶縁樹脂である。後者の材料は、例えば、窒化硼素、酸化アルミニウム、酸化珪素である。セラミックス基板は、熱伝導性のよいセラミックスにより構成される。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素を主成分とする材料により構成されている。また、絶縁基板２４の厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。
放熱板２５は、熱伝導性に優れた金属を主成分として構成されている。また、放熱板２５の角部にＲ面加工が施されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、放熱板２５の厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。放熱板２５の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
なお、絶縁基板２４がセラミックス基板、放熱板２５が金属箔である場合には、回路パターン２３、絶縁基板２４及び放熱板２５として、ＤＣＢ（Direct Copper Bond）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。なお、このような構成を有する半導体ユニット２０の回路パターン２３の形状、配置位置及び個数、第１半導体チップ２１及び第２半導体チップ２２の配置位置及び個数は一例であり、図１及び図２に限らず、設計等により適宜設定される。
また、放熱板２５の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けて放熱性を向上させることができる。この場合の冷却器は、例えば、熱伝導性に優れた金属を主成分として構成される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。また、冷却器として、例えば、ヒートシンク並びに水冷による冷却装置を適用することができる。また、放熱板２５は、このような冷却器と一体化されてもよい。その場合は、熱伝導性に優れた金属を主成分として構成される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。そして、耐食性を向上させるために、めっき材をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。めっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
制御ＩＣ３７は、接着部材３９ｂを介して、後述するリードフレーム３５の制御配線部３５ａの３か所にそれぞれ接合されている。なお、半導体装置１０の仕様等によっては、制御ＩＣ３７の少なくとも１つに代わって、制御系以外の電子部品を用いてもよい。電子部品は、例えば、サーミスタ、コンデンサ、抵抗が挙げられる。
なお、接着部材３９ｂ（並びに、後述する接着部材３９ａ）は、温度に応じて軟化及び固化する熱可塑性樹脂系、または、加熱すると化学反応により固化する熱硬化性樹脂系の接着剤が用いられる。熱可塑性樹脂系としては、例えば、酢酸ビニル樹脂、ポリビニルアルコール、ポリアミド樹脂が挙げられる。また、熱硬化性樹脂系は、例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、ウレタン樹脂（ポリウレタン）、エステル樹脂（ポリエステル）が挙げられる。さらに、接着部材３９ｂは、導電性を有してもよい。このような接着部材３９ｂは、例えば、上記の熱可塑性樹脂または熱硬化性樹脂に加えて、熱伝導性に優れた金属粒子がフィラーとして混在されている。この金属粒子は、例えば、銀、銅、ニッケルを主成分として構成される。
次に、ケース３０について説明する。ケース３０は、上部枠体部３１と下部本体部３２とリードフレーム３３～３６とを備えている。上部枠体部３１は枠型状（環状）を成している。平面視で、上部枠体部３１の外周は下部本体部３２の外周と同じであってよい。また、平面視で、上部枠体部３１の内周は下部本体部３２の収納開口部３２ａよりも大きくてよい。下部本体部３２は、おもて面の外縁に沿って上部枠体部３１が一体的に形成されている。下部本体部３２は、平面視で矩形状を成しており、おもて面の略中央部に当該おもて面から裏面に貫通する収納開口部３２ａを備えている。収納開口部３２ａは、平面視で下部本体部３２の長手方向に沿った長辺を備える長方形状を成している。収納開口部３２ａのサイズは、半導体ユニット２０の平面視のサイズよりも一回り小さい。半導体ユニット２０は下部本体部３２の裏面から収納開口部３２ａの開口縁部に沿って接着部材３９ａにより接着されている。下部本体部３２は、収納開口部３２ａを挟んだ両側に第１配線領域３２ｂと第２配線領域３２ｃとを備えている。
上部枠体部３１及び下部本体部３２は、いずれも同種の材料により構成されている。このような材料は、熱硬化性樹脂を主成分として充填材が混合されて構成される。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂である。充填材は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。この材料の一例として、エポキシ樹脂と当該エポキシ樹脂にフィラーとして混合された酸化シリコンとを含んでいる。
複数のリードフレーム３３～３５は、ケース３０の図１中右側の側面３２ｄから外部空間に垂直に延出している。下部本体部３２の側面３２ｄに複数のリードフレーム３３～３５が一列に配列した状態で固着されている。リードフレーム３３～３５は、制御配線部３３ａ～３５ａと制御配線部３３ａ～３５ａに一体的に接続された制御端子部３３ｂ～３５ｂとを備える。制御端子部３３ｂ～３５ｂは、途中で屈曲して半導体装置１０の上方に向かっている。なお、半導体装置１０の図１中右側の側面３２ｄに設けられた、リードフレーム３４，３５を除いた全てがリードフレーム３３である。各リードフレーム３３の制御端子部３３ｂは、下部本体部３２の側面３２ｄから外部空間に突出し、制御配線部３３ａは、第１配線領域３２ｂに表出している。また、下部本体部３２の側面３２ｄにおいて、リードフレーム３４，３５も複数のリードフレーム３３に対して一列に配列した状態で下部本体部３２の第１配線領域３２ｂに固着されている。リードフレーム３４，３５の制御端子部３４ｂ，３５ｂは、下部本体部３２の側面３２ｄから外部空間に突出し、制御配線部３４ａ，３５ａは、第１配線領域３２ｂに表出して側面３２ｄに沿って配線されている。特に、リードフレーム３５の制御配線部３５ａは、下部本体部３２の第１配線領域３２ｂの配線取付領域３２ｆに設けられている。なお、配線取付領域３２ｆについては後述する。そして、制御ＩＣ３７が接着部材３９ｂを介して、第１配線領域３２ｂ内のリードフレーム３５の制御配線部３５ａにそれぞれ接合されている。この際、リードフレーム３５は、接地されている。制御ＩＣ３７は、リードフレーム３３～３５の制御配線部３３ａ～３５ａに対して適宜、ボンディングワイヤ２６により電気的に接続されている。また、このようなリードフレーム３３～３５は、板金からそれぞれのリードフレーム３３～３５の形状に沿って打ち抜きにより得られる。したがって、リードフレーム３３～３５は、打ち抜きの方向に応じて、おもて面並びに裏面の縁部にバリ並びにダレがそれぞれ生成される。
ここで、ケース３０に取り付けられたリードフレーム３５の詳細について説明する。リードフレーム３３～３６は、上部枠体部３１及び下部本体部３２に対してインサート成形されてケース３０が得られる。リードフレーム３３～３６は、図２に示されるように、下部本体部３２のおもて面に埋設される。リードフレーム３３～３６のおもて面は、下部本体部３２のおもて面と略同一平面を成している。より具体的には、リードフレーム３３～３６のおもて面の一部が、下部本体部３２のおもて面と同一の平面にあればよい。例えば、後述する配線おもて面３５ａ４に生成されたバリ３５ａ５の尖塔部並びにダレ３５ａ６の一部の面が下部本体部３２のおもて面と同一の平面にある場合も含む。
リードフレーム３５の制御配線部３５ａは、第１配線領域３２ｂにおける収納開口部３２ａの開口縁部に収納開口部３２ａの一辺に沿って窪んだ配線取付領域３２ｆに取り付けられている。すなわち、配線取付領域３２ｆは、収納開口部３２ａに面して、下部本体部３２のおもて面に対して階段状に窪んで形成されている。配線取付領域３２ｆは、取付側面３２ｆ１と取付底面３２ｆ２とで構成されている。取付側面３２ｆ１は、収納開口部３２ａの開口方向（図２及び図３中上下方向）に平行を成している。取付底面３２ｆ２は、取付側面３２ｆ１に直交している。このように配線取付領域３２ｆは取付側面３２ｆ１と取付底面３２ｆ２とが階段状を成している。この際、制御配線部３５ａの配線側面３５ａ１は収納開口部３２ａ側に表出され、下部本体部３２の内壁面３２ａ１と略同一平面を成している。なお、図３では、制御配線部３５ａの配線おもて面３５ａ４の配線側面３５ａ１，３５ａ３に沿ってバリ３５ａ５が、配線裏面３５ａ２の配線側面３５ａ１，３５ａ３に沿ってダレ３５ａ６がそれぞれ生成されている場合を示している。この場合に限らず、バリ３５ａ５が配線裏面３５ａ２側、ダレ３５ａ６が配線おもて面３５ａ４側に生成されていてもよい（例えば、図４を参照）。
また、第１の実施の形態では、制御配線部３５ａの幅は、制御ＩＣ３７の幅と略等しい場合または広い場合である。なお、制御配線部３５ａの幅とは、制御配線部３５ａの延伸方向（配線方向）に対して垂直な方向の幅である。制御配線部３５ａに配置した制御ＩＣ３７の幅についても同様である。制御ＩＣ３７は、このような制御配線部３５ａの配線おもて面３５ａ４上に接着部材３９ｂにより接合されている。接着部材３９ｂは、制御ＩＣ３７と配線おもて面３５ａ４との間から、制御配線部３５ａの配線側面３５ａ３と下部本体部３２の取付側面３２ｆ１との隙間（縦隙間３２ｇ１）を充填し、制御配線部３５ａの配線裏面３５ａ２と下部本体部３２の取付底面３２ｆ２との隙間（横隙間３２ｇ２）まで及んでいる。なお、接着部材３９ｂは、少なくとも配線おもて面３５ａ４及び下部本体部３２のおもて面から縦隙間３２ｇ１の一部を充填していればよい。縦隙間３２ｇ１に充填された接着部材３９ｂは、制御配線部３５ａの配線裏面３５ａ２と下部本体部３２の取付底面３２ｆ２との横隙間３２ｇ２まで及んでいることが好ましい。さらに好ましくは、接着部材３９ｂは、横隙間３２ｇ２に対して配線側面３５ａ３から配線側面３５ａ１までの長さの半分以上に達している。
既述の通り、リードフレーム３３～３６は金属で、上部枠体部３１及び下部本体部３２は熱硬化性樹脂であるＰＰＳ樹脂でそれぞれ構成されている。リードフレーム３３～３６をＰＰＳ樹脂でインサート成形を行うことにより、リードフレーム３３～３６が下部本体部３２に含まれたケース３０が得られる。しかし、ＰＰＳ樹脂は一般的に金属との密着性が弱い。下部本体部３２に埋設されたリードフレーム３３～３６と下部本体部３２の埋設箇所とに隙間が生じるおそれがある。特に、リードフレーム３５の配線おもて面３５ａ４側に搭載された制御ＩＣ３７にワイヤボンディングを行う場合、リードフレーム３５も制御ＣＩ３７と共に振動してしまい、制御ＩＣ３７にボンディングワイヤを確実に接合することができない場合がある。
そこで、リードフレーム３５の配線おもて面３５ａ４に制御ＩＣ３７を接合する接着部材３９ｂを、制御配線部３５ａの配線側面３５ａ３と下部本体部３２の取付側面３２ｆ１との縦隙間３２ｇ１に充填させている。さらに、接着部材３９ｂを制御配線部３５ａの配線裏面３５ａ２と下部本体部３２の取付底面３２ｆ２との横隙間３２ｇ２まで及ばせている。リードフレーム３５の制御配線部３５ａは下部本体部３２の配線取付領域３２ｆに固着する。このため、リードフレーム３５の配線おもて面３５ａ４側に搭載された制御ＩＣ３７にワイヤボンディングを行う時に、リードフレーム３５の振動が抑制される。したがって、制御ＩＣ３７にボンディングワイヤを確実に接合することできるようになる。なお、図３では制御ＩＣ３７及び制御配線部３５ａの幅方向を表している。他方、制御ＩＣ３７及び制御配線部３５ａの配線方向では、接着部材３９ｂは、制御ＩＣ３７のボンディング領域の下部に存在していればよい。したがって、図１の場合であれば、接着部材３９ｂは制御ＩＣ３７の接合領域に対応して存在していればよい。
このような接着部材３９ｂの縦隙間３２ｇ１及び横隙間３２ｇ２に対する導入は、以下のように行われる。リードフレーム３３～３６がインサート成形されたケース３０を用意する。そして、リードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４の制御ＩＣ３７の接合領域または制御ＩＣ３７の裏面のいずれかに接着部材３９ｂを塗布する。配線おもて面３５ａ４の接合領域に制御ＩＣ３７を位置合わせしてセットする。そして、制御ＩＣ３７を配線おもて面３５ａ４側に押圧する。これにより、制御ＩＣ３７と配線おもて面３５ａ４との間の接着部材３９ｂが押し広げられて、縦隙間３２ｇ１に浸入する。さらに、制御ＩＣ３７を押圧することで、接着部材３９ｂが縦隙間３２ｇ１を導通して、縦隙間３２ｇ１に連通する横隙間３２ｇ２に浸入する。なお、横隙間３２ｇ２に浸入した接着部材３９ｂは、第１，第２半導体チップ２１，２２のボンディング領域を塞がなければ収納開口部３２ａ側に漏れ出てもよい。また、接着部材３９ｂが横隙間３２ｇ２から収納開口部３２ａ側に漏れ出ることで、接着部材３９ｂが縦隙間３２ｇ１及び横隙間３２ｇ２を充填したことが分かるようになる。なお、接着部材３９ｂは横隙間３２ｇ２を全て充填する必要はない。接着部材３９ｂが縦隙間３２ｇ１及び横隙間３２ｇ２に対する導通が完了すると、接着部材３９ｂを固化する。これにより、制御ＩＣ３７をリードフレーム３５に固着すると共に、リードフレーム３５の制御配線部３５ａを下部本体部３２の配線取付領域３２ｆに固着することができる。また、制御配線部３５ａのバリ３５ａ５による接着部材３９ｂに対するアンカー効果により、制御配線部３５ａは接着部材３９ｂによってより強固に固着することができる。さらに、ダレ３５ａ６が配線裏面３５ａ２側に生成されている。そのため、縦隙間３２ｇ１と横隙間３２ｇ２との連通部分が曲率を備えるようになる。したがって、接着部材３９ｂが縦隙間３２ｇ１から横隙間３２ｇ２に浸入し易くなる。
下部本体部３２の側面３２ｄの反対側にある側面３２ｅに複数のリードフレーム３６が一列に配列した状態で一体化されている。リードフレーム３６は、主電流配線部３６ａと主電流配線部３６ａに一体的に接続された主電流端子部３６ｂとを備える。主電流端子部３６ｂは、途中で屈曲して半導体装置１０の上方に向かっている。なお、半導体装置１０の図１中左側の側面３２ｅに設けられた全てがリードフレーム３６である。各リードフレーム３６の主電流端子部３６ｂは、下部本体部３２の側面３２ｅから垂直に外部空間に突出し、主電流配線部３６ａは、第２配線領域３２ｃに表出している。
このようなリードフレーム３３～３６は、それぞれの一部が上部枠体部３１の裏面と下部本体部３２の第１配線領域３２ｂ及び第２配線領域３２ｃに挟まれていてよい。さらに、リードフレーム３３～３６は、上部枠体部３１の内周側において、下部本体部３２上に露出していてよい。
このようなケース３０に収納された半導体ユニット２０において、第１，第２半導体チップ２１，２２とリードフレーム３３～３６と制御ＩＣ３７との間が適宜ボンディングワイヤ２６により電気的に接続されている。既述の通り、特に、リードフレーム３５上の制御ＩＣ３７に対して、確実にボンディングワイヤを行うことができる。なお、ボンディングワイヤ２６に限らず、リボンやリードフレーム等の導電性の配線部材で接続してもよい。これにより、半導体装置１０において所望の回路が構成される。そして、下部本体部３２の収納開口部３２ａ及び上部枠体部３１で囲まれる第１，第２配線領域３２ｂ，３２ｃ内が封止部材３８により封止されている。すなわち、ケース３０内の半導体ユニット２０、リードフレーム３３～３６の制御配線部３３ａ～３５ａ及び主電流配線部３６ａ、ボンディングワイヤ２６、制御ＩＣ３７等が封止部材３８により封止されている。
封止部材３８は、熱硬化性樹脂と充填材（フィラー）とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂が挙げられる。充填材は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムが挙げられる。封止部材３８の具体例として、エポキシ樹脂を主成分として、エポキシ樹脂にフィラーとして窒化ホウ素が含まれてよい。または、封止部材３８として、シリコーンゲルを用いてもよい。この場合には、封止部材３８で封止した後、ケース３０上にケース蓋（図示を省略）を設けて、ケース３０を閉じる。
上記半導体装置１０は、第１，第２半導体チップ２１，２２と、一方向に延伸する制御配線部３５ａを含むリードフレーム３５とを有する。さらに、半導体装置１０は、おもて面に第１，第２半導体チップ２１，２２を収納する収納開口部３２ａが開口され、おもて面の収納開口部３２ａの開口縁部に収納開口部３２ａの一辺に沿って窪んだ配線取付領域３２ｆに制御配線部３５ａが接着部材３９ｂにより取り付けられた下部本体部３２を含むケース３０を有する。この際、リードフレーム３５の制御配線部３５ａが接着部材３９ｂでケース３０に固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。
［第１の実施の形態の変形例］
ここで、図３の場合の別の形態（変形例）として、制御ＩＣ３７が平面視で縦隙間３２ｇ１を跨ってリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４側に取り付けられた場合について図４を用いて説明する。図４は、第１の実施の形態の半導体装置の要部断面図である。なお、図４では、半導体装置１０に基づいて説明する。但し、図４では、半導体装置１０において、バリ３５ａ５が配線裏面３５ａ２側、ダレ３５ａ６が配線おもて面３５ａ４側に生成されている場合を示している。
制御ＩＣ３７を平面視で縦隙間３２ｇ１を跨ってリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４に取り付けられている。制御ＩＣ３７が縦隙間３２ｇ１を跨るために、図３の場合に比べて接着部材３９ｂを縦隙間３２ｇ１に導入しやすくなる。したがって、図３の場合と同様に、制御ＩＣ３７の下部の接着部材３９ｂは、縦隙間３２ｇ１及び横隙間３２ｇ２に導入されやすくなる。これにより、リードフレーム３５の制御配線部３５ａは下部本体部３２の配線取付領域３２ｆに固着される。また、制御ＩＣ３７が縦隙間３２ｇ１を跨ることで、縦隙間３２ｇ１の上側が制御ＩＣ３７によって遮られる。このため、縦隙間３２ｇ１における接着部材３９ｂとリードフレーム３５（制御配線部３５ａ）またはケース３０（下部本体部３２の取付領域３２ｆ）との間の剥離を抑制することができる。また、縦隙間３２ｇ１が制御ＩＣ３７の中心線より収納開口部３２ａに対して反対側（図４中右側）に配置されることが好ましい。つまり、制御ＩＣ３７の半分以上がリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ１に配置される。これにより、制御ＩＣ３７を強固に接合することができる。なお、この際の制御ＩＣ３７の中心線とは、制御ＩＣ３７の既述の幅方向に対して幅の中心を直交する線である。
また、バリ３５ａ５が配線裏面３５ａ２側に生成されている。この場合でも、制御配線部３５ａのバリ３５ａ５が横隙間３２ｇ２の接着部材３９ｂに対してアンカー効果を奏する。さらに、バリ３５ａ５の高さに応じて、横隙間３２ｇ２の間隔を制御することが容易にできる。例えば、横隙間３２ｇ２の間隔を狭めたい場合には、バリ３５ａ５の尖塔部を丸めるような加工を施して、バリ３５ａ５の高さを低くしてよい。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。さらに、ダレ３５ａ６が配線おもて面３５ａ４側に生成されている。そのため、制御ＩＣ３７の裏面をリードフレーム３５の制御配線部３５ａのエッジで傷つけ難くすることができる。
［第２の実施の形態］
第２の実施の形態では、リードフレーム３５の制御配線部３５ａの幅を狭めた場合について図５及び図６を用いて説明する。図５は、第２の実施の形態の半導体装置の平面図であり、図６は、第２の実施の形態の半導体装置の要部断面図である。なお、図５に示す半導体装置１０では、図１に示した半導体装置１０のリードフレーム３５の制御配線部３５ａの幅が狭まっており、その他の構成については、図１の半導体装置１０と同様である。また、図６は、図５の場合における図３に対応する図である。
半導体装置１０が備えるリードフレーム１３５は、制御配線部１３５ａと制御配線部１３５ａに一体的に接続された制御端子部３５ｂとを備える。制御配線部１３５ａの幅は、第１の実施の形態の制御配線部３５ａの幅よりも狭くなっている。なお、制御配線部１３５ａの幅は、第１の実施の形態の制御配線部３５ａの幅の半分まで狭めることができる。制御配線部１３５ａの幅を狭めることで、制御配線部１３５ａに搭載される制御ＩＣ３７は、必然的に縦隙間３２ｇ１を跨ることになる。制御ＩＣ３７を平面視で縦隙間３２ｇ１を跨ってリードフレーム１３５の制御配線部１３５ａの配線おもて面３５ａ４に取り付ける場合、図４の場合と同様に、図３の場合に比べて接着部材３９ｂを縦隙間３２ｇ１に導入しやすくなる。さらに、制御ＩＣ３７が縦隙間３２ｇ１を跨ることで、縦隙間３２ｇ１の上側が制御ＩＣ３７によって遮られる。このため、縦隙間３２ｇ１における接着部材３９ｂとリードフレーム３５（制御配線部３５ａ）またはケース３０（下部本体部３２の取付領域３２ｆ）との間の剥離を抑制することができる。また、制御配線部１３５ａの幅を狭めているために、下部本体部３２のサイズを大きくする必要がない。そして、制御配線部１３５ａの幅を狭めているために、制御配線部１３５ａの配線裏面３５ａ２の長さが、第１の実施の形態の制御配線部３５ａの配線裏面３５ａ２の長さよりも短くなる。このため、接着部材３９ｂの量を増加せずに、接着部材３９ｂを縦隙間３２ｇ１及び横隙間３２ｇ２の全体に充填することができる。このため、半導体装置１０のサイズを維持しつつ、制御配線部１３５ａを配線取付領域３２ｆに、より強固に固着することができる。したがって、制御配線部１３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部１３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。
［第３の実施の形態］
第３の実施の形態では、平面視で、リードフレーム３５の制御配線部３５ａの収納開口部３２ａに対する反対側に切り欠きを形成する場合について図７及び図８を用いて説明する。図７及び図８は、第３の実施の形態の半導体装置に含まれるリードフレームの拡大平面図である。なお、図７及び図８は、平面視で、第１の実施の形態の図３における制御配線部３５ａに対して切り欠きが形成された場合をそれぞれ表している。また、図７及び図８では、制御配線部３５ａの制御ＩＣ３７の接合領域を破線で示している。
まず、図７（Ａ）に示されるように、制御配線部３５ａの制御ＩＣ３７の接合領域の収納開口部３２ａに対する反対側に複数の切り欠き３５ａ７が形成されている。なお、図７に示す切り欠き３５ａ７は平面視で矩形状を成している。切り欠き３５ａ７は、矩形状に限らず、三角形状、半円形状でもよい。複数の切り欠き３５ａ７は、全て同一の形状、大きさでなくてもよい。また、切り欠き３５ａ７は、制御配線部３５ａに対して配線方向に対して垂直に形成される場合に限らず、制御配線部３５ａの延伸方向に対して傾斜して形成されてもよい。ケース３０は、このようなリードフレーム３５を含んでインサート成形されるため、制御配線部３５ａの複数の切り欠き３５ａ７の間にもケース３０を構成する樹脂が入り込む。このように複数の切り欠き３５ａ７が形成されている制御配線部３５ａに接着部材３９ｂを介して制御ＩＣ３７を搭載する。接着部材３９ｂは第１の実施の形態と同様に縦隙間３２ｇ１並びに横隙間３２ｇ２に導入すると共に、図７（Ｂ）に示されるように、平面視で切り欠き３５ａ７の間にも入り込む。このため、制御配線部３５ａは、第１の実施の形態の場合よりも、接着部材３９ｂによる接着面積が増加する。そして、制御配線部３５ａは、第１の実施の形態の場合よりも、下部本体部３２の配線取付領域３２ｆに、より強固に固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。
また、図８（Ａ）に示されるように、制御配線部３５ａの制御ＩＣ３７の搭載領域の収納開口部３２ａに対する反対側に１つの切り欠き３５ａ７を形成してもよい。なお、この場合の切り欠き３５ａ７は、制御ＩＣ３７の長さにほぼ対応する台形状を成している。切り欠き３５ａ７は、台形状に限らず、矩形状、三角形状、半円形状でもよい。ケース３０は、このようなリードフレーム３５を含んでインサート成形されるため、制御配線部３５ａの切り欠き３５ａ７の間にもケース３０を構成する樹脂が入り込む。このように切り欠き３５ａ７が形成されている制御配線部３５ａに接着部材３９ｂを介して制御ＩＣ３７を搭載する。接着部材３９ｂは第１の実施の形態と同様に縦隙間３２ｇ１並びに横隙間３２ｇ２に導入すると共に、図８（Ｂ）に示されるように、平面視で切り欠き３５ａ７内も入り込む。このため、制御配線部３５ａは、第１の実施の形態の場合よりも、接着部材３９ｂによる接着面積が増加する。このため、制御配線部３５ａは、第１の実施の形態の場合よりも、下部本体部３２の配線取付領域３２ｆにより強固に固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。
［第４の実施の形態］
第４の実施の形態では、下部本体部３２に形成される配線取付領域３２ｆが階段状ではなく、おもて面のみが開口された溝状に形成された場合について、図９及び図１０を用いて説明する。図９は、第４の実施の形態の半導体装置の平面図である。図１０は、第４の実施の形態の半導体装置の要部断面図である。なお、第４の実施の形態でも、配線取付領域３２ｆの形成位置以外は第１の実施の形態の半導体装置１０と同様の構成である。
図９及び図１０に示されるように、下部本体部３２のおもて面の収納開口部３２ａの開口縁部に収納開口部３２ａの一辺に沿って溝状に窪んだ配線取付領域３２ｆにリードフレーム３５の制御配線部３５ａが接着部材３９ｂにより取り付けられている。配線取付領域３２ｆは、開口方向（図１０中上下方向）に平行な取付側面３２ｆ１，３２ｆ３と取付底面３２ｆ２とにより、断面視でＵ字型の溝状を成している。
このようなリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４上に接着部材３９ｂにより制御ＩＣ３７が搭載されている。なお、図９及び図１０では、制御配線部３５ａの幅が、制御ＩＣ３７の幅と略同一または長い場合を示している。また、配線取付領域３２ｆは、溝状であるために、配線取付領域３２ｆに設けられた制御配線部３５ａとの間にそれぞれ隙間が生じている。すなわち、制御配線部３５ａの配線側面３５ａ１と配線取付領域３２ｆの取付側面３２ｆ３との間に縦隙間３２ｇ３が生じている。制御配線部３５ａの配線側面３５ａ３と配線取付領域３２ｆの取付側面３２ｆ１との間に縦隙間３２ｇ１が生じている。制御配線部３５ａの配線裏面３５ａ２と配線取付領域３２ｆの取付底面３２ｆ２との間に横隙間３２ｇ２が生じている。そして、接着部材３９ｂは、図１０に示されるように、制御配線部３５ａの配線おもて面３５ａ４上から縦隙間３２ｇ１，３２ｇ３を充填し、さらに、横隙間３２ｇ２を充填している。したがって、制御配線部３５ａは、配線おもて面３５ａ４、配線側面３５ａ１，３５ａ３、配線裏面３５ａ２が接着部材３９ｂにより取り囲まれている。このため、制御配線部３５ａは、下部本体部３２の配線取付領域３２ｆにより強固に固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。
このような接着部材３９ｂの縦隙間３２ｇ１，３２ｇ３及び横隙間３２ｇ２に対する導入もまた第１の実施の形態と同様にして行うことができる。すなわち、ケース３０にインサート成形されたリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４の制御ＩＣ３７の接合領域または制御ＩＣ３７の裏面のいずれかに接着部材３９ｂを塗布する。配線おもて面３５ａ４の接合領域に制御ＩＣ３７を位置合わせしてセットする。そして、制御ＩＣ３７を配線おもて面３５ａ４側に押圧する。これにより、制御ＩＣ３７と配線おもて面３５ａ４との間の接着部材３９ｂが押し広げられて、縦隙間３２ｇ１，３２ｇ３に浸入する。さらに、制御ＩＣ３７を押圧することで、接着部材３９ｂが縦隙間３２ｇ１，３２ｇ３から、縦隙間３２ｇ１，３２ｇ３に連通する横隙間３２ｇ２に浸入する。なお、この場合も、接着部材３９ｂは横隙間３２ｇ２を全て充填する必要はない。接着部材３９ｂが縦隙間３２ｇ１，３２ｇ３及び横隙間３２ｇ２に対する導通が完了すると、接着部材３９ｂを固化する。これにより、制御ＩＣ３７をリードフレーム３５に固着すると共に、リードフレーム３５の制御配線部３５ａを下部本体部３２の配線取付領域３２ｆに固着することができる。なお、この場合も、制御配線部３５ａのバリ３５ａ５が接着部材３９ｂに対してアンカー効果を奏するため、制御配線部３５ａがより強固に配線取付領域３２ｆに固着する。
ここで、図１０の場合の別の形態として、制御ＩＣ３７の幅が平面視で制御配線部３５ａの幅よりも広い場合について図１１を用いて説明する。図１１は、第４の実施の形態の半導体装置の要部断面図である。なお、図１１は、制御配線部３５ａの幅が、図１０の制御配線部３５ａの幅よりも狭くなっており、これ以外の構成は、図１０と同様である。したがって、制御ＩＣ３７は、必然的に、縦隙間３２ｇ１，３２ｇ３を跨ってリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４側に取り付けられる。
制御ＩＣ３７を平面視で縦隙間３２ｇ１，３２ｇ３を跨ってリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４に取り付ける場合、制御ＩＣ３７が縦隙間３２ｇ１，３２ｇ３を跨るために、図１０の場合に比べて接着部材３９ｂを縦隙間３２ｇ１，３２ｇ３に導入しやすくなる。したがって、図１０の場合と同様に、制御ＩＣ３７の下部の接着部材３９ｂは、縦隙間３２ｇ１，３２ｇ３及び横隙間３２ｇ２に導入される。さらに、制御ＩＣ３７が縦隙間３２ｇ１を跨ることで、縦隙間３２ｇ１の上側が制御ＩＣ３７によって遮られる。このため、縦隙間３２ｇ１における接着部材３９ｂとリードフレーム３５（制御配線部３５ａ）またはケース３０（下部本体部３２の取付領域３２ｆ）との間の剥離を抑制することができる。これにより、リードフレーム３５の制御配線部３５ａは下部本体部３２の配線取付領域３２ｆに、より強固に固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。なお、この場合も、制御配線部３５ａのバリ３５ａ５が接着部材３９ｂに対してアンカー効果を奏するため、制御配線部３５ａがより強固に配線取付領域３２ｆに固着する。
さらに、図１０の場合の別の形態として、制御ＩＣ３７が平面視で制御配線部３５ａの片側に寄って搭載されている場合について図１２を用いて説明する。図１２は、第４の実施の形態の半導体装置の要部断面図である。なお、図１２は、制御ＩＣ３７が制御配線部３５ａの片側に寄って搭載されている以外は、図１０と同様である。
制御ＩＣ３７を平面視で縦隙間３２ｇ３を跨ってリードフレーム３５の制御配線部３５ａの配線おもて面３５ａ４に取り付ける場合、制御ＩＣ３７が縦隙間３２ｇ３を跨るために、図１０の場合に比べて接着部材３９ｂを縦隙間３２ｇ３に導入しやすくなる。したがって、図１０の場合と同様に、制御ＩＣ３７の下部の接着部材３９ｂは、縦隙間３２ｇ３及び横隙間３２ｇ２に導入される。さらに、制御ＩＣ３７が縦隙間３２ｇ１を跨ることで、縦隙間３２ｇ１の上側が制御ＩＣ３７によって遮られる。このため、縦隙間３２ｇ１における接着部材３９ｂとリードフレーム３５（制御配線部３５ａ）またはケース３０（下部本体部３２の取付領域３２ｆ）との間の剥離を抑制することができる。制御ＩＣ３７を制御配線部３５ａ側にさらに押圧すると、接着部材３９ｂは、横隙間３２ｇ２から縦隙間３２ｇ１に導入される。この際、接着部材３９ｂは、縦隙間３２ｇ１の全てを充填する必要はない。接着部材３９ｂは、縦隙間３２ｇ１の取付底面３２ｆ２から半分以上を充填することが好ましい。これにより、リードフレーム３５の制御配線部３５ａは下部本体部３２の配線取付領域３２ｆに固着される。したがって、制御配線部３５ａに接合した制御ＩＣ３７に対してワイヤボンディングを行うと、ケース３０に固着されている制御配線部３５ａの振動が抑制されて、制御ＩＣ３７に対するボンディングワイヤの接合性を向上することができる。これにより、半導体装置１０の電気的不良の発生が低減されて、半導体装置１０の信頼性の低下を抑制することができる。なお、ここでは、制御ＩＣ３７は、制御配線部３５ａの片側として縦隙間３２ｇ３側に寄っている場合を説明している。制御ＩＣ３７が、制御配線部３５ａの縦隙間３２ｇ１側に寄って搭載する場合でも上記と同様である。
１０ 半導体装置
２０ 半導体ユニット
２１ 第１半導体チップ
２２ 第２半導体チップ
２３ 回路パターン
２４ 絶縁基板
２５ 放熱板
２６ ボンディングワイヤ
３０ ケース
３１ 上部枠体部
３２ 下部本体部
３２ａ 収納開口部
３２ａ１ 内壁面
３２ｂ 第１配線領域
３２ｃ 第２配線領域
３２ｄ，３２ｅ 側面
３２ｆ 配線取付領域
３２ｆ１，３２ｆ３ 取付側面
３２ｆ２ 取付底面
３２ｇ１，３２ｇ３ 縦隙間
３２ｇ２ 横隙間
３３，３４，３５，３６，１３５ リードフレーム
３３ａ，３４ａ，３５ａ，１３５ａ 制御配線部
３３ｂ，３４ｂ，３５ｂ 制御端子部
３５ａ１，３５ｂ３ 配線側面
３５ａ２ 配線裏面
３５ａ４ 配線おもて面
３５ａ５ バリ
３５ａ６ ダレ
３５ａ７ 切り欠き
３６ａ 主電流配線部
３６ｂ 主電流端子部
３７ 制御ＩＣ
３８ 封止部材
３９ａ，３９ｂ 接着部材

Claims (17)

  1. 半導体素子と、
    一方向に延伸する配線部材と、
    おもて面に前記半導体素子を収納する開口部が開口され、前記おもて面の開口縁部に前記開口部の一辺に沿って窪んだ配線取付領域に前記配線部材が接着部材により取り付けられたケースと、
    を有する半導体装置。
  2. 前記配線部材は、延伸方向に直交する断面視で、配線おもて面と配線裏面と前記配線おもて面及び前記配線裏面の間に設けられた第１配線側面及び第２配線側面とを備え、
    前記配線おもて面が前記おもて面に略同一平面を成している、
    請求項１に記載の半導体装置。
  3. 前記配線部材の前記配線おもて面に前記接着部材により接合された電子部品をさらに有し、
    前記接着部材は、前記配線おもて面から、前記第１配線側面と前記配線取付領域との第１隙間、または、前記第２配線側面と前記配線取付領域との第２隙間の、少なくともいずれか一方に及んでいる、
    請求項２に記載の半導体装置。
  4. 前記配線取付領域は、前記開口部に面し、前記おもて面に階段状に窪んで形成され、
    前記配線部材は、前記配線取付領域に対向する前記第１配線側面及び前記配線裏面が前記接着部材により前記配線取付領域に取り付けられている、
    請求項２または３に記載の半導体装置。
  5. 前記接着部材は、前記第１隙間を通じて、前記第１隙間に連通し、前記配線裏面と前記配線取付領域との第３隙間に、及んでいる、
    請求項３または４に記載の半導体装置。
  6. 前記配線部材の前記延伸方向に対して直交する方向の配線幅は前記電子部品の前記延伸方向に対して直交する方向の部品幅と略同一である、
    請求項３乃至５のいずれかに記載の半導体装置。
  7. 前記電子部品は、平面視で前記第１隙間を跨いで前記接着部材により接合されている、
    請求項３乃至６のいずれかに記載の半導体装置。
  8. 前記第１隙間は、前記電子部品の前記開口部の反対側の側部から前記電子部品の前記側部に平行な中心線の間に位置するように前記電子部品が接合される、
    請求項７に記載の半導体装置。
  9. 前記配線部材の前記延伸方向に対して直交する方向の配線幅は前記電子部品の前記延伸方向に対して直交する方向の部品幅よりも短く、
    前記電子部品は、平面視で前記第１隙間を跨いで前記接着部材により接合されている、
    請求項３乃至５のいずれかに記載の半導体装置。
  10. 前記配線部材の前記配線おもて面において、前記電子部品が接合される接合領域の前記開口部の反対側に切り欠き部が形成されている、
    請求項３乃至９のいずれかに記載の半導体装置。
  11. 前記配線部材は、前記配線おもて面の前記第１配線側面及び前記第２配線側面に沿ってバリが生成され、前記配線裏面の前記第１配線側面及び前記第２配線側面に沿ってダレが生成されている、
    請求項２乃至１０のいずれかに記載の半導体装置。
  12. 前記配線部材は、前記配線おもて面の前記第１配線側面及び前記第２配線側面に沿ってダレが生成され、前記配線裏面の前記第１配線側面及び前記第２配線側面に沿ってバリが生成されている、
    請求項２乃至１０のいずれかに記載の半導体装置。
  13. 前記配線取付領域は、前記おもて面に溝状に窪んで形成され、
    前記配線部材は、前記配線取付領域に対向する前記第１配線側面と前記配線裏面と前記第２配線側面とが前記接着部材により前記配線取付領域に取り付けられている、
    請求項３に記載の半導体装置。
  14. 前記接着部材は、前記配線おもて面から、前記第１隙間または前記第２隙間の少なくともいずれか一方を通じて、前記第１隙間及び前記第２隙間に連通し、前記配線裏面と前記配線取付領域との第３隙間に、及んでいる、
    請求項１３に記載の半導体装置。
  15. 前記配線部材の前記延伸方向に対して直交する方向の配線幅は前記電子部品の前記延伸方向に対して直交する方向の部品幅と略同一である、
    請求項１３または１４のいずれかに記載の半導体装置。
  16. 前記電子部品は、平面視で前記第１隙間または前記第２隙間を跨いで前記接着部材により接合されている、
    請求項１３乃至１５のいずれかに記載の半導体装置。
  17. 前記配線部材の前記延伸方向に対して直交する方向の配線幅は前記電子部品の前記延伸方向に対して直交する方向の部品幅よりも短く、
    前記電子部品は、平面視で前記第１隙間及び前記第２隙間を跨いで前記接着部材により接合されている、
    請求項１３または１４に記載の半導体装置。
JP2020124280A 2020-07-21 2020-07-21 半導体装置 Pending JP2022020969A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020124280A JP2022020969A (ja) 2020-07-21 2020-07-21 半導体装置
CN202110568778.2A CN113964100A (zh) 2020-07-21 2021-05-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020124280A JP2022020969A (ja) 2020-07-21 2020-07-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2022020969A true JP2022020969A (ja) 2022-02-02

Family

ID=79460140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020124280A Pending JP2022020969A (ja) 2020-07-21 2020-07-21 半導体装置

Country Status (2)

Country Link
JP (1) JP2022020969A (ja)
CN (1) CN113964100A (ja)

Also Published As

Publication number Publication date
CN113964100A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
US8466548B2 (en) Semiconductor device including excess solder
JP2019040971A (ja) 半導体装置
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
CN112786556A (zh) 半导体装置及半导体装置的制造方法
JP6981033B2 (ja) 半導体装置及び半導体装置の製造方法
US11552065B2 (en) Semiconductor device
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7392319B2 (ja) 半導体装置
JP2022020969A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
US20240079375A1 (en) Bonding tool, semiconductor device manufacturing method, and semiconductor device
US20230109985A1 (en) Semiconductor module
US20230282563A1 (en) Semiconductor device
US11887902B2 (en) Semiconductor device
US11637049B2 (en) Semiconductor device having semiconductor chip formed on wiring part, and method of manufacturing the same
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
US20240007014A1 (en) Power conversion device
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
US20230402334A1 (en) Semiconductor device
US11631622B2 (en) Semiconductor device and semiconductor device manufacturing method
US20240071876A1 (en) Semiconductor module, power converter, and power converter manufacturing method
US20230067156A1 (en) Semiconductor device
US20220375818A1 (en) Semiconductor device
US20230411250A1 (en) Power converter and power converter manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423